JPH0544054B2 - - Google Patents

Info

Publication number
JPH0544054B2
JPH0544054B2 JP57166068A JP16606882A JPH0544054B2 JP H0544054 B2 JPH0544054 B2 JP H0544054B2 JP 57166068 A JP57166068 A JP 57166068A JP 16606882 A JP16606882 A JP 16606882A JP H0544054 B2 JPH0544054 B2 JP H0544054B2
Authority
JP
Japan
Prior art keywords
firmware
area
central processing
instructions
prefix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57166068A
Other languages
English (en)
Other versions
JPS5955565A (ja
Inventor
Motokazu Kato
Toshio Matsumoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57166068A priority Critical patent/JPS5955565A/ja
Priority to AU19122/83A priority patent/AU548188B2/en
Priority to EP83305408A priority patent/EP0104840B1/en
Priority to CA000436776A priority patent/CA1202425A/en
Priority to DE8383305408T priority patent/DE3378852D1/de
Priority to US06/534,125 priority patent/US4654779A/en
Priority to KR1019830004415A priority patent/KR860001451B1/ko
Priority to ES83525883A priority patent/ES8405974A1/es
Priority to BR8305231A priority patent/BR8305231A/pt
Publication of JPS5955565A publication Critical patent/JPS5955565A/ja
Publication of JPH0544054B2 publication Critical patent/JPH0544054B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14Protection against unauthorised use of memory or access to memory
    • G06F12/1458Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G06F12/1466Key-lock mechanism
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/455Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Storage Device Security (AREA)
  • Multi Processors (AREA)
  • Executing Machine-Instructions (AREA)

Description

【発明の詳細な説明】 (1) 発明の技術分野 本発明はマルチフアームウエア方式、特にマル
チプロセツサシステムにおいて、フアームウエア
使用命令を処理するマイクロ命令群が格納された
フアームウエア領域を、各中央処理装置毎のプレ
フイツクス領域を除いて共通化することにより、
記憶装置の節減を可能にしたマルチフアームウエ
ア方式に関するものである。
(2) 従来技術と問題点 データ処理システムにおける中央処理装置は、
逐次命令を主記憶装置からフエツチして実行する
が、例えばシステム制御命令や、拡張命令や、他
の計算機をエミユレートするような命令等は、処
理動作が複雑となるため、一連のマイクロ命令群
に制御を移し、いわゆるフアームウエアによつて
処理するようにされている。
フアームウエアは、一般的には、ハードウエア
とソフトウエアとの中間的なものというような意
味を持つが、より具体的には、ソフトウエア、す
なわちオペレーテイング・システム等の配下で動
作するプログラムの中の各マシン命令を、実際の
ハードウエアの動作に結び付けるための、より下
位レベルのプログラムであると言うことができ
る。
そして、その具体的な実現形態として、大別し
て次の2種類の形態が用いられている。
その1つは、いわゆるマイクロプログラムであ
り、これはソフトウエアが用いるマシン命令群と
は、全く異なる命令体系を有するプログラム群で
あり、すべてのマシン命令は、一旦マイクロプロ
グラムに翻訳されて実行される。他の1つは、本
発明が対象としているフアームウエアの形態であ
つて、ソフトウエアが意識するマシン命令群の中
の特定のマシン命令が、上記のマイクロプログラ
ムやハードウエアによつて直接実行できないと
き、そのマシン命令をソフトウエアが意識できな
い領域における他のマシン命令の組み合わせによ
つて実行させるようにした形態である。なお、以
下の説明では、このソフトウエアが意識できない
領域において使用されるマシン命令を、説明の都
合上マイクロ命令という。
このように、あるマシン命令がハードウエアや
マイクロプログラムで直接実行できないという状
況が生じるのは、次の場合などである。
マルチタスク処理やマルチバーチヤルマシン
処理のように、対等の処理を複数個、時分割多
重するときのタスク切り換えのための命令のよ
うに、システム全体をスーパパイズする命令が
ある場合。
命令体系のバージヨン・アツプにより、従来
なかつた命令を追加した場合であつて、その新
命令体系で作られたプログラムを、旧ハードウ
エアで実行する場合。
命令体系が全く異なる計算機で動作するプロ
グラムを実行させるために、ハードウエアで命
令をエミユレートする場合。
このような場合に使用されるフアームウエア
は、通常のマシン命令によるソフトウエアと共通
の命令実行手段(ハードウエアまたはマイクロプ
ログラム)によつて実行され、通常のソフトウエ
アと異なるのは、プログラム中に使用できるマシ
ン命令が制限されること、実行されるときの計算
機のモードが異なることなどである。
第1図は従来方式の例を示す。図中、1−0な
いし1−3はそれぞれ中央処理装置(CPU)、2
は記憶装置を表わす。
記憶装置2は、各中央処理装置1−0ないし1
−3に共有されて使用される。記憶装置2には、
オペレーテイング・システム(OS)やオペレー
テイング・システムの配下で動作する処理プログ
ラム等が直接使用するOS領域と、マイクロ命令
等が格納されたフアームウエアの機能を実現する
ためのフアームウエア領域とがある。
従来、マルチプロセツサシステムにおいては、
記憶装置2上に、中央処理装置の数だけフアーム
ウエアを配置し、第1図図示の如く、フアームウ
エアが起動されると、起動した中央処理装置に対
応するフアームウエア領域で動作するようにされ
ていた。フアームウエア領域は、各中央処理装置
対応の個別のプレフイツクス領域と、中央処理装
置毎の個別フアームウエア領域とからなつてお
り、個別のプレフイツクス領域は、OS領域から
個別フアームウエア領域への連絡口となつてい
る。例えば、中央処理装置1−0が、OS領域に
おいて処理を実行しているときに、フアームウ
エア使用命令に出会つたとする。フアームウエア
使用命令は、例えばオペレーシヨン・コードが16
進数でE5XX,B2XX等となつている命令であ
る。ここで、XXは詳細分類を示す。デコーダに
よつてフアームウエア使用命令であることが認知
されると、処理による割込み動作によつて、中
央処理装置1−0用のプレフイツクス領域が参照
され、中央処理装置1−0用の個別フアームウエ
ア領域に制御が移行される。処理によるマイク
ロ命令群の実行が終了した段階で、処理によつ
て制御を割込み地点のOS領域に戻し、処理に
よつて、続く処理を実行する。他の中央処理装置
についても同様である。
上記の如く、従来方式によれば、個別のフアー
ムウエア領域が、中央処理装置の数だけ必要とな
るので、記憶装置の有効利用の点で問題があつ
た。また、フアームウエアの機能増大が要望され
るにもかかわらず、記憶装置の容量制限により、
機能拡張が実現できなくなるケースも生じるとい
う問題がある。
(3) 発明の目的と構成 本発明は上記問題点の解決を図り、フアームウ
エアの機能を減少させずに記憶装置上のフアーム
ウエア領域を削減することを目的としている。一
般にフアームウエアは、ハードウエアの機能をソ
フト的手法によりサポートしようとするものであ
り、ハードウエアの1構成要素として捉えること
ができるものであるから、ハードウエアである各
中央処理装置に対応してフアームウエアを用意す
るのが、これまでの普通の考え方であつた。本発
明は、この点を改め、各中央処理装置毎のプレフ
イツクス領域を除くすべてのフアームウエア領域
を共通化することを考慮したものである。すなわ
ち、本発明のマルチフアームウエア方式は、複数
の中央処理装置が記憶装置を共有するシステムで
あつて、該記憶装置上に、ソフトウエアを構成す
る通常の命令およびフアームウエア使用命令が格
納されるOS領域と、上記フアームウエア使用命
令を処理するマイクロ命令が格納されるフアーム
ウエア領域とを有し、ソフトウエアが発行する上
記フアームウエア使用命令の機能を、上記フアー
ムウエア領域における命令の実行によつて実現す
るようにされたマルチプロセツサシステムにおい
て、上記記憶装置上に、上記中央処理装置がフエ
ツチしたフアームウエア使用命令による割込みに
より制御を得て、そのフアームウエア使用命令を
処理するマイクロ命令群に対する連絡口となるプ
レフイツクス領域を、上記各中央処理装置対応に
備えるとともに、上記プレフイツクス領域から制
御を渡される上記マイクロ命令群がリエントラン
ト構造で構成されて格納されたフアームウエア領
域を、上記中央処理装置に対し共通に備え、上記
各中央処理装置対応のプレフイツクス領域からマ
イクロ命令群への制御移行先を、上記各中央処理
装置による同じフアームウエア使用命令の実行に
対して、上記フアームウエア領域における同じマ
イクロ命令群が実行される移行先としたことを特
徴としている。以下、図面を参照しつつ、実施例
に従つて説明する。
(4) 発明の実施例 第2図は本発明の一実施例構成を示す。図中、
符号1−0ないし1−3および2は第1図に対応
し、3−0ないし3−3は各中央処理装置対応の
プレフイツクス領域、4は各中央処理装置共通の
フアームウエア領域を表わす。
記憶装置2上のOS領域については、第1図で
説明した従来方式と同様である。中央処理装置1
−0ないし1−3は、それぞれOS領域の命令を
フエツチして実行する。記憶装置2上のフアーム
ウエア領域には、各中央処理装置1−0,…,1
−3に対応して、個別のプレフイツクス領域3−
0,…,3−3が設けられる。また、フアームウ
エア使用命令を処理するマイクロ命令群は共通化
されて、共通フアームウエア領域4に設けられ
る。共通フアームウエア領域4内の命令は、各中
央処理装置1−0〜1−4からの処理要求によつ
て、同時実行されることがあり得るので、リエン
トラント構造となるように設計される。第1図に
図示した従来の場合に比べて、フアームウエア領
域の共通化によつて、中央処理装置が4台あると
すると、個別に設けられたフアームウエア領域の
3個分の領域が節減できることとなる。例えば、
フアームウエア領域は64KBの大きさをもつ。
各中央処理装置1−0,…,1−3が、OS領
域において動作しているか、フアームウエア領域
で動作しているかは、図示省略したモード指示部
によるモード表示によつて決定される。このモー
ドは、フアームウエア使用命令を処理するときに
切替えられる。OSプレフイツクス領域もフアー
ムウエア用のプレフイツクス領域3−0,…,3
−3も、例えば4KBの大きさをもち、割込みの
種類に対応した新プログラム状態語(PSW)の
格納領域と、旧PSWの退避域とを有している。
フアームウエア使用命令を検出したときの共通フ
アームウエア領域4への制御の移行は、一般のプ
ログラム割込みによる割込み処理ルーチンへの制
御の移行と同様である。ただし、モード切替えに
より、各中央処理装置対応のフアームウエア用の
プレフイツクス領域3−0,…,3−3が用いら
れるので、予めプレフイツクス領域3−0,…,
3−3に設定されたプログラム割込みに対応する
新PSWが取り出されて、所定のフアームウエア
領域4への制御移行が行われることになる。
第2図において、例えば中央処理装置1−0が
処理を実行しているとき、フアームウエア使用
命令を実行すると、プレフイツクス領域3−0を
利用して、処理による割込み処理が行われる。
すなわち、プレフイツクス領域3−0のプログラ
ム割込み用旧PSWに、現在のPSWが退避され、
新PSWが新たに現在のPSWとしてセツトされ
る。こうして、共通フアームウエア領域4に制御
が移行し、処理によるフアームウエアの処理が
可能になる。共通フアームウエア領域4のマイク
ロ命令群の実行が終了したならば、処理によつ
て、プレフイツクス領域3−0の旧PSWに退避
したPSWをロードする命令を実行し、OS領域に
戻つて、その後OS領域で処理を実行する。
例えば中央処理装置1−2が、OS領域におい
て処理′を実行中に、フアームウエア使用命令
を実行した場合も同様である。処理′によつて
割込み処理が行われ、中央処理装置1−2用プレ
フイツクス領域3−2が参照されて、共通フアー
ムウエア領域4のマイクロ命令群が呼び出され
る。共通フアームウエア領域4は各中央処理装置
1−0,…,1−3から共有されているため、同
じ種類のフアームウエア使用命令であれば、同じ
マイクロ命令群が実行されることとなる。処理
′、処理′、処理′についても、上述の処理
、処理、処理と同様である。プレフイツク
ス領域3−0,…,3−3は、各中央処理装置1
−0,…,1−3がそれぞれ保持する図示省略し
たプレフイツクスレジスタによつて、プレフイツ
クス変換がなされて固定アドレスに対応づけられ
るので、各中央処理装置1−0,…,1−3が別
個に管理できるようになつており、フアームウエ
ア領域4を共通化しても、制御の移行に際して混
乱が生じることはない。
(5) 発明の効果 以上説明した如く本発明によれば、マルチプロ
セツサシステムにおける記憶装置のフアームウエ
ア領域の節減が可能になる。従つて、フアームウ
エアの機能拡張が記憶装置の容量制限によつて実
現できなくなるようなことがなくなる。また、中
央処理装置の追加増設に際しても、個別のフアー
ムウエア領域を改めて用意する必要はないので、
従来に比べて容易に行うことができる。
【図面の簡単な説明】
第1図は従来方式の例、第2図は本発明の一実
施例構成を示す。 図中、1−0ないし1−3は中央処理装置、2
は記憶装置、3−0ないし3−3はプレフイツク
ス領域、4は共通フアームウエア領域を表わす。

Claims (1)

  1. 【特許請求の範囲】 1 複数の中央処理装置が記憶装置を共有するシ
    ステムであつて、該記憶装置上に、ソフトウエア
    を構成する通常の命令およびフアームウエア使用
    命令が格納されるOS領域と、上記フアームウエ
    ア使用命令を処理するマイクロ命令が格納される
    フアームウエア領域とを有し、ソフトウエアが発
    行する上記フアームウエア使用命令の機能を、上
    記フアームウエア領域における命令の実行によつ
    て実現するようにされたマルチプロセツサシステ
    ムにおいて、 上記記憶装置上に、上記中央処理装置がフエツ
    チしたフアームウエア使用命令による割込みによ
    り制御を得て、そのフアームウエア使用命令を処
    理するマイクロ命令群に対する連絡口となるプレ
    フイツクス領域を、上記各中央処理装置対応に備
    えるとともに、 上記プレフイツクス領域から制御を渡される上
    記マイクロ命令群がリエントラント構造で構成さ
    れて格納されたフアームウエア領域を、上記中央
    処理装置に対し共通に備え、 上記各中央処理装置対応のプレフイツクス領域
    からマイクロ命令群への制御移行先を、上記各中
    央処理装置による同じフアームウエア使用命令の
    実行に対して、上記フアームウエア領域における
    同じマイクロ命令群が実行される移行先としたこ
    とを特徴とするマルチフアームウエア方式。
JP57166068A 1982-09-24 1982-09-24 マルチフア−ムウエア方式 Granted JPS5955565A (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP57166068A JPS5955565A (ja) 1982-09-24 1982-09-24 マルチフア−ムウエア方式
AU19122/83A AU548188B2 (en) 1982-09-24 1983-09-14 Multiprocessor system
EP83305408A EP0104840B1 (en) 1982-09-24 1983-09-15 Multiprocessor system including firmware
CA000436776A CA1202425A (en) 1982-09-24 1983-09-15 Multiprocessor system including firmware
DE8383305408T DE3378852D1 (en) 1982-09-24 1983-09-15 Multiprocessor system including firmware
US06/534,125 US4654779A (en) 1982-09-24 1983-09-20 Multiprocessor system including firmware
KR1019830004415A KR860001451B1 (ko) 1982-09-24 1983-09-20 퍼엄웨어를 갖춘 다중처리기 시스템
ES83525883A ES8405974A1 (es) 1982-09-24 1983-09-23 Un dispositivo multiprocesador que incluye microprogramacion cableada
BR8305231A BR8305231A (pt) 1982-09-24 1983-09-23 Sistema multiprocessador incluindo firmware

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57166068A JPS5955565A (ja) 1982-09-24 1982-09-24 マルチフア−ムウエア方式

Publications (2)

Publication Number Publication Date
JPS5955565A JPS5955565A (ja) 1984-03-30
JPH0544054B2 true JPH0544054B2 (ja) 1993-07-05

Family

ID=15824377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57166068A Granted JPS5955565A (ja) 1982-09-24 1982-09-24 マルチフア−ムウエア方式

Country Status (9)

Country Link
US (1) US4654779A (ja)
EP (1) EP0104840B1 (ja)
JP (1) JPS5955565A (ja)
KR (1) KR860001451B1 (ja)
AU (1) AU548188B2 (ja)
BR (1) BR8305231A (ja)
CA (1) CA1202425A (ja)
DE (1) DE3378852D1 (ja)
ES (1) ES8405974A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2140943A (en) * 1983-06-03 1984-12-05 Burke Cole Pullman Improvements relating to computers
JPH0619720B2 (ja) * 1986-03-17 1994-03-16 株式会社日立製作所 情報処理装置
US5179703A (en) * 1987-11-17 1993-01-12 International Business Machines Corporation Dynamically adaptive environment for computer programs
US5050070A (en) * 1988-02-29 1991-09-17 Convex Computer Corporation Multi-processor computer system having self-allocating processors
US5159686A (en) * 1988-02-29 1992-10-27 Convex Computer Corporation Multi-processor computer system having process-independent communication register addressing
JPH0283739A (ja) * 1988-09-21 1990-03-23 Hitachi Ltd 情報処理装置の割込み処理方式
US5201052A (en) * 1989-02-10 1993-04-06 Fujitsu Limited System for transferring first and second ring information from program status word register and store buffer
US5369749A (en) * 1989-05-17 1994-11-29 Ibm Corporation Method and apparatus for the direct transfer of information between application programs running on distinct processors without utilizing the services of one or both operating systems
US5113522A (en) * 1989-05-17 1992-05-12 International Business Machines Corporation Data processing system with system resource management for itself and for an associated alien processor
US5369767A (en) * 1989-05-17 1994-11-29 International Business Machines Corp. Servicing interrupt requests in a data processing system without using the services of an operating system
US5155809A (en) * 1989-05-17 1992-10-13 International Business Machines Corp. Uncoupling a central processing unit from its associated hardware for interaction with data handling apparatus alien to the operating system controlling said unit and hardware
US5283868A (en) * 1989-05-17 1994-02-01 International Business Machines Corp. Providing additional system characteristics to a data processing system through operations of an application program, transparently to the operating system
US5325517A (en) * 1989-05-17 1994-06-28 International Business Machines Corporation Fault tolerant data processing system
US5144692A (en) * 1989-05-17 1992-09-01 International Business Machines Corporation System for controlling access by first system to portion of main memory dedicated exclusively to second system to facilitate input/output processing via first system
CA2067633C (en) * 1991-07-24 1996-10-01 Eric Jonathan Bauer Method and apparatus for accessing a computer-based file system
US5828897A (en) * 1996-12-19 1998-10-27 Raytheon Company Hybrid processor and method for executing incrementally upgraded software
WO2020101776A2 (en) * 2018-08-13 2020-05-22 Applied Avionics, Inc. Command interpreter or command parser based control architecture for aircraft control, interface units and/or illuminated pushbutton switches
CN114035842B (zh) * 2022-01-07 2022-04-08 飞腾信息技术有限公司 固件配置方法、计算系统配置方法、计算装置以及设备

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54134947A (en) * 1978-04-12 1979-10-19 Mitsubishi Electric Corp Multiprocessing control system

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3411139A (en) * 1965-11-26 1968-11-12 Burroughs Corp Modular multi-computing data processing system
US3631405A (en) * 1969-11-12 1971-12-28 Honeywell Inc Sharing of microprograms between processors
US3771137A (en) * 1971-09-10 1973-11-06 Ibm Memory control in a multipurpose system utilizing a broadcast
US4253144A (en) * 1978-12-21 1981-02-24 Burroughs Corporation Multi-processor communication network

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54134947A (en) * 1978-04-12 1979-10-19 Mitsubishi Electric Corp Multiprocessing control system

Also Published As

Publication number Publication date
US4654779A (en) 1987-03-31
DE3378852D1 (en) 1989-02-09
BR8305231A (pt) 1984-05-02
JPS5955565A (ja) 1984-03-30
AU548188B2 (en) 1985-11-28
CA1202425A (en) 1986-03-25
EP0104840A2 (en) 1984-04-04
AU1912283A (en) 1984-03-29
KR840006095A (ko) 1984-11-21
ES525883A0 (es) 1984-06-16
EP0104840B1 (en) 1989-01-04
KR860001451B1 (ko) 1986-09-25
EP0104840A3 (en) 1986-08-13
ES8405974A1 (es) 1984-06-16

Similar Documents

Publication Publication Date Title
JPH0544054B2 (ja)
US6772419B1 (en) Multi OS configuration system having an interrupt process program executes independently of operation of the multi OS
US6513057B1 (en) Heterogeneous symmetric multi-processing system
US5706514A (en) Distributed execution of mode mismatched commands in multiprocessor computer systems
JPH11149385A (ja) マルチos構成方法
US4851992A (en) Register/saving/restoring system for saving and restoring data in a register of a slave processor
JP2539913B2 (ja) デ―タ処理システム
JP4026667B2 (ja) マルチos構成方法
EP0290942B1 (en) Guest machine execution control system for virtual machine system
EP1410170B1 (en) Logical substitution of processor control in an emulated computing environment
JPWO2008114415A1 (ja) マルチプロセッシングシステム
JP2001216172A (ja) マルチos構成方法
JP2001236237A (ja) マルチos構成方法
US20030126520A1 (en) System and method for separating exception vectors in a multiprocessor data processing system
JPH0552535B2 (ja)
JPS61184643A (ja) 仮想計算機の起動制御方式
JP3022398B2 (ja) 仮想計算機方式
JP2553526B2 (ja) マルチタスク処理装置
JPH0219494B2 (ja)
JP3209560B2 (ja) マイクロプロセッサ・システムの割込管理方法
JPH04175924A (ja) 複数os実行方式
JPS6227413B2 (ja)
JPS6223895B2 (ja)
JPS61184644A (ja) 仮想計算機システム制御方式
JPS6394339A (ja) 仮想計算機システム