JPH0219494B2 - - Google Patents

Info

Publication number
JPH0219494B2
JPH0219494B2 JP56176533A JP17653381A JPH0219494B2 JP H0219494 B2 JPH0219494 B2 JP H0219494B2 JP 56176533 A JP56176533 A JP 56176533A JP 17653381 A JP17653381 A JP 17653381A JP H0219494 B2 JPH0219494 B2 JP H0219494B2
Authority
JP
Japan
Prior art keywords
data transfer
input
processing
program
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56176533A
Other languages
English (en)
Other versions
JPS5878237A (ja
Inventor
Masazumi Nishikawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP56176533A priority Critical patent/JPS5878237A/ja
Publication of JPS5878237A publication Critical patent/JPS5878237A/ja
Publication of JPH0219494B2 publication Critical patent/JPH0219494B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/48Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806Task transfer initiation or dispatching
    • G06F9/4843Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)

Description

【発明の詳細な説明】 発明の技術分野 この発明は、マイクロコンピユータによるデー
タ転送処理に関するものであり、更に詳しくはデ
ータ転送のプログラムと他のプログラムをいかに
早く切換えるかという問題に答えたデータ転送処
理の切換方法に関するものである。
発明の技術的背景 従来、マイクロコンピユータにおけるデータ転
送処理においては、マイクロコンピユータの実行
管理モジユールが状況に応じてCPU使用権を分
配する方式を採つていた。即ち、第1図に示す如
くCPU分配モジユール1が、割込の発生がある
毎に、対応する例えば処理プログラム2,3、デ
ータ転送プログラム4へCPUを分配するように
していた。
この方式では、第2図に示すように、先ず入出
力終了割込Iがデータ転送処理プログラム実行中
に発生すると、割込まれたデータ転送プログラム
の状態保存がなされる。続いて、入出力終了基
本処理が行なわれて前述の割り込みに応えた
後、入出力終了データ転送プログラムのCPU使
用権回復が行なわれ、更に、CPUを分配すべ
くデータ転送プログラムの選択が行なわれる。
そして選択されたデータ転送プログラムの状態復
帰が行なわれ、データ転送処理が行なわれる。
更に、入出力要求がなされることにより、現在
実行されているデータ転送プログラムから入出力
要求に対する入出力開始基本処理が行なわれ、
そのプログラムの入出力終了までCPU使用権の
放棄処理が行なわれ、プログラムの状態保存
が行なわわれる。
背景技術の問題点 このような従来の方式によつてでも、夫々の処
理手続が長いプログラムが多い場合には、プログ
ラム切換に必要とされるOS(オペレーテイングシ
ステム)オーバヘツドは無視しうる。
しかし、通常のマイコンシステムでは、DMA
方式をコスト等の関係で採用しないプリンタやバ
ス関係の入出力処理が多い。このような入出力処
理では、CPUを使用して1バイト毎に処理がな
されることになるから、1バイトの入出力要求と
その終了割込が発生する毎に、上述のOSオーバ
ヘツドが発生する。
具体的には、第3図Aのようにデータ転送プロ
グラムP1が存在する場合、これが第3図Bのよ
うに処理、処理、処理、処理、処理の
夫々に分割され、各区切りに入出力要求と終了処
理との割込がなされると考えられる。この様な場
合には、第3図Cのように処理〜の夫々の区
切りに入出力要求と終了処理要求とによるOSオ
ーバヘツドOHが存在すると考えられる。
つまり、各区切りは割込みによつて適宜に生じ
るものであるから、その都度OSは、割込まれた
プログラムのレジスタ類、プログラムステータス
管理情報の保存、各プログラムの選択等を繰返し
ながらデータ転送プログラムを実行して行かねば
ならないのである。
従つて、入出力処理を専ら行う、データ転送手
続のプログラムを実行する際には、このような切
換方式では非常に効率が悪いという欠点があつ
た。
発明の目的 本発明は、以上のような欠点に鑑みなされたも
ので、その目的はデータ転送手続を効率よく切換
えて行なわせることである。
発明の概要 そこで、本発明では、データ転送プログラムの
手続開始から終了までを、入出力要求・入出力終
了割込を許容する区域で複数に分割してメモリに
ストアする。更に、入出力ポート各々に対応して
その使用状態を示すための構成テーブルと、デー
タ転送プログラム毎にタスク制御ブロツクとを用
意する。
そして、データ転送プログラムが開始されて入
出力要求がなされる毎に、入出力基本処理の一環
として構成テーブルに実行すべきタスク制御ブロ
ツクのポインタをセツトし、タスク制御ブロツク
には次に進むべき分割されたデータ転送手続を示
す情報をセツトする。次に入出力終了割込がある
と、前述のテーブルにセツトされているポインタ
及びタスク制御ブロツクの情報を参照して、その
データ転送手続の処理を行う。このようにしてデ
ータ転送処理を切換えるのである。
発明の実施例 以下、本発明の実施例を図面を参照して説明す
る。第4図AにおいてP1はデータ転送手続のプ
ログラムを示す。このプログラムP1は第4図B
のように処理〜に分割され、かつその区域毎
に割り込みを許容するものとする。
そして、原理的には第4図Cのように処理と
処理、処理、処理、処理の切れ目を入出
力要求と、入出力終了とで結合するのである。
具体的には、第5図Aのように、各ポート毎
に、その使用状態を示すテーブル5を用意する。
つまり、もし、入出力ポートが10個あるシステム
においては、構成テーブルが10個分用意される。
このテーブル5には、タスク制御ブロツク・ポイ
ンタ6がセツトされるようになつており、以下に
述べるいずれのタスク制御ブロツクを採用してい
るかを示すように構成されている。つまり、第5
図Bのタスク制御ブロツク7は、データ転送手続
プログラム毎に設けられるもので、その内容はあ
るデータ転送手続プログラムが前述のように処理
〜に分割された場合には、その処理手順−つ
まり処理から処理、処理から処理…以下
処理まで順次続くという手順−を示すための最
小限の情報8を格納してある。また、このタスク
制御ブロツク7には、前述の処理〜のうち、
次に進むべき処理を示す情報9がセツトされる領
域がある。
以上のようななつているから、データ転送手続
プログラムP1が開始されるにあたり、メモリの
タスク制御ブロツク7には処理手順を示す最低の
情報8が格納される。次にデータ転送手続プログ
ラムの処理の最終では入出力要求がなされる。
そこで、この入出力要求に基づく入出力基本処理
がCPUによつて行なわれるが、この基本処理の
一環として入出力対応ポートの構成テーブル5に
どのタスク制御ブロツクを採用しているかを示す
ために、タスク制御ブロツク・ポインタ6がセツ
トされる。更に、処理手順を示す最低の情報8か
ら次に実行すべき処理の情報(番号)を検出し
て、この処理へ進むべきことを情報9の領域へ
セツトしておく。
以上で、入出力要求に対する基本処理が終つた
のであるから、CPUは他のプログラムに分配さ
れたり他の割込処理のために用いられる。
そして、前述の入出力要求に対する処理が終つ
て入出力終了割込があると、CPUは構成テーブ
ル5からポインタ6を参照して次に処理すべきタ
スク制御ブロツク7を検出し、その内容からタス
ク制御ブロツク7内の次に進むべき処理を示す情
報9を参照して処理へ進むべきであると判断す
る。これにより、CPUは処理を行い、再び入
出力要求によつて、前述の構成テーブル5へのポ
インタのセツト及びタスク制御ブロツク7での処
理情報のセツトなどを含む入出力基本処理を行う
ことになる。
以下は、同様にして一連のデータ転送手続プロ
グラムが処理まで行なわれ完了する。先ず、本
実施例では、データ転送手続プログラムの区切り
が予め決められ、この区切りが割込みを許容する
区域とされることから、従来のように割込まれた
ときに当該プログラムのレジスタ類、プログラム
ステータス管理情報の保存が不要である。つま
り、予め判つているプログラムの区域で割込みを
許容するので、次に進むプログラムは明らかであ
り、割込みを受けた区域の次に位置するプログラ
ムを実行すればよい。更に、入出力終了割込に対
応する処理によつてポインタ及びタスク制御ブロ
ツクの情報を参照して、いわば自動的に実行すべ
きデータ転送プログラムが決まるので、従来のよ
うにOSによるプログラムの選択(いずれのプロ
グラムを優先処理するか等の選択)が不要とな
る。このように、この実施例では、処理〜の
間に従来存在したOSオーバヘツドは極めて少な
くなり、データ転送効率は向上する。上記におけ
るデータ転送は、「背景技術の問題点」の項で記
載したマイコンシステムにおいてなされ、具体例
を挙げると、主メモリからプリンタへのデータ転
送、フロツピーデイスク装置のデイスクの2エリ
ア間におけるこれらの間のデータ転送、主メモリ
とフロツピーデイスク装置との間のデータ転送な
どがある。
また、データ転送プログラムを分割する場合、
割込みを許容する区域を決める必要があるが、こ
れはシステムによつて、また、データ転送プログ
ラムによつて適宜に決められる。例えば、フロツ
ピーデイスク装置のデイスクの2エリア間のデー
タ転送の場合には、シークアドレスの範囲や転送
バイト数などを条件として決めることになる。よ
り具体的にはフロツピーデイスク装置においてn
バイト分の読出しを行つたときに割込みを許容
し、次にフロツピーデイスク装置においてnバイ
ト分の書込みを行つたときに割込みを許容すると
いうようにする。ここで、nはシステムにおいて
決定される自然数である。
発明の効果 つまり、本発明によれば、第6図のように、入
出力終了基本処理と次の入出力要求による入出
力開始基本処理だけが残り、他はOSから除去
されることになる。これによつて、○イCPU分配
処理におけるプログラムの選択とプログラムの状
態復帰○ロ入出力要求時におけるCPU使用権の放
棄と状態保存○ハ割込発生時における割込まれたデ
ータ転送手続の状態保存○ニ入出力終了時における
CPU使用権の回復の処理が不要となり、このオ
ーバヘツドが除去された分CPUの本来の仕事に
対する使用が可能となる。この結果、データ転送
処理の切換は最適で効率よく行なわれていること
が保証される。
【図面の簡単な説明】
第1図はマイクロコンピユータのCPU分配を
示す概念図、第2図は従来例のフローチヤート、
第3図は従来例の処理を示す概念図、第4図は本
発明による処理を示す概念図、第5図は本発明の
要部を説明するためのブロツク図、第6図は本発
明による処理を示すフローチヤートである。 5……構成テーブル、7……タスク制御ブロツ
ク。

Claims (1)

  1. 【特許請求の範囲】 1 データ転送プログラムの手続開始から終了ま
    でを、入出力要求・入出力終了割込を許容する区
    域で複数のデータ転送手続に分割するとともに、
    各入出力ポート毎にどのタスク制御ブロツクを採
    用しているかを示す情報が格納される構成テーブ
    ルと、各データ転送プログラム毎に分割された区
    域の処理手順と次に進むべきデータ転送手続を示
    す情報が格納されるタスク制御ブロツクとを用意
    して、 前記データ転送プログラムが開始されて入出力
    要求に対応する処理毎に入出力基本処理の一環と
    して前記構成テーブルにいずれのタスク制御ブロ
    ツクを採用しているかを示す情報をタスク制御ブ
    ロツクポインタとしてセツトするとともにタスク
    制御ブロツクに次に進むべき分割されたデータ転
    送手続を示す情報をセツトする一方、次の入出力
    終了割込に対応する処理によつて前記ポインタ及
    び情報を参照し、データ転送を行なうデータ転送
    処理切換方法。
JP56176533A 1981-11-05 1981-11-05 デ−タ転送処理切換方法 Granted JPS5878237A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56176533A JPS5878237A (ja) 1981-11-05 1981-11-05 デ−タ転送処理切換方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56176533A JPS5878237A (ja) 1981-11-05 1981-11-05 デ−タ転送処理切換方法

Publications (2)

Publication Number Publication Date
JPS5878237A JPS5878237A (ja) 1983-05-11
JPH0219494B2 true JPH0219494B2 (ja) 1990-05-02

Family

ID=16015268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56176533A Granted JPS5878237A (ja) 1981-11-05 1981-11-05 デ−タ転送処理切換方法

Country Status (1)

Country Link
JP (1) JPS5878237A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01292431A (ja) * 1988-05-19 1989-11-24 Nec Corp 実行可否判定方式
JPH02133828A (ja) * 1988-11-15 1990-05-23 Pfu Ltd 割込制御処理方式
JPH02268334A (ja) * 1989-04-11 1990-11-02 Fuji Xerox Co Ltd ステート制御方式
CN1740003B (zh) * 2004-08-13 2011-01-05 马自达汽车株式会社 车室内的照明装置

Also Published As

Publication number Publication date
JPS5878237A (ja) 1983-05-11

Similar Documents

Publication Publication Date Title
EP0464615B1 (en) Microcomputer equipped with DMA controller
JP3055917B2 (ja) データ転送制御装置
JPH0544054B2 (ja)
EP0290942B1 (en) Guest machine execution control system for virtual machine system
JPH0219494B2 (ja)
JP2877095B2 (ja) マルチプロセッサシステム
US4797816A (en) Virtual memory supported processor having restoration circuit for register recovering
JPS5837578B2 (ja) チヤネルソウチ
JPH0668725B2 (ja) データ処理システムにおける割込条件に応答する装置及び非同期割込条件に応答する方法
JPS6097440A (ja) 仮想多重プロセツサ装置
JP2002312302A (ja) 周辺装置
JP2579008B2 (ja) 時分割マルチタスク実行装置
JPS6227413B2 (ja)
JP3209560B2 (ja) マイクロプロセッサ・システムの割込管理方法
JPH0462093B2 (ja)
JPS6019815B2 (ja) 転送制御方式
JPH0683640A (ja) 割込応答処理方式
JPH0425581B2 (ja)
JPH0414378B2 (ja)
JPH06266630A (ja) トレース機能付き入出力制御装置
JPH0424733B2 (ja)
JPH0431419B2 (ja)
JPS6120139A (ja) 割込み制御方式
JPS63245754A (ja) 情報処理システムの入出力制御方式
JPS6212535B2 (ja)