JP2002312302A - 周辺装置 - Google Patents

Abstract

(57)【要約】 【課題】 回路規模の増大を必要最小限に押さえ、且つ
簡単な制御機構で、多重発生した処理要求に効率良く対
応できる周辺装置を提供する。 【解決手段】 データレジスタ３６及び制御レジスタ３
７は、各一対のレジスタ群からなり、レジスタ制御回路
２２の制御により、一方のレジスタ群のみが処理ユニッ
ト４１へのデータの供給元となる。シーケンス回路２４
は、シーケンサを起動することで、データパス制御回路
２１及び処理ユニット制御回路３１を介してデータパス
部３０にシーケンサの手順に従った一連の処理を実行さ
せる。実行中の処理を中断して新たな処理を優先的に実
行する際には、レジスタ制御回路２２に、処理ユニット
４１へのデータの供給元となるレジスタ群を切替させ、
シーケンス回路２４に、実行カウンタ２７のカウント値
を退避レジスタ２７に退避させることにより、中断時点
の状態を再現するのに必要な情報を保持する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プロセッサからの
処理要求に応じて、予め設定された一連の処理を実行す
る周辺装置、特に同時に発生する複数の処理要求を効率
よく処理できる周辺装置に関する。

【０００２】

【従来の技術】従来より、プロセッサを搭載した装置で
は、プロセッサからの指示に従って、プロセッサとは独
立に一連の処理を実行する様々な周辺装置が用いられて
いる。具体的には、例えば、外部装置とのシリアル通信
を行うＳＣＩ（Serial Communication Interface）や、
メモリ間のデータ転送を行うＤＭＡ（Direct Memory Ac
cess）、ＦＦＴ演算やフィルタ演算などを実行するＤＳ
Ｐ（Digital Signal Proccessor） 等が知られている。

【０００３】ここで、図９は、この種の周辺装置の内部
構成をモデル化したブロック図である。図示されている
ように、周辺装置１１０は、データバスＤＢ，アドレス
バスＡＢ，制御バスＣＢを介してマイコン１０２に接続
されている。そして周辺装置１１０は、デーがバスＤＢ
を介して入出力されるデータを処理するデータパス部１
３０と、マイコン１０２からの指示（アクセス要求や処
理要求）に従ってデータパス部１３０を制御する制御部
１２０とを備えている。

【０００４】また、データパス部１３０は、制御部１２
０からの制御信号に従って処理を実行する処理ユニット
１３６と、処理ユニット１３６で使用或いは生成される
データを格納するレジスタ部（データレジスタ，制御レ
ジスタ，ステータスレジスタ等）１３４と、制御部１２
０からの制御信号に従って、レジスタ部１３４に対する
外部からのアクセスを制御するアクセス制御部１３２と
からなる。

【０００５】このように構成された周辺装置１１０で
は、処理条件や処理すべきデータの設定、及び処理の実
行状況や処理結果の確認，取得等が、すべてレジスタ部
１３４を介して行われる。例えば、上述のＳＣＩであれ
ば、シリアル通信により送信すべき送信データや、シリ
アル通信により受信された受信データがデータレジスタ
に格納され、通信速度やエラーチェックの方法、データ
受信時の通知方法等を指定するための制御データが制御
レジスタに格納され、処理の実行状態やエラー情報等が
ステータスレジスタに格納される。

【０００６】そして、マイコン１０２を構成するプロセ
ッサは、周辺装置１１０での処理結果を必要とする場
合、処理に必要なデータを周辺装置１１０のレジスタ部
１３４に設定した後、周辺装置１１０に対して処理要求
を出すことにより、周辺装置１１０に処理を開始させ、
その後、周辺装置１１０のステータスレジスタを監視し
たり、処理が終了すると周辺装置１１０が自発的に発生
させる信号（例えば割込信号）を検出する等して、周辺
装置１１０での処理の終了を検出すると、周辺装置１１
０のレジスタ部１３４から処理結果を取得するのであ
る。

【０００７】ところで、複数のプロセッサが共通の周辺
装置を使用したり、プロセッサが複数の処理を並列に実
行している場合、複数のプロセッサ或いは同一プロセッ
サ上で並列実行されている複数の処理から、同じ周辺装
置に対する処理要求が同時に発生する可能性がある。

【０００８】このため、ソフトウェア又は別途設けたハ
ードウェアを用い、周辺装置の外部にて、発生した処理
要求の優先度を判定し、最も高優先度の処理要求に対し
てのみ、周辺装置の使用を許可することが一般に行われ
ている。

【０００９】

【発明が解決しようとする課題】しかし、図１０（ａ）
に示すように、既に実行中の処理Ａがある場合には、周
辺装置は、新たに発生した処理Ｂの処理要求を受け付け
ることができないため、その優先度に関わらず、処理Ｂ
の実行は、少なくとも実行中の処理Ａが終了するまで待
たされることになる。つまり、同じ周辺装置を用いて実
行する処理の中に、長い処理時間を必要とする処理Ａが
存在すると、リアルタイム性を必要とする処理Ｂにどれ
だけ高い優先度を付与したとしても、処理Ｂのリアルタ
イム性を確保できないという問題があった。

【００１０】これに対して、実行中の処理を強制的に中
止させることが可能なように構成した周辺装置を用い
て、図１０（ｂ）に示すように、既に実行中の処理Ａが
存在する場合でも、これより高い優先度を付与された処
理Ｂの処理要求が発生した場合には、直ちに処理Ｂの処
理要求を受け付けて処理Ｂの実行を開始する方法が考え
られる。

【００１１】しかし、この場合、処理Ｂのリアルタイム
性は確保されるものの、強制的に中断させられた処理Ａ
に関する情報は、処理Ｂの実行によって破棄されてしま
うため、処理Ｂの終了後に処理Ａを再開する場合、中断
した時点からではなく、最初からやり直さなければなら
ない。

【００１２】つまり強制的に中断させられるまでに実行
された処理は、無駄に破棄されることになり、装置全体
として見た場合、単位時間当たりの処理量を低下させて
しまうという問題があった。特に、長い処理時間を必要
とする低優先度の処理が存在する場合には、処理の再実
行が頻発し、周辺装置が有効に作動している時間が著し
く低下し、装置全体の処理効率を低下させてしまうとい
う問題があった。

【００１３】また、周辺装置内に複数の処理ユニットを
設け、各処理ユニットが同時に動作できるように構成す
ることにより複数の処理を同時に受け付ける方法も考え
られるが、この場合、周辺装置の回路規模を大幅に増大
させてしまうという問題があった。

【００１４】そこで本発明は、上記問題点を解決するた
めに、回路規模の増大を必要最小限に押さえ、且つ簡単
な制御機構で、多重発生した処理要求に効率良く対応で
きる周辺装置を提供することを目的とする。

【００１５】

【課題を解決するための手段】上記目的を達成するため
の発明である請求項１記載の周辺装置では、実行制御部
が、外部からの処理要求を受け付けると、この処理要求
に対応する手順に従って、単位処理実行部に実行させる
単位処理を順次指定する制御を行うことにより、単位処
理を組み合わせてなる一連の処理を実行する。

【００１６】この時、単位処理実行部は、実行可能な複
数の単位処理の中から、指定された単位処理を実行する
際に、レジスタ部を構成する各レジスタに格納されたデ
ータを必要に応じて使用し、また、処理の結果として生
成されたデータを、レジスタ部を構成する各レジスタに
必要に応じて格納する。

【００１７】つまり、単位処理にて生成される全てのデ
ータ（ステータス情報等を含んでいてもよい）は、必ず
レジスタ部を構成するレジスタを介して、他の単位処理
に引き継がれるようにされている。また、当該周辺装置
に処理を実行させるプロセッサ等の外部装置は、レジス
タ部へのアクセスを行うことで、周辺装置に対して、処
理すべきデータの提供や処理条件等の指定を行ったり、
また、周辺装置から、処理の実行状況や処理結果を獲得
できるようにされている。

【００１８】そして、特に本発明の周辺装置では、先に
受け付けた処理要求に基づく一連の処理の実行中に、新
たな処理要求が発生した場合には、割込処理実行手段
が、実行制御部に実行中の制御を中断させて、新たな処
理要求を受け付けさせる。この時、中断情報保持手段
は、中断した制御に対応する手順の中断地点を表すデー
タ、及び中断した制御に関わりのある各レジスタの格納
値を少なくとも含んだ中断情報を保持する。

【００１９】また、実行制御部が実行中の制御を終了し
た時に、中断情報保持手段により中断情報が保持されて
いれば、中断処理再開手段が、この中断情報保持手段に
て保持された中断情報に従って、先に割込処理実行手段
によって中断された制御を、実行制御部に再開させる。

【００２０】このように、本発明の周辺装置によれば、
実行中の処理があっても、新たな処理要求が優先的に処
理されるため、リアルタイム性を必要とする処理を、実
行中の処理の終了を待つことなく、速やかに実行させる
ことができる。また、本発明の周辺装置においては、手
順に従った一連の処理を構成する単位処理間のデータの
引き継ぎをレジスタ部を介して行い、しかも、実行中の
処理が中断された時には、この引き継ぐべきデータや手
順の中断地点、即ち中断情報を、中断された処理が再開
されるまで保持するようにされている。

【００２１】従って、本発明の周辺装置によれば、実行
中の処理を中断して別の処理を優先的に実行させても、
その処理の終了後に、中断されていた処理を中断された
時点から確実に再開させることができ、中断された処理
が無駄に破棄されることがないため、当該周辺装置での
処理効率や処理の応答性を向上させることができる。

【００２２】ところで、中断情報を保持するため、具体
的には、例えば、請求項２記載のように、レジスタ部
を、同一構成を有する複数のレジスタ群と、これらレジ
スタ群のいずれかを選択して、単位処理実行部からのア
クセスを可能とする選択回路とにより構成してもよい。

【００２３】この場合、中断情報保持手段は、実行制御
部が実行中の制御を中断すると、未使用のレジスタ群が
選択されるように選択回路の設定を切り替えることによ
り、先に選択されていたレジスタ群に中断情報を保持さ
せ、一方、中断処理再開手段は、中断されていた制御を
実行制御部に再開させる前に、中断情報を格納するレジ
スタ群が選択されるように選択回路の設定を切り替える
ことにより、中断された時の状態を再現させるようにす
ればよい。

【００２４】また、例えば請求項３記載のように、レジ
スタ部を、単位処理実行部からのアクセスが可能な実行
レジスタ群と、単位処理実行部からのアクセスが不可能
な退避レジスタ群とにより構成してもよい。この場合、
中断情報保持手段は、実行制御部が実行中の制御を中断
すると、実行レジスタ群の格納値を退避レジスタ群に退
避させることにより、退避レジスタ群に中断情報を保持
させ、一方、中断処理再開手段は、中断されていた制御
を実行制御部に再開させる前に、退避レジスタ群に退避
されている中断情報を実行レジスタ群に復帰させること
により、中断された時の状態を再現させるようにすれば
よい。

【００２５】また、例えば請求項４記載のように、レジ
スタ部を、当該レジスタ部とのデータ入出力のために単
位処理実行部に設けられた入出力ポートの総数以上のレ
ジスタからなるレジスタ群と、このレジスタ群を構成す
る各レジスタを、単位処理実行部の任意の入出力ポート
に接続するポート接続手段とにより構成してもよい。

【００２６】この場合、実行制御部では、レジスタ管理
手段が、制御の開始時に該制御に使用するレジスタの割
当や、制御の終了時に該制御で使用されていたレジスタ
の解放を行い、それに従って、実行中及び中断中の各制
御毎に、入出力ポートと該入出力ポートに接続するレジ
スタとの対応関係を示したレジスタ管理テーブルの更新
を行う。そして、このレジスタ管理テーブルの内容に従
って、中断情報保持手段及び中断処理再開手段が、ポー
ト接続手段の設定を切り替える。

【００２７】これは、実質的には、先に説明したレジス
タ群を切り替える場合（請求項２）と同様であり、これ
と同様の効果を得ることができる。但し、本発明では、
レジスタ群を構成する各レジスタと単位処理実行部の入
出力ポートとの対応関係が固定されておらず、この対応
関係を任意に設定できるため、レジスタ部を構成するレ
ジスタの総数を、請求項２や請求項３に記載された構成
を採用した場合より少なくすることができる。

【００２８】即ち、請求項２，３の発明において各レジ
スタ群は、入出力ポートと同数のレジスタが用意されて
おり、中断された処理で使用されているか否かに関わら
ず、レジスタ群単位で一括して切替が行われているが、
本発明では、各レジスタと入出力ポートとの関係を個別
に設定できるため、処理に使用されているレジスタのみ
を退避の対象とすればよく、無駄に退避させられてしま
うレジスタがないため、レジスタ部を構成するレジスタ
の総数を必要最小限の数にすることができる。

【００２９】請求項２，３，４では、レジスタの格納値
を保持するための具体的な構成例を示したが、手順の中
断地点を表すデータを保持する場合、例えば、請求項５
記載のように、実行制御部が、制御の手順が１段階進む
毎にカウントされる実行カウンタを備えていれば、中断
情報保持手段は、実行制御部にて制御が中断された時の
実行カウンタのカウント値を、手順の中断地点を表すデ
ータとして保持するようにすればよい。そして、より具
体的には、レジスタ部の場合と同様に、カウンタでのカ
ウント値を退避させるレジスタ或いはカウンタ自体を複
数設けるようにすればよい。

【００３０】ところで、実行中の処理が終了する直前
に、新たな処理要求を受け付けてしまうと、そのまま処
理を終了させた時より、処理を中断させるための制御の
方が長い時間を要してしまい、新たな処理要求に基づく
処理の開始を却って遅らせてしまったり、当該周辺装置
の処理効率を低下させてしまう可能性がある。

【００３１】そこで、請求項６記載のように、割込禁止
手段が、実行制御部にて実行中の制御が終了するまでに
要する残り処理時間が、所定の規定時間より短い場合に
は、割込処理実行手段の動作を禁止するようにしてもよ
い。なお、規定時間は、例えば請求項７記載のように、
実行中の制御を中断してから、新たな処理要求に基づく
制御を開始するまでに要する切替時間に基づいて設定す
ればよい。

【００３２】また、請求項８記載のように、単位処理実
行部にて実行される各単位処理の処理時間が一定であれ
ば、上述の残り処理時間や規定時間を、実行制御部が実
行する手順のステップ数を用いて表すようにしてもよ
い。この場合、残り処理時間は、例えば、実行する手順
のステップ数が初期値として設定され、且つ手順が一段
階進む毎にデクリメントされるカウンタを用いて計測す
ることができる。

【００３３】次に、請求項９記載の周辺装置では、実行
制御部は、前記処理要求に応じて複数種類の制御が可能
であり、優先度比較手段は、実行制御部にて実行中の制
御と、該制御の実行中に新たに発生した処理要求に基づ
く制御とで、それぞれに付与された優先度を比較し、実
行中の制御の優先度の方が高い場合に、割込処理実行手
段の動作を禁止する。

【００３４】この場合、周辺装置の外部に優先度を判定
するための手段を設ける必要がないため、装置構成や周
辺装置を利用するプログラムの構成を簡易化できる。な
お、優先度は、請求項１０記載のように、処理要求に基
づいて実行される制御の全処理時間に従って予め設定し
ておいてもよいし、請求項１１記載のように、処理要求
と共に、その都度、外部から付与するようにしてもよ
い。

【００３５】特に後者の場合には、複数の処理要求が重
なった場合に、その処理順序を任意に変更できるため、
柔軟性の高い制御を実現できる。

【００３６】

【発明の実施の形態】以下に本発明の実施形態を図面と
共に説明する。 ［第１実施形態］図１は、第１実施形態の周辺装置の内
部構成を表すブロック図である。

【００３７】本実施形態の周辺装置１０は、図１に示す
ように、データバスＤＢ，アドレスバスＡＢ，制御バス
ＣＢを介してＣＰＵ，ＲＯＭ，ＲＡＭを中心にして構成
されたマイクロコンピュータ（以下「マイコン」とい
う）２に接続され、このマイコン２からの処理要求に従
い、マイコン２によって内部のレジスタ（後述する）に
書き込まれたデータや、データバスＤＢを介してＲＡＭ
等から直接読み込んだデータを用いて、指定された処理
（例えば、乗算，加算等の演算や、これら演算の組合せ
で実現されるフィルタ演算等）を実行するものである。

【００３８】そして、本実施形態の周辺装置１０は、デ
ータバスＤＢを介して入出力されるデータを処理するデ
ータパス部３０と、マイコン２からの指示（アクセス要
求や処理要求）に従ってデータパス部３０を制御する実
行制御部としての制御部２０とからなる。

【００３９】このうち、データパス部３０は、制御部２
０からの制御信号に従って処理を実行する単位処理実行
部としての処理ユニット４１と、処理ユニット４１で使
用或いは生成されるデータを格納するレジスタ部３５
と、レジスタ部３５に格納するデータの供給元、及びレ
ジスタ部３５に格納されたデータの供給先を設定する格
納データ経路設定部３１と、処理ユニット４１への入力
データの供給元、及び処理ユニット４１からの出力デー
タの供給先を設定する処理データ経路設定部３８とを備
えている。

【００４０】このうち、処理ユニット４１は、処理すべ
きデータを入力するためのデータ入力ポート群ＤＩと、
動作条件等を指定するための制御情報や動作状態等を表
すステータス情報を入力するための制御入力ポートＣＩ
群と、処理ユニット４１にて生成されたデータを出力す
るためのデータ出力ポート群ＤＯと、エラー情報やプロ
セッサ側で制御のために用いるフラグ等を含むステータ
ス情報を出力するための制御出力ポート群ＣＯとを備え
ている。

【００４１】また、処理ユニット４１は、当該周辺装置
１０を動作させる動作クロックの１サイクルで完結する
複数種類の単位処理（例えば、２値間の演算やデータバ
スを介したデータの入出力等）を実行可能に構成されて
いる。そして、制御部２０からの制御信号に従って、複
数種類の単位処理の中からいずれか一つ、又は複数の処
理を組み合わせて一つにしたものを、制御入力ポート群
ＣＩから入力された制御情報やステータス情報に基づく
動作条件にて、データ入力ポート群ＤＩから入力された
データを使用して実行する。

【００４２】次に、レジスタ部３５は、処理ユニット４
１のデータ入力ポート群ＤＩやデータ出力ポート群ＤＯ
を介して入出力されるデータを格納する複数のレジスタ
からなるデータレジスタ部３６と、制御入力ポート群Ｃ
Ｉや制御出力ポート群ＣＯを介して入出力される制御情
報やステータス情報を格納する複数のレジスタからなる
制御レジスタ部３７とからなる。

【００４３】このうち、データレジスタ部３６は、図２
に示すように、それぞれがデータ入力ポート群ＤＩのポ
ート数（ここではｍ個）と同数のレジスタＲ１〜Ｒｍか
らなる第１レジスタ群ＲＧ１及び第２群レジスタ群ＲＧ
２と、制御部２０からのレジスタ選択信号ＲＳに従っ
て、両レジスタ群ＲＧ１，ＲＧ２のうちいずれか一方を
選択し、その格納値を処理ユニット４１に対して供給可
能とする選択回路としてのセレクタ４２と、セレクタ４
２により選択されたレジスタ群に通常パスＰ０を、他方
のレジスタ群に補助パスＰ１を接続するスイッチ回路４
３とからなる。

【００４４】ここでは、選択信号ＲＳが０の時に、第１
レジスタ群ＲＧ１が、通常パスＰ０を介したデータの書
込と、セレクタ４２を介したデータの読出が可能とな
り、第２レジスタ群ＲＧ２が、補助パスＰ１を介してデ
ータの書込のみが可能となる。また、選択信号ＲＳが１
の時には、第１レジスタ群ＲＧ１と第２レジスタ群ＲＧ
２の状態が入れ替わるようにされている。

【００４５】また、各レジスタＲ１〜Ｒｍには、それぞ
れレジスタ番号が付与されており、このレジスタ番号を
指定することにより、個別のレジスタＲｉ（ｉ＝１〜
ｍ）にアクセスできるようにされている。また、制御レ
ジスタ部３７は、各レジスタ群ＲＧ１，ＲＧ２を構成す
るレジスタの数が制御入力ポート群ＣＩの数に基づいて
設定されている以外は、データレジスタ部３６と全く同
様に構成されている。但し、制御レジスタ部３７では、
処理ユニット４１が実行する各単位処理に共通の制御情
報を格納するレジスタについては、第１及び第２レジス
タ群ＲＧ１，ＲＧ２のいずれにも属さず、いつでも格納
値の読出が可能となるように構成してもよい。

【００４６】そして、格納データ経路設定部３１は、デ
ータバスＤＢ上のデータ及び処理データ経路設定部３８
を介して供給されるデータ出力ポート群ＣＯからの出力
データの供給先（データレジスタ部３６のパスＰ０，Ｐ
１）を、制御部２０からの指示に従って設定するスイッ
チ回路３２と、データバスＤＢ上のデータ及び制御出力
ポート群ＣＯからの出力データの供給先を（制御レジス
タ部３７のパスＰ０，Ｐ１）を、制御部２０からの指示
に従って設定するスイッチ回路３３と、データレジスタ
部３６及び制御レジスタ部３７の中から、制御部２０に
より指定されたレジスタの格納データを、データバスＤ
Ｂ上に出力するセレクタ３４とからなる。

【００４７】また、処理データ経路設定部３８は、デー
タバスＤＢ上のデータ及びデータレジスタ部３６からの
出力データを、制御部２０からの指示に従って、データ
入力ポート群ＤＩ中の指定されたポートに供給するスイ
ッチ回路３９と、処理ユニット４１のデータ出力ポート
群ＤＯからの出力データを、制御部２０からの指示に従
って、データバスＤＢ或いは格納データ経路設定部３１
のいずれかに供給するセレクタ４０とからなる。

【００４８】なお、制御レジスタ部３７からの出力デー
タは、処理データ経路設定部３８を介することなく、制
御入力ポート群ＣＩ及び格納データ経路設定部３１に直
接供給され、また、制御出力ポート群ＣＯからの出力デ
ータも、処理データ経路設定部３８を介することなく、
格納データ経路設定部３１に直接供給されるように構成
されている。

【００４９】つまり、データパス部３０では、レジスタ
部３５を構成する各レジスタに、データバスＤＢを介し
て外部からデータを書き込むことができ、その格納値を
レジスタ部３５から処理ユニット４１に供給して、処理
ユニット４１に処理を実行させ、その結果として処理ユ
ニット４１から出力される各種データ（処理データやス
テータス／エラー情報）を、再びレジスタ部３５を構成
する各レジスタに格納し、その格納値を、データバスＤ
Ｂを介して外部から読み出すことができるように構成さ
れている。

【００５０】また、データパス部３０では、処理ユニッ
ト４１に対するデータの入出力を、レジスタ部３５を介
することなく、データバスＤＢから直接行うことができ
るようにされており、いわゆるバスマスタとしての動作
も可能なように構成されている。

【００５１】一方、制御部２０は、格納データ経路設定
部３１及び処理データ経路設定部３８への制御信号を生
成してデータパス部３０内のデータの入出力経路（パ
ス）を設定するデータパス制御回路２１と、レジスタ部
３５への選択信号ＲＳを生成して処理ユニット４１への
データの供給元となるレジスタ群ＲＧｊ（ｊ＝１又は
２）を設定するレジスタ制御回路２２と、指定された単
位処理を処理ユニット４１に実行させるための各種制御
信号を生成する処理ユニット制御回路２３と、予め設定
された手順に従って、データパス制御回路２１及び処理
ユニット制御回路２３を動作させることにより、単位処
理を組み合わせてなる一連の処理を処理ユニット４１に
実行させるシーケンス回路２４と、アドレスバスＡＢ，
制御バスＣＢを介してマイコン２から供給される各種信
号をデコードし、そのデコード結果に従って、上述の各
回路２１〜２４を制御するデコード回路２５とを備えて
いる。

【００５２】そして、デコード回路２５では、マイコン
２から入力される各種信号のデコードにより得られたレ
ジスタ番号や、データの入出力方向等の情報をデータパ
ス制御回路２１に供給することにより、データパス制御
回路２１に、外部からのアクセス要求（即ちレジスタ部
３５を構成する各レジスタに対するリード，ライト）に
対応した制御を行わせる。また、デコード回路２５で
は、特定レジスタへのアクセスを当該周辺装置１０への
処理要求として扱い、処理要求が発生すると、シーケン
ス回路２４やレジスタ制御回路２２に起動指令，中断指
令，再開指令などを出力することにより、処理要求に応
じた処理を処理ユニット４１に実行させるように構成さ
れている。また、特定レジスタは複数用意されており、
アクセスされたレジスタのレジスタ番号（アドレス）に
よって、実行すべき処理の種類を識別するようにされて
いる。

【００５３】なお、レジスタ制御回路２２は、デコード
回路２５からの中断指令によりインクリメントされ、再
開指令によりデクリメントされる切替カウンタを備えて
おり、このカウント値を選択信号ＲＳとして出力するよ
うに構成されている。また、シーケンス回路２４は、そ
れぞれが異なった手順を実行する複数のシーケンサから
なるシーケンサ群２６と、動作クロックの１サイクル毎
にインクリメントされる実行カウンタ２７と、実行カウ
ンタ２７のカウント値を一時的に退避させる退避レジス
タ２８とを備えており、デコード回路２５からの起動指
令，中断指令，再開指令に従って以下の動作を行うよう
に構成されている。

【００５４】即ち、シーケンス回路２４は、デコード回
路２５から起動指令が入力されると、実行カウンタ２７
をリセットすると共に、シーケンサ群２６の中から、起
動指令にて指定されたシーケンサを起動し、１サイクル
毎に１ステップ（即ち一つの単位処理）ずつ制御を実行
する。そして、手順の最終ステップまで制御を終了する
と、シーケンサ及び実行カウンタ２７を停止させ、デコ
ード回路２５に対して終了通知を出力する。また、デコ
ード回路２５から中断指令が入力されると、動作中のシ
ーケンサ及び実行カウンタ２７を停止させると共に、実
行カウンタのカウント値を退避レジスタ２８に退避させ
る。また、デコード回路２５から再開指令が入力される
と、退避レジスタ２８の格納値を実行カウンタに復帰さ
せ、その復帰させたカウント値に対応するステップから
シーケンサを再開させる。

【００５５】ここで、デコード回路２５が実行する処理
を、図３に示すフローチャートに沿って説明する。な
お、初期状態において、レジスタ制御回路２２に設けら
れた切替カウンタのカウント値は０に設定され、即ち、
データレジスタ部３６及び制御レジスタ部３７では、第
１レジスタ群ＲＧ１の格納値が処理ユニット４１に供給
されるよう設定されている。

【００５６】また、マイコン２は、単一のＣＰＵからな
り、この単一のＣＰＵ上で並列実行される複数の処理が
個別に周辺装置１０に対して処理要求を行い、その際
に、必ず周辺装置１０の使用状態（実行中及び中断中の
処理の有無や処理の優先度）を確認する。そして、使用
状態を確認した結果、実行中の処理が存在しないか、又
は実行中の処理が存在していても、その実行中の処理よ
り優先度が高く且つ中断中の処理が存在しない場合にの
み、周辺装置１０に対して処理要求を行い、それ以外の
場合には、上述の条件が揃うまで処理要求を行わないも
のとする。

【００５７】図３に示すように、本処理では、まず、当
該周辺装置１０に対するマイコン２からのアクセス要求
があるか否かを判断し（Ｓ１１０）、アクセス要求があ
れば、そのアクセス要求が処理要求を兼ねたものである
か否かを判断する（Ｓ１２０）。 そして、アクセス要
求が処理要求を兼ねたものでない場合には、アドレスバ
スＡＢや制御バスＣＢを介して入力される各種信号のデ
コード結果をデータパス制御回路２１に送ることによ
り、レジスタ部３５に対してデコード結果に従ったアク
セス（データバスＤＢから指定されたレジスタへのデー
タの書込、或いは指定されたレジスタからデータバスＤ
Ｂへのデータの読出）を行って（Ｓ１３０）、Ｓ１１０
に戻る。

【００５８】但し、格納データ経路設定部３１は、処理
ユニット４１で実行中の処理がない場合には、データの
書込は第１レジスタ群ＲＧ１を対象とし、実行中の処理
がある場合には、データの書込は第２レジスタ群ＲＧ
２、データの読出は第１レジスタ群ＲＧ１を対象とする
ように設定される。つまり、第１レジスタ群ＲＧ１を処
理ユニット４１へのデータの供給元とした処理の実行中
であっても、第２レジスタ群ＲＧ２へのデータの書込が
可能なようにされている。

【００５９】一方、先のＳ１２０にてアクセス要求が処
理要求を兼ねたものであると判定された場合には、現在
実行中の処理があるか否か、即ちシーケンス回路２４を
構成するシーケンサ群２６の中に動作中のシーケンサが
あるか否かを判断し（Ｓ１４０）、実行中の処理がなけ
れば、シーケンス回路２４に起動指令を出力することに
より処理要求の受付を行って（Ｓ１６０）、Ｓ１１０に
戻る。即ち、この起動指令により、実行カウンタ２７の
カウント値がリセットされると共に、起動指令によって
指定されたシーケンサの動作が開始される。これによ
り、処理ユニット４１では、シーケンサの手順に従った
一連の単位処理が順番に実行されることになる。

【００６０】一方、Ｓ１４０にて実行中の処理があると
判定された場合には、シーケンス回路２４及びレジスタ
制御回路２２に対して中断指令を出力することにより、
実行中処理を中断させる中断制御を行う（Ｓ１５０）。
即ち、この中断指令により、シーケンス回路２４では、
動作中のシーケンサが中断されると共に、その中断地点
（手順のステップ）を表す実行カウンタ２７のカウント
値が退避レジスタ２８に格納され、一方、レジスタ制御
回路２２では、切替カウンタのカウント値、即ち選択信
号ＲＳが０から１に変化し、処理ユニット４１へのデー
タの供給元が第１レジスタ群ＲＧ１から第２レジスタ群
ＲＧ２に切り替わることにより、中断された処理に関す
る各種データが第１レジスタ群ＲＧ１に保持される。

【００６１】そして、この中断制御の後、新たな処理要
求に対応した起動指令をシーケンス回路２４に出力する
ことにより、その新たな処理要求の受付を行って（Ｓ１
６０）、Ｓ１１０に戻る。この起動指令により、先の説
明と同様に、実行カウンタ２７のカウント値がリセット
されると共に、起動指令によって指定されたシーケンサ
の動作が開始される。

【００６２】なお、以下では、処理の実行中に新たに処
理要求が受け付けられることで開始された処理を「割込
処理」、この割込処理の実行のために中断された処理を
「中断処理」ともいう。次に、先のＳ１１０にて、アク
セス要求がないと判定された場合には、シーケンス回路
２４からの終了通知があるか否か、即ちシーケンス回路
２４で実行されていた処理の終了が検出されたか否かを
判断し（Ｓ１７０）、処理の終了が検出されていなけれ
ば、Ｓ１１０に戻る。一方、処理の終了が検出された場
合には、終了したのは割込処理であるか否か、即ち先の
Ｓ１５０の中断制御によって中断された処理（中断処
理）があるか否かを判断し（Ｓ１８０）、中断処理がな
ければ、Ｓ１１０に戻る。

【００６３】一方、中断処理があれば、シーケンス回路
２４及びレジスタ制御回路２２に対して再開指令を出力
することにより、この中断処理を再開させる再開制御を
行って（Ｓ１９０）、Ｓ１１０に戻る。即ち、この再開
指令により、レジスタ制御回路２２では、切替カウンタ
のカウント値、即ち選択信号ＲＳが１から０に変化する
ことにより、処理ユニット４１へのデータの供給元が第
２レジスタ群ＲＧ２から第１レジスタ群ＲＧ１に切り替
わり、また、シーケンス回路２４では、退避レジスタ２
８の格納値（処理中断時のカウント値）が実行カウンタ
２７に戻されることにより、中断処理が中断された時の
状態が復元され、実行カウンタ２７にて特定される中断
地点から処理が再開される。

【００６４】なお、本実施形態において、Ｓ１４０〜Ｓ
１６０が割込処理実行手段、Ｓ１５０及びレジスタ部３
５，退避レジスタ２８が中断情報保持手段、Ｓ１８０，
Ｓ１９０が中断処理再開手段に相当する。以上、説明し
たように、本実施形態の周辺装置１０においては、図１
０（ｃ）に示すように、実行中の処理Ａが存在しても、
新たに発生した処理要求を受け付けて、この処理要求に
基づく処理Ｂが優先的に実行されるため、リアルタイム
性を必要とする処理Ｂを、実行中の処理Ａの終了を待つ
ことなく、速やかに実行させることができる。

【００６５】また、本実施形態の周辺装置１０において
は、シーケンサの手順に従って実行される一連の単位処
理間のデータの引き継ぎをレジスタ部３５を介して行
い、しかも、実行中の処理が中断された時には、この引
き継ぐべきデータや手順の中断地点を表す実行カウンタ
２７のカウント値を中断情報として、この中断情報を中
断された処理が再開されるまで保持するようにされてい
る。

【００６６】従って、本実施形態の周辺装置１０によれ
ば、実行中の処理Ａを中断して別の処理Ｂを優先的に実
行させても、その処理Ｂの終了後に、保持されている中
断情報に基づいて、処理Ａが中断された時の状態を再現
でき、処理Ａを中断された時点から再開させることがで
きるため、中断前に実行した処理が無駄になることがな
く、当該周辺装置１０での処理効率や処理の応答性を向
上させることができる。 ［第２実施形態］次に第２実施形態について説明する。

【００６７】第１実施形態では、マイコン２が単一のＣ
ＰＵからなり、この単一のＣＰＵ上で並列実行される複
数の処理が個別に周辺装置１０に対して処理要求を行う
ものとしたが、本実施形態では、マイコン２ａが複数の
ＣＰＵを備え、各ＣＰＵがそれぞれ周辺装置１０ａに対
して個別に処理要求を行うものとする。

【００６８】なお、本実施形態の周辺装置１０ａは、第
１実施形態の周辺装置１０とは構成の一部が異なるだけ
であるため、同一の構成部分については、同一符号を付
して説明を省略し、構成の相異する部分を中心に説明す
る。図４に示すように、本実施形態の周辺装置１０ａに
おいて、デコード回路２５ａは、処理の実行中（シーケ
ンサのいずれかが起動中）に新たな処理要求が発生する
と、両者の残り処理時間を比較する優先度判定回路５０
と、何等かの理由で新たな処理要求を受け付けることが
できない場合に、処理要求の要求元のＣＰＵに対してホ
ールド信号を出力するホールド制御回路５１とを備えて
いる。

【００６９】このうち、優先度判定回路５０は、図５に
示すように、レジスタ番号（即ち処理要求の種類）と処
理の重要度，緊急度に応じて各処理毎に設定された優先
度を表すデータ（以下「優先度データ」という）とを対
応づけてなる処理優先度テーブル５２と、現在実行中の
処理に対応した優先度データを格納する実行中処理優先
度レジスタ５３と、新たな処理要求が発生した時に、そ
の処理要求に基づいて処理優先度テーブル５２から読み
出された優先度データと、実行中処理優先度レジスタ５
３の格納値とを比較する比較回路５４と、レジスタ番号
と該レジスタ番号に対応するシーケンサの手順のステッ
プ数（以下「処理時間データ」とを対応づけてなる処理
時間テーブル５５と、現在実行中の処理に対応した処理
時間データを格納する残り処理時間レジスタ５６と、動
作クロックの１サイクル毎に残り処理時間レジスタ５６
の格納値を１減少させるデクリメンタ５７と、新たな処
理要求が発生した時に、予め設定された切替処理時間デ
ータと残り処理時間レジスタ５６の格納値とを比較し、
残り処理時間レジスタ５６の格納値の方が小さい場合
に、処理優先度テーブル５２から読み出された優先度デ
ータに関わらず、実行中処理優先度レジスタ５３の格納
値（即ち実行中の処理）の方が高優先度であるとした判
定結果を比較回路５４に出力させ、割込処理の実行を禁
止させる禁止回路５８とを備えている。

【００７０】なお、切替処理時間データとは、実行中処
理を中断して新たな処理要求に基づく割込処理を開始さ
せるまでに要する時間を表すものである。また、実行中
処理優先度レジスタ５３の格納値は、シーケンス回路２
４の実行カウンタ２７と同様に、中断指令の出力時に、
図示しない退避レジスタに退避され、再開指令の出力時
に、退避レジスタから戻されるようにされている。

【００７１】このように構成された優先度判定回路５０
では、デコード回路２５が処理要求を受け付けた場合、
その処理要求に基づいて処理優先度テーブル５２から読
み出した優先度データを実行中処理優先度レジスタ５３
に格納すると共に、同様に処理時間テーブル５５から読
み出した処理時間データを、残り処理時間レジスタ５６
に格納する。以後、残り処理時間レジスタ５６の格納値
は、デクリメンタ５７により、１サイクル毎、即ちシー
ケンサの手順が１ステップ進行する毎に減少する。

【００７２】そして、比較回路５４は、実行中処理より
新たな処理要求の方が優先度が高くても、その処理要求
が発生した時点で実行中処理の残り処理時間が、切替処
理時間より短い場合には、実行中処理の方が高優先度で
あるものとした判定結果を出力する。

【００７３】ここで、デコード回路２５ａが実行する処
理を、図６に示すフローチャートに沿って説明する。但
し、第１実施形態にて説明した図３のフローチャートに
一部処理を追加しただけであるため、同じ処理に付いて
は同一符号を付して説明を省略し、追加した処理を中心
に説明する。

【００７４】なお、本実施形態において、マイコン２ａ
を構成する各ＣＰＵは、第１実施形態の場合とは異な
り、周辺装置１０ａの使用状況を確認することなく周辺
装置１０ａに対して処理要求を行うものとする。図６に
示すように、本実施形態では、Ｓ１４０にて実行中の処
理があると判定された場合には、優先度判定回路５０で
の判定結果から、新たに発生した処理要求が、実行中の
処理より高優先度であるか否かを判断し（Ｓ１４２）、
処理要求の方が高優先度であれば、実行中の処理は割込
処理であるか否か、即ち中断処理が既に存在しているか
否かを判断する（Ｓ１４４）。

【００７５】そして、中断処理が存在していなければ、
シーケンス回路２４及びレジスタ制御回路２２に対して
中断指令を出力することにより、実行中処理を中断させ
る中断制御を実行した後（Ｓ１５０）、シーケンス回路
２４に起動指令を出力することにより、処理要求の受付
を行う（Ｓ１６０）。

【００７６】一方、新たに発生した処理要求が、実行中
の処理より優先度が低いか、或いは実行中の処理より優
先度が高くても既に中断処理が存在している場合には、
処理要求の受付を行うことができないため、処理要求不
受理制御を行って（Ｓ１４６）、Ｓ１１０に戻る。な
お、処理要求不受理制御では、新たな処理要求の要求元
ＣＰＵに対するホールド信号をホールド制御回路５１に
出力させることにより、要求元ＣＰＵの動作を停止させ
る。

【００７７】次に、Ｓ１９０にて中断処理を再開させる
再開制御を実行した後に、先のＳ１４６により、不受理
とされた処理要求が存在するか否かを判断し（Ｓ１９
２）、存在しなければＳ１１０に戻る。一方、不受理と
された処理要求がある場合、即ちホールド制御回路５１
からのホールド信号によって動作を停止しているＣＰＵ
がある場合には、ホールド信号を解除してＳ１４０に戻
る。これにより、動作を再開したＣＰＵからの処理要求
に対して、Ｓ１４０以降の処理が再度行われることにな
る。

【００７８】なお、本実施形態において、処理優先度テ
ーブル５２，実行中処理優先度レジスタ５３，比較回路
５４及びＳ１４２が優先度比較手段に相当し、処理時間
テーブル５５，残り処理時間レジスタ５６，デクリメン
タ５７，禁止回路５８及びＳ１４２が割込処理禁止手段
に相当する。

【００７９】以上説明したように、本実施形態の周辺装
置１０ａでは、第１実施形態と同様に、中断処理に関す
る中断情報を保持して、割込処理によって中断された地
点から処理を再開できるようにされているので、中断前
に実行した処理が無駄になることがなく、当該周辺装置
１０ａでの処理効率や処理の応答性を向上させることが
できる。

【００８０】また、本実施形態の周辺装置１０ａによれ
ば、実行中の処理と新たに要求された処理とで優先度デ
ータを比較し、優先度の高いものを優先的に実行するよ
うにされているので、優先度の高い処理のリアルタイム
性を確保できる。しかも、本実施形態では、新たな処理
要求の方が実行中の処理より優先度が高くても、実行中
の処理の残り処理時間が、実行中の処理を中断して割込
処理を開始させるのに必要な切替処理時間より短い場合
には、実行中の処理の方を優先度が高いものとして、先
に処理を終了させるようにされているので、割込処理を
行うことによって、却って新たな処理要求の処理開始時
間が遅れてしまうことを確実に防止できると共に、割込
処理の実行回数が減るため、処理効率を向上させること
ができる。

【００８１】更に、本実施形態の周辺装置１０ａでは、
装置内部にて各処理要求の優先度の判定を行っており、
処理要求の要求元側で周辺装置１０ａの動作状態や処理
の優先度を確認する必要がないため、周辺装置１０ａを
利用するＣＰＵでの負荷を軽減できる。

【００８２】なお、本実施形態では、処理要求を受け付
けることができない場合に行う処理要求不受理制御とし
て、ホールド信号によって要求元のＣＰＵの動作を停止
させているが、ホールド信号の代わりに、処理要求の不
受理を示すステータス信号を出力したり、制御レジスタ
部３７に格納されるステータス情報として、処理要求の
不受理を表すフラグを設けたりしてもよい。更に、制御
レジスタ部３７には、受け付けることのできなかった処
理の種類を識別する情報（例えば、デコード回路２５ａ
でのデコード結果）や、処理するはずだったデータ等、
デバッグ等に利用できる各種情報を格納するようにして
もよい。

【００８３】また、本実施形態では、優先度データと処
理時間データとにより、優先度の判定を行っているが、
処理時間データを優先度データとして用いるようにして
もよい。この場合、優先度判定回路５０ａは、図７
（ａ）に示すように、処理時間テーブル５５，残り処理
時間レジスタ５６，禁止回路５８を省略し、デクリメン
タ５７は、実行中処理優先度レジスタ５３の格納値を操
作するように構成すればよい。

【００８４】また、処理時間データ以外の優先度データ
を用い、且つ処理時間データによる比較を行わない場合
には、図７（ｂ）に示す優先度判定回路５０ｂのよう
に、優先度判定回路５０ａから、更にデクリメンタ５７
を省略した構成とすればよい。また更に、図７（ｃ）に
示す優先度判定回路５０ｃのように、優先度判定回路５
０ｂから処理優先度テーブル５２も省略し、優先度は、
処理要求と共に、要求元のＣＰＵが設定するように構成
してもよい。この場合、周辺装置１０ａに実行させる処
理の順序を、外部から任意に変更することが可能とな
り、様々な制御方法に柔軟に対応できる装置を構成でき
る。

【００８５】また、本実施形態では、マイコン２を構成
する各ＣＰＵは、周辺装置１０ａの使用状況を確認する
ことなく周辺装置１０ａに対する処理要求を行うように
されているが、第１実施形態と同様に、使用状況を確認
してから処理要求を行うようにしてもよい。

【００８６】この場合、優先度判定回路５０は、図５に
示したものから、処理優先度テーブル５２，実行中処理
優先度レジスタ５３，比較回路５４を省略した構成と
し、禁止回路５８には、新たな処理要求が発生しても、
残り処理時間が切替処理時間以下であれば、実行中の処
理を優先的に処理させればよい。 ［第３実施形態］次に、第３実施形態について説明す
る。

【００８７】本実施形態では、レジスタ部３５及びレジ
スタ制御回路２２の構成が、上記第１及び第２実施形態
と異なるだけであるため、これらの部分を中心に説明す
る。図８に示すように、本実施形態において、レジスタ
部３５を構成するデータレジスタ部３６は、データ入力
ポート群ＤＩのポート数より多くのレジスタからなるレ
ジスタ群６０と、データレジスタ部３６のパスＰ０，Ｐ
１を、レジスタ制御回路２２からの制御信号に従って、
レジスタ群６０を構成する各レジスタに接続するポート
接続手段としてのスイッチ回路６１と、レジスタ制御回
路２２からの制御信号に従って、レジスタ群６０の中か
ら、処理ユニット４１へのデータの供給元となるレジス
タを選択して、その格納値を出力するスイッチ回路６２
とを備えている。

【００８８】一方、レジスタ制御回路２２は、第１実施
形態にて説明した切替カウンタ６３に加えて、通常処理
及び割込処理毎に、デコード回路２５でのデコードによ
り得られるレジスタ番号（以下「指定レジスタ番号」と
いう）と、実際に使用するレジスタのレジスタ番号（以
下「格納レジスタ番号」という）との対応関係を表すレ
ジスタ管理テーブル６４を備えている。

【００８９】そして、レジスタ管理手段としてのレジス
タ制御回路２２では、マイコン２からのアクセス要求に
対してデコード回路２５が指定レジスタ番号を出力する
と、この指定レジスタ番号に基づいてレジスタ管理テー
ブル６４を参照する。そして、指定レジスタ番号に対応
する格納レジスタ番号が登録されていなければ、空き
（未使用）レジスタを探して、そのレジスタ番号を格納
レジスタ番号として、先の指定レジスタ番号との対応関
係をレジスタ管理テーブル６４に登録する。また、割込
処理の終了時には、レジスタ管理テーブル６４からポー
トＰ１側の登録をクリアし、また、通常の処理が終了し
た際には、レジスタ管理テーブル６４からポートＰ０側
の登録をクリアする。

【００９０】このように、レジスタ管理テーブル６４の
登録内容が変化した時には、その都度、登録内容に従っ
た対応関係が実現されるように制御信号を出力してスイ
ッチ回路６１，６２の再設定を行う。また、特に、スイ
ッチ回路６２では、切替カウンタ６３のカウント値が０
の時にパスＰ０側に登録されたレジスタ、切替カウンタ
６３のカウント値が１の時にパスＰ１側に登録されたレ
ジスタが、それぞれ処理ユニット４１へのデータの供給
元となるように設定を行う。

【００９１】なお、制御レジスタ部３７は、レジスタの
数が異なるだけで、データレジスタ部３６と同様に構成
されている。以上説明したように、本実施形態によれ
ば、指定レジスタ番号と格納レジスタ番号との対応関
係、ひいてはレジスタ群６０を構成する各レジスタと処
理ユニット４１の入出力ポート群を構成する各ポートと
の対応関係が固定されておらず、この対応関係を任意に
設定できるため、レジスタ群６０を構成するレジスタの
総数を、第１及第２実施形態の場合より少なくすること
ができる。

【００９２】以上、本発明のいくつかの実施形態につい
て説明したが、本発明は上記実施形態に限定されるもの
ではなく、様々な態様にて実施することが可能である。
例えば、上記実施形態では、特定のレジスタへのアクセ
スを処理要求とし、そのレジスタ番号により処理の種別
を特定するようにされているが、制御バス内に演算の開
始を指示する信号を設け、その信号をアクティブにする
ことにより、開始させてもよい。この場合、処理内容の
判別には、制御バス内の特定信号、又はデコード回路等
に設けたレジスタに格納されている処理内容を指定する
ためのデータを参照するようにすればよい。

【００９３】また、上記実施形態では、特定レジスタへ
のアクセス要求を周辺装置１０への処理要求として扱う
ようにしているが、制御バスＣＢ内の特定の制御信号を
処理要求として扱うように構成してもよい。この場合、
実行すべき処理の種類は、処理要求を行う前に、別途設
けた手順指定用レジスタへの書き込みを行い、その書き
込み内容に基づいて特定すればよい。

【００９４】更に、上記実施形態では、処理データ経路
設定部３８により処理ユニット４１がデータバスＤＢ上
のデータを、レジスタ部３５を介することなく入出力で
きるようにされているが、バスマスタとしての動作を行
わない場合には、この処理データ経路設定部３８を省略
して構成すればよい。

【００９５】また更に、上記実施形態では、レジスタ部
３５がデータレジスタ部３６と制御レジスタ部３７とに
より構成されているが、制御情報やステータス情報を必
要としない場合、制御レジスタ部３７を省略して、レジ
スタ部３５をデータレジスタ部３６のみにより構成して
もよい。

【００９６】また、上記実施形態では、実行中の処理を
一つしか中断させることができないが、レジスタ群ＲＧ
ｉや退避レジスタ２８を複数設けることにより、複数の
処理を中断させることができるように構成してもよい。

【図面の簡単な説明】

【図１】 第１実施形態の周辺装置の全体構成を表すブ
ロック図である。

【図２】 データレジスタ部の構成を表すブロック図で
ある。

【図３】 デコード回路が実行する処理の内容を表すフ
ローチャートである。

【図４】 第２実施形態の周辺装置の全体構成を表すブ
ロック図である。

【図５】 デコード回路に設けられた優先度判定回路の
構成を表すブロック図である。

【図６】 第２実施形態においてデコード回路が実行す
る処理の内容を表すフローチャートである。

【図７】 優先度判定回路の他の構成例を表すブロック
図である。

【図８】 第３実施形態におけるデータレジスタ部の構
成を表すブロック図である。

【図９】 従来装置の概略構成を表すブロック図であ
る。

【図１０】 従来装置の問題点、及び本発明の効果を表
す説明図である。

【符号の説明】

２…マイコン、１０，１０ａ…周辺装置、２０，２０ａ
…制御部、２１…データパス制御回路、２２…レジスタ
制御回路、２３…処理ユニット制御回路、２４…シーケ
ンス回路、２５，２５ａ…デコード回路、２６…シーケ
ンサ群、２７…実行カウンタ、２８…退避レジスタ、３
０…データパス部、３１…格納データ経路設定部、３
２，３３，３９，４３，６１，６２…スイッチ回路、３
４，４０，４２…セレクタ、３５…レジスタ部、３６…
データレジスタ部、３７…制御レジスタ部、３８…処理
データ経路設定部、４１…処理ユニット、５０，５０ａ
〜５０ｃ…優先度判定回路、５１…ホールド制御回路、
５２…処理優先度テーブル、５３…実行中処理優先度レ
ジスタ、５４…比較回路、５５…処理時間テーブル、５
６…残り処理時間レジスタ、５７…デクリメンタ、５８
…禁止回路、６０…レジスタ群、６３…切替カウンタ、
６４…レジスタ管理テーブル、ＤＢ…データバス、ＡＢ
…アドレスバス、ＣＢ…制御バス、ＣＩ…制御入力ポー
ト群、ＣＯ…制御出力ポート群、ＤＩ…データ入力ポー
ト群、ＤＯ…データ出力ポート群、Ｐ０…通常パス、Ｐ
１…補助パス、ＲＧ１…第１レジスタ群、ＲＧ２…第２
レジスタ群

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B014 EB03 FA04 FB02 FB03 GC06 GD05 GD07 GD12 GD13 GD22 GD23 GD35 HA04 HA07 HC03 5B077 AA16 AA28 BA02 BA03 BA04 BA07 DD05 DD22 NN02 5B098 AA05 BA12 BB06 BB08 DD03

Claims (11)

【特許請求の範囲】
1. 【請求項１】 実行可能な複数の単位処理の中から指定
   された単位処理を実行する単位処理実行部と、 外部からアクセス可能に構成され、前記単位処理実行部
   で使用或いは生成されるデータを格納する複数のレジス
   タを備えたレジスタ部と、 外部からの処理要求を受け付けると、該処理要求に対応
   する手順に従って、前記単位処理実行部に実行させる単
   位処理を順次指定する制御を行う実行制御部と、 を備え、前記単位処理を組み合わせてなる一連の処理を
   実行する周辺装置であって、 先に受け付けた処理要求に基づく一連の処理の実行中
   に、新たな処理要求が発生した場合、前記実行制御部
   に、実行中の制御を中断させて新たな処理要求を受け付
   けさせる割込処理実行手段と、 該割込処理実行手段により前記実行制御部の制御が中断
   した時に、該制御に対応する手順の中断地点を表すデー
   タ、及び該制御に関わりのある各レジスタの格納値を少
   なくとも含んだ中断情報を保持する中断情報保持手段
   と、 前記実行制御部が実行中の制御を終了した時に、前記中
   断情報保持手段により中断情報が保持されていれば、該
   中断情報に従って、前記割込処理実行手段によって中断
   された制御を前記実行制御部に再開させる中断処理再開
   手段と、 を設けたことを特徴とする周辺装置。
2. 【請求項２】 前記レジスタ部は、 同一構成を有する複数のレジスタ群と、 該レジスタ群のいずれかを選択して、前記単位処理実行
   部からのアクセスを可能とする選択回路と、 からなり、 前記中断情報保持手段は、前記実行制御部が実行中の制
   御を中断すると、未使用のレジスタ群が選択されるよう
   に前記選択回路の設定を切り替えることにより、先に選
   択されていたレジスタ群に前記中断情報を保持させ、 前記中断処理再開手段は、中断されていた制御を前記実
   行制御部に再開させる前に、前記中断情報を保持するレ
   ジスタ群が選択されるように前記選択回路の設定を切り
   替えることを特徴とする請求項１記載の周辺装置。
3. 【請求項３】 前記レジスタ部は、 前記単位処理実行部からのアクセスが可能な実行レジス
   タ群と、 前記単位処理実行部からのアクセスが不可能な退避レジ
   スタ群と、 からなり、 前記中断情報保持手段は、前記実行制御部が実行中の制
   御を中断すると、前記実行レジスタ群の格納値を前記退
   避レジスタ群に退避させることにより、前記退避レジス
   タ群に前記中断情報を保持させ、 前記中断処理再開手段は、中断されていた制御を前記実
   行制御部に再開させる前に、前記退避レジスタ群に退避
   されている前記中断情報を前記実行レジスタ群に復帰さ
   せることを特徴とする請求項１記載の周辺装置。
4. 【請求項４】 前記レジスタ部は、 当該レジスタ部とのデータ入出力のために前記単位処理
   実行部に設けられた入出力ポートの総数より多くのレジ
   スタからなるレジスタ群と、 該レジスタ群を構成する各レジスタを、前記単位処理実
   行部の任意の入出力ポートに接続するポート接続手段
   と、 からなり、 前記実行制御部は、 実行中及び中断中の各制御毎に、前記入出力ポートと該
   入出力ポートに接続するレジスタとの対応関係を示すレ
   ジスタ管理テーブルと、 前記制御の開始時に該制御に使用するレジスタの割当、
   及び前記制御の終了時に該制御で使用されていたレジス
   タの解放を行い、前記レジスタ管理テーブルを更新する
   レジスタ管理手段と、 を備え、 前記中断情報保持手段及び中断処理再開手段は、前記レ
   ジスタ管理テーブルに従って、前記ポート接続手段の設
   定を切り替えることを特徴とする請求項１記載の周辺装
   置。
5. 【請求項５】 前記実行制御部は、前記制御の手順が１
   段階進む毎にカウントされる実行カウンタを備えてお
   り、 前記中断情報保持手段は、前記実行制御部にて制御が中
   断された時の前記実行カウンタのカウント値を、前記手
   順の中断地点を表すデータとして保持することを特徴と
   する請求項１ないし請求項４いずれか記載の周辺装置。
6. 【請求項６】 前記実行制御部にて実行中の制御が終了
   するまでに要する残り処理時間が、所定の規定時間より
   短い場合に、前記割込処理実行手段の動作を禁止する割
   込処理禁止手段を設けたことを特徴とする請求項１ない
   し請求項５いずれか記載の周辺装置。
7. 【請求項７】 前記規定時間は、実行中の制御を中断し
   てから、新たな処理要求に基づく制御を開始するまでに
   要する切替時間に基づいて設定されていることを特徴と
   する請求項６記載の周辺装置。
8. 【請求項８】 前記単位処理実行部にて実行される各単
   位処理の処理時間が一定であり、 前記残り処理時間及び前記規定時間を、前記実行制御部
   が実行する手順のステップ数を用いて表すことを特徴と
   する請求項６又は請求項７記載の周辺装置。
9. 【請求項９】 前記実行制御部にて実行中の制御と、該
   制御の実行中に新たに発生した処理要求に基づく制御と
   で、それぞれに付与された優先度を比較し、実行中の制
   御の優先度の方が高い場合に、前記割込処理実行手段の
   動作を禁止する優先度比較手段を設けたことを特徴とす
   る請求項１ないし請求項８いずれか記載の周辺装置。
10. 【請求項１０】 前記優先度は、前記処理要求に基づい
    て実行される制御の全処理時間に従って設定されている
    ことを特徴とする請求項９記載の周辺装置。
11. 【請求項１１】 前記優先度は、前記処理要求と共に外
    部から付与されることを特徴とする請求項９記載の周辺
    装置。