JPS63310051A - プログラム入出力命令を含む入出力プロセスの実行方法および装置 - Google Patents
プログラム入出力命令を含む入出力プロセスの実行方法および装置Info
- Publication number
- JPS63310051A JPS63310051A JP63091229A JP9122988A JPS63310051A JP S63310051 A JPS63310051 A JP S63310051A JP 63091229 A JP63091229 A JP 63091229A JP 9122988 A JP9122988 A JP 9122988A JP S63310051 A JPS63310051 A JP S63310051A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- input
- processor
- executing
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 138
- 238000004886 process control Methods 0.000 claims description 17
- 230000000977 initiatory effect Effects 0.000 claims 1
- 230000011664 signaling Effects 0.000 claims 1
- 238000004891 communication Methods 0.000 description 12
- 238000012545 processing Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000001427 coherent effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000009291 secondary effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
- G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/161—Computing infrastructure, e.g. computer clusters, blade chassis or hardware partitioning
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、多重プロセッサにおけるプログラムされた入
出力命令を実行するための技術に関し、特に現存する単
一プロセッサ構成からハードウェアまたはソフトウェア
の大規模な修正を必要とすることなく、多重Ｉ／Ｏ／Ｏ
バ反におけるプログラムされた入出力命令を実行するた
めの技術に関する。
出力命令を実行するための技術に関し、特に現存する単
一プロセッサ構成からハードウェアまたはソフトウェア
の大規模な修正を必要とすることなく、多重Ｉ／Ｏ／Ｏ
バ反におけるプログラムされた入出力命令を実行するた
めの技術に関する。
（従来の技術および解決しようとする問題点）コンピュ
ータのソフトウェアは、典型的には、単一プロセッサが
単一の入出力（Ｉｌｏ）バス上の１つ以上のＩ／Ｏ装置
と通信する単一プロセッサ環境において使用されるよう
に構成されている。ソフトウェアがあるＩ／Ｏ装置と通
信するプログラム入出力（ＰＩＯ）命令は全て、同じＩ
／Ｏバス上で実行される。
ータのソフトウェアは、典型的には、単一プロセッサが
単一の入出力（Ｉｌｏ）バス上の１つ以上のＩ／Ｏ装置
と通信する単一プロセッサ環境において使用されるよう
に構成されている。ソフトウェアがあるＩ／Ｏ装置と通
信するプログラム入出力（ＰＩＯ）命令は全て、同じＩ
／Ｏバス上で実行される。
２つ以上の作動中のプロセッサを有する多重プロセッサ
・システムは、処理能力を増大するために用いられる。
・システムは、処理能力を増大するために用いられる。
単−Ｉ／Ｏバスは、プロセッサの１つと接続され得る。
全てのＩｌｏは関連するプロセッサにより実行されねば
ならず、これによりこのＩ／Ｏバスが接続されるブロセ
ーツサに対しより大きな１作業負荷を課す。多重プロセ
ッサ・システムのＩ／Ｏ能力は、単−Ｉ／Ｏバスの能力
によって制限を受ける。
ならず、これによりこのＩ／Ｏバスが接続されるブロセ
ーツサに対しより大きな１作業負荷を課す。多重プロセ
ッサ・システムのＩ／Ｏ能力は、単−Ｉ／Ｏバスの能力
によって制限を受ける。
多重Ｉ／Ｏバスは、単一プロセッサおよび単−Ｉ／Ｏバ
ス通信設計技術を用いてＩ／Ｏ速度および容量を増大す
るため多重プロセッサと接続することができる。各プロ
セッサは、単にその関連する即ち「ローカル」のＩ／Ｏ
バスと通信できるに過ぎない。しかし、厳しいソフトウ
ェアの互換性問題が生じる。多重プロセッサ・システム
上で実行しつつあるソフトウェアは、このシステムにお
けるＩ／Ｏバスのどれかに置かれたＩ／Ｏ装置を参照す
るＰＩＯ命令を含むＩ／Ｏプロセスを実行しようと試み
る。本文において用いられるＩ／Ｏプロセスとは、プロ
グラム［／Ｏ命令を実行しようと試みるプロセスであり
、プロセスあるいはタスクとは、多重プログラム・シス
テムにおける１つのプログラム・エンティティである。
ス通信設計技術を用いてＩ／Ｏ速度および容量を増大す
るため多重プロセッサと接続することができる。各プロ
セッサは、単にその関連する即ち「ローカル」のＩ／Ｏ
バスと通信できるに過ぎない。しかし、厳しいソフトウ
ェアの互換性問題が生じる。多重プロセッサ・システム
上で実行しつつあるソフトウェアは、このシステムにお
けるＩ／Ｏバスのどれかに置かれたＩ／Ｏ装置を参照す
るＰＩＯ命令を含むＩ／Ｏプロセスを実行しようと試み
る。本文において用いられるＩ／Ｏプロセスとは、プロ
グラム［／Ｏ命令を実行しようと試みるプロセスであり
、プロセスあるいはタスクとは、多重プログラム・シス
テムにおける１つのプログラム・エンティティである。
ある特定のプロセスにおいて実行中のソフトウェアがロ
ーカルＩ／Ｏバス上に接続されたＩ／Ｏ装置を参照する
時、問題は一切生じない。しかし、このソフトウェアが
遠隔Ｉ／Ｏバス上に接続されたＩ／Ｏ装置を参照する時
は、（最初から単一プロセッサ・システム用にのみ設計
された）ソフトウェアは、この装置が遠゛隔Ｉ／Ｏ０バ
スと接続されることが判らず、また参照されたＩ／Ｏ装
置に対する通信リンクが存在するかどうかも判らない。
ーカルＩ／Ｏバス上に接続されたＩ／Ｏ装置を参照する
時、問題は一切生じない。しかし、このソフトウェアが
遠隔Ｉ／Ｏバス上に接続されたＩ／Ｏ装置を参照する時
は、（最初から単一プロセッサ・システム用にのみ設計
された）ソフトウェアは、この装置が遠゛隔Ｉ／Ｏ０バ
スと接続されることが判らず、また参照されたＩ／Ｏ装
置に対する通信リンクが存在するかどうかも判らない。
１つの解決法は、各プロセッサと各Ｉ／Ｏバスとの間に
ハードウェア接続を提供することである。しかし、別の
ハードウェアがバスの連結に要求され、かつ制御ハード
ウェアが各１７０バスの使用のプロセッサの要求を仲裁
（優先順位を決定）するため必要となる故に、システム
設計はあまりにも複雑化する。各Ｉ／Ｏバスが物理的各
プロセッサと連結されない時、ＰＩＯ命令は、参照され
たＩ／Ｏ装置が接続されるＩ／Ｏバスと関連したプロセ
ッサについて実行され得るに過ぎない。しかし゛、ソフ
トウェアが１つ以上のＩ／ＯバスにおけるＩ／Ｏ装置を
参照することを許容することは望ましい。また、ＰＩＯ
が参照された装置を含むＩ／Ｏバスと関連したプロセッ
サにおいてのみ試みられることが保証されねばならない
。
ハードウェア接続を提供することである。しかし、別の
ハードウェアがバスの連結に要求され、かつ制御ハード
ウェアが各１７０バスの使用のプロセッサの要求を仲裁
（優先順位を決定）するため必要となる故に、システム
設計はあまりにも複雑化する。各Ｉ／Ｏバスが物理的各
プロセッサと連結されない時、ＰＩＯ命令は、参照され
たＩ／Ｏ装置が接続されるＩ／Ｏバスと関連したプロセ
ッサについて実行され得るに過ぎない。しかし゛、ソフ
トウェアが１つ以上のＩ／ＯバスにおけるＩ／Ｏ装置を
参照することを許容することは望ましい。また、ＰＩＯ
が参照された装置を含むＩ／Ｏバスと関連したプロセッ
サにおいてのみ試みられることが保証されねばならない
。
（目的）
本発明の一般的な目的は、ハードウェアを過度に複雑に
することなく、少なくとも２つのＩ／Ｏバスを備えた単
一プロセッサ・システムにおいてプログラム入出力命令
を実行するための方法の）是イ共にある。
することなく、少なくとも２つのＩ／Ｏバスを備えた単
一プロセッサ・システムにおいてプログラム入出力命令
を実行するための方法の）是イ共にある。
本発明の別の目的は、単一プロセッサ・システムと少な
くとも２つのＩ／Ｏバスを有する多重プロセッサ・シス
テムとの間にソフトウェアの互換性を提供するように、
プログラム入出力命令を実行する方法の提供にある。
くとも２つのＩ／Ｏバスを有する多重プロセッサ・シス
テムとの間にソフトウェアの互換性を提供するように、
プログラム入出力命令を実行する方法の提供にある。
本発明の更に別の目的は、ある参照されたＩ／Ｏ装置が
接続されるＩ／Ｏバスと関連したプロセッサについて入
出力プロセスを実行するよう強制することにより、少な
くとも２つのＩ／Ｏバスを有する多重プロセッサ・シス
テムにおいてプログラム入出力命令を含む入出力プロセ
スを実行する方法の提供にある。
接続されるＩ／Ｏバスと関連したプロセッサについて入
出力プロセスを実行するよう強制することにより、少な
くとも２つのＩ／Ｏバスを有する多重プロセッサ・シス
テムにおいてプログラム入出力命令を含む入出力プロセ
スを実行する方法の提供にある。
（問題点を解決するための手段） 一
本発明によれば、上記および他の目的および利点は、各
々が１つ以上のＩ／Ｏ装置を接続した関連のＩ／Ｏバス
を有する少なくとも２つのプロセッサを含む多重プロセ
ッサ・システムにおいてプログラム入出力命令を含む入
出力プロセスを実行するための方法によって達成される
。
々が１つ以上のＩ／Ｏ装置を接続した関連のＩ／Ｏバス
を有する少なくとも２つのプロセッサを含む多重プロセ
ッサ・システムにおいてプログラム入出力命令を含む入
出力プロセスを実行するための方法によって達成される
。
この方法は、１つのユニークなＩ／Ｏ装置のアドレスと
、要素のロケーション・テーブルにおける各Ｉ／Ｏ装置
に対する１つのＩ／Ｏバスのロケーションとを記憶し、
プログラム入出力命令の実行に先立フて参照されるＩ／
Ｏ装置のアドレスを決定し、装置のロケーション・テー
ブルから参照されたＩ／Ｏ装置の対応するＩ／Ｏバスの
ロケーションを読出し、参照されたＩ／Ｏ装置が接続さ
れるＩ／Ｏバスと関連するプロセッサにおいて入出力プ
ロセスを実行するステップからなっている。
、要素のロケーション・テーブルにおける各Ｉ／Ｏ装置
に対する１つのＩ／Ｏバスのロケーションとを記憶し、
プログラム入出力命令の実行に先立フて参照されるＩ／
Ｏ装置のアドレスを決定し、装置のロケーション・テー
ブルから参照されたＩ／Ｏ装置の対応するＩ／Ｏバスの
ロケーションを読出し、参照されたＩ／Ｏ装置が接続さ
れるＩ／Ｏバスと関連するプロセッサにおいて入出力プ
ロセスを実行するステップからなっている。
多重プロセッサ・システムは、プロセスをその優先順位
に従ってスケジュールして実行するためのプロセス・ス
ケジューリング装置を含む。
に従ってスケジュールして実行するためのプロセス・ス
ケジューリング装置を含む。
このプロセス・スケジューリング装置は、スケジューリ
ングされた各プロセスと関連するプロセス制御ブロック
を含む。入出力プロセスを実行するステップは、参照さ
れたＩ／Ｏ装置がローカルのＩ／Ｏバスと接続される時
ローカル・プロセッサにおいて入出力プロセスを実行し
、また参照されたＩ／Ｏ装置が予め選定された遠隔Ｉ／
Ｏバスと接続される時は、入出力プロセスの処理制御ブ
ロックにロックされた記述子を置くステップを含み、ロ
ックされた記述子は、予め選定された遠隔Ｉ／Ｏバスと
関連した遠隔プロセッサについてのみ実行することがで
き、更に入出力プロセスのレジスタをその処理制御ブロ
ックにおいて保管し、予め選定された遠隔Ｉ／Ｏバスと
関連する遠隔プロセッサについて入出力プロセスをその
優先順位に従ってスケジュールするステップを含む。
ングされた各プロセスと関連するプロセス制御ブロック
を含む。入出力プロセスを実行するステップは、参照さ
れたＩ／Ｏ装置がローカルのＩ／Ｏバスと接続される時
ローカル・プロセッサにおいて入出力プロセスを実行し
、また参照されたＩ／Ｏ装置が予め選定された遠隔Ｉ／
Ｏバスと接続される時は、入出力プロセスの処理制御ブ
ロックにロックされた記述子を置くステップを含み、ロ
ックされた記述子は、予め選定された遠隔Ｉ／Ｏバスと
関連した遠隔プロセッサについてのみ実行することがで
き、更に入出力プロセスのレジスタをその処理制御ブロ
ックにおいて保管し、予め選定された遠隔Ｉ／Ｏバスと
関連する遠隔プロセッサについて入出力プロセスをその
優先順位に従ってスケジュールするステップを含む。
本発明の方法は、システムと接続された全てのＩ／Ｏ装
置に対して、プログラム入出力操作の仮想的な回報通信
を有効に行なうソフトウェアをもたらす結果となる。用
語「仮想的な同報通信」、は、ソフトウェアがあるプロ
グラム入出力命令を実行する時にどのＩ／Ｏバスに置か
れたＩ／Ｏ装置とも通信するように見える故に適当であ
る。
置に対して、プログラム入出力操作の仮想的な回報通信
を有効に行なうソフトウェアをもたらす結果となる。用
語「仮想的な同報通信」、は、ソフトウェアがあるプロ
グラム入出力命令を実行する時にどのＩ／Ｏバスに置か
れたＩ／Ｏ装置とも通信するように見える故に適当であ
る。
実際には、参照されたＩ／Ｏバスと関連するプロセッサ
のみが命令を実行し、唯一のＩ／Ｏバスが使用される。
のみが命令を実行し、唯一のＩ／Ｏバスが使用される。
スイッチは、参照されたＩ／Ｏ装置が接続されるＩ／Ｏ
バスを知ることを必要とせず、あるいはプロセッサと参
照されたＩ／Ｏ装置との間に通信経路があるかどうかを
判定することも必要としない。多重Ｉ／Ｏバスを連結す
るためのハードウェアと、バスの仲裁のための制御ハー
ドウェアは、本発明の結果として取除かれる。単一プロ
セッサ・システムにおいて使用されるよう構成されたソ
フトウェアは、！ｆｆｌプロセッサ・システムとも共用
し得る。
バスを知ることを必要とせず、あるいはプロセッサと参
照されたＩ／Ｏ装置との間に通信経路があるかどうかを
判定することも必要としない。多重Ｉ／Ｏバスを連結す
るためのハードウェアと、バスの仲裁のための制御ハー
ドウェアは、本発明の結果として取除かれる。単一プロ
セッサ・システムにおいて使用されるよう構成されたソ
フトウェアは、！ｆｆｌプロセッサ・システムとも共用
し得る。
本発明を以下実施例に従って詳細に説明する。
（実施例）
本発明は、ソフトウェアがＩ／Ｏ装置（デバイス）と通
信するプログラム入出力（Ｐ Ｉ Ｏ）命令が２つ以上
のＩ／Ｏバスを有する多重プロセッサ・システムについ
て実行することを可能にするアルゴリズムを提供する。
信するプログラム入出力（Ｐ Ｉ Ｏ）命令が２つ以上
のＩ／Ｏバスを有する多重プロセッサ・システムについ
て実行することを可能にするアルゴリズムを提供する。
このアルゴリズムは、ＰＩＯ命令を含むＩ／Ｏプロセス
を、参照されたＩ／Ｏ装置が接続されるＩ／Ｏバスと関
連したプロセッサにおいて実行するよう強制する。この
アルゴリズムを構成するためにＩ／Ｏプロセスのソフト
ウェアを修正することは必要でない。
を、参照されたＩ／Ｏ装置が接続されるＩ／Ｏバスと関
連したプロセッサにおいて実行するよう強制する。この
アルゴリズムを構成するためにＩ／Ｏプロセスのソフト
ウェアを修正することは必要でない。
本発明は、コンピュータ・システムが、メモリーにおけ
る中央処理装置を共用する多重タスクを許容するオペレ
ーティング・システムを有する多重プログラムされた即
ち多重タスキング環境において作動することを要求する
。本システムは、各々が共有されたメモリー内でタスク
を実行することができる多重プロセッサからなる中央処
理装置を備え、かつ唯１つのオペレーティング・システ
ムを持つ密に接続された多重プロセッサであるものと仮
定する。オペレーティング・システムは、プロセッサに
おいてこれらの割当てられた優先順位に従って実行する
ためのタスクをスケジュールするタスク・スケジューラ
を含む。適当な優先順位のタスクが、要求される資源が
得られなくなるまで、使用できるプロセッサにおいて実
行するようにスケジュールされる。次いで・、次に高い
優先順位のタスクが、要求される資源が使用できる状態
になるまで実行される。タスク・スケジューラは、スケ
ジュールされた各タスクまたはプロセスに関する情報を
保有するプロセス制御ブロックを使用する。このプロセ
ス制御ブロックは、典型的には、優先順位、スケジュー
リング、待ち行列、ポインタおよびレジスタの状態の如
きスケジューリング情報を保有しており、レジスタはプ
ログラム・カウンタ、プログラム状態ワード、汎用レジ
スタおよびアドレス・レジスタを含み、総経過時間、ｃ
ｐｕ使川時用および時間スライスに残った時間等のアカ
ウント情報を含む。本文において以下に述べるように、
プロセス制御ブロックはまたロックされた記述子も含む
ことができる。プロセス制御ブロックにおける情報は、
必要な資源が使用できかつより高い優先順位のタスクが
待機状態にない時、１つのタスクを開始することあるい
は再開することを許容する。
る中央処理装置を共用する多重タスクを許容するオペレ
ーティング・システムを有する多重プログラムされた即
ち多重タスキング環境において作動することを要求する
。本システムは、各々が共有されたメモリー内でタスク
を実行することができる多重プロセッサからなる中央処
理装置を備え、かつ唯１つのオペレーティング・システ
ムを持つ密に接続された多重プロセッサであるものと仮
定する。オペレーティング・システムは、プロセッサに
おいてこれらの割当てられた優先順位に従って実行する
ためのタスクをスケジュールするタスク・スケジューラ
を含む。適当な優先順位のタスクが、要求される資源が
得られなくなるまで、使用できるプロセッサにおいて実
行するようにスケジュールされる。次いで・、次に高い
優先順位のタスクが、要求される資源が使用できる状態
になるまで実行される。タスク・スケジューラは、スケ
ジュールされた各タスクまたはプロセスに関する情報を
保有するプロセス制御ブロックを使用する。このプロセ
ス制御ブロックは、典型的には、優先順位、スケジュー
リング、待ち行列、ポインタおよびレジスタの状態の如
きスケジューリング情報を保有しており、レジスタはプ
ログラム・カウンタ、プログラム状態ワード、汎用レジ
スタおよびアドレス・レジスタを含み、総経過時間、ｃ
ｐｕ使川時用および時間スライスに残った時間等のアカ
ウント情報を含む。本文において以下に述べるように、
プロセス制御ブロックはまたロックされた記述子も含む
ことができる。プロセス制御ブロックにおける情報は、
必要な資源が使用できかつより高い優先順位のタスクが
待機状態にない時、１つのタスクを開始することあるい
は再開することを許容する。
適当な多重プロセッサ形態は、共有されたメモリーを持
つ２一つ以上のプロセッサを含む。
つ２一つ以上のプロセッサを含む。
各プロセッサは、関連した入出力（Ｉｌｏ）バスを持ち
、その各々が更にこれと接続されている。
、その各々が更にこれと接続されている。
全体的なソフトウェアの互換性を達成するために、多重
Ｉ／Ｏバスはソフトウェア・レベルにおいて単一のＩ／
Ｏバスとして見えねばならない。従って、システムにお
ける各Ｉ／Ｏ装置は唯一のＩ／Ｏ装置アドレスを持たね
ばならない。この要件は、唯一の装置アドレスが各Ｉ／
Ｏバスにおいてのみ要求される場合とは区別される。
Ｉ／Ｏバスはソフトウェア・レベルにおいて単一のＩ／
Ｏバスとして見えねばならない。従って、システムにお
ける各Ｉ／Ｏ装置は唯一のＩ／Ｏ装置アドレスを持たね
ばならない。この要件は、唯一の装置アドレスが各Ｉ／
Ｏバスにおいてのみ要求される場合とは区別される。
本発明は、入出力プロセスを参照されたＩ／Ｏ装置が接
続されるＩ／Ｏバスと関連するプロセッサにおいて実行
するよう強制するためのアルゴリズムである。このアル
ゴリズムは、何隻特別なハードウェアも必要としない詐
りでなく、最小限度の性能オーバーヘッドを有する。本
発明は、各Ｉ／Ｏバスと各プロセッサとの間の通信リン
クも必要としない。プログラム入出力命令が実行される
時、プロセッサは、参照されたＩ／Ｏ０装置が直接通信
し得るローカルＩ／Ｏバスにおいて接続されるかどうか
を判定する。もし参照されたＩ／Ｏ装置がこのローカル
・バス上にあれば、プログラム入出力命令は常に実行さ
れる。もし参照されたＩ／Ｏ装置が遠隔のＩ／Ｏバスに
接続されるならば、プログラム入出力命令は、以下に述
べるように参照されたＩ／Ｏ装置が接続されるＩ／Ｏバ
スと関連した遠隔プロセッサにおいて実行されるよう強
制される。入出力プロセスがある遠隔プロセッサに対し
スケジュールされる時、ローカルプロセッサはスケジュ
ールにおいて次に高い優先順位のタスクを実行する。
続されるＩ／Ｏバスと関連するプロセッサにおいて実行
するよう強制するためのアルゴリズムである。このアル
ゴリズムは、何隻特別なハードウェアも必要としない詐
りでなく、最小限度の性能オーバーヘッドを有する。本
発明は、各Ｉ／Ｏバスと各プロセッサとの間の通信リン
クも必要としない。プログラム入出力命令が実行される
時、プロセッサは、参照されたＩ／Ｏ０装置が直接通信
し得るローカルＩ／Ｏバスにおいて接続されるかどうか
を判定する。もし参照されたＩ／Ｏ装置がこのローカル
・バス上にあれば、プログラム入出力命令は常に実行さ
れる。もし参照されたＩ／Ｏ装置が遠隔のＩ／Ｏバスに
接続されるならば、プログラム入出力命令は、以下に述
べるように参照されたＩ／Ｏ装置が接続されるＩ／Ｏバ
スと関連した遠隔プロセッサにおいて実行されるよう強
制される。入出力プロセスがある遠隔プロセッサに対し
スケジュールされる時、ローカルプロセッサはスケジュ
ールにおいて次に高い優先順位のタスクを実行する。
本発明の包含に適する多重プロセッサ・システムが、第
１図においてブロック図の形態で示されている。プロセ
ッサｌＯおよびプロセッサ１２が、多重導体のメモリー
・バス１６における共有されたメモリー１４と通信する
。本例においては、プロセッサ／Ｏおよび１２は、共有
されたメモリー１４を介して相互に通信する。しかし、
このデュアル・プロセッサ・システムは、どんなメモリ
ー形態でも、また優先順位に従ってプロセッサ／Ｏ．１
２におけるタスクをスケジュールするための手段を含む
単一オペレーティング・システムをシステムか有する制
限を持ったプロセッサ間のどのような通信チャネルでも
有することができる。
１図においてブロック図の形態で示されている。プロセ
ッサｌＯおよびプロセッサ１２が、多重導体のメモリー
・バス１６における共有されたメモリー１４と通信する
。本例においては、プロセッサ／Ｏおよび１２は、共有
されたメモリー１４を介して相互に通信する。しかし、
このデュアル・プロセッサ・システムは、どんなメモリ
ー形態でも、また優先順位に従ってプロセッサ／Ｏ．１
２におけるタスクをスケジュールするための手段を含む
単一オペレーティング・システムをシステムか有する制
限を持ったプロセッサ間のどのような通信チャネルでも
有することができる。
Ｉ／Ｏバス２０はプロセッサ／Ｏと接続され、またＩ／
Ｏバス２２はプロセッサ１２と接続されている。各々が
多重導体のデータ通信リンクであるＩ／Ｏバス２０．２
２は、谷プロセッサと、各Ｉ／Ｏ０バスに接続されたＩ
／Ｏ装置との間の通信を提供する。ディスク・ドライブ
、テープ・ドライブ、ビデオ・ディスプレイ端末等に対
するインターフェースを含み得るＩ／Ｏ装置は、Ｉ／Ｏ
装置のアドレスを表わす番号により第１図に略図的に示
されている。このため、アドレス２３．４０．６３．７
．１および３１を有するＩ／Ｏ装置がＩ／Ｏバス２０と
接続され、アドレス２６．２５．２４．８．９および４
２を持つＩ／Ｏ装置はＩ／Ｏバス２２と接続されている
。上記のように、本発明の要件は、システムにおけるＩ
／Ｏ０装置が唯一のアドレスを持たねばならないことで
ある。例えば、アドレス２３を持つＩ／Ｏ装置はＩ／Ｏ
バス２ｏ上に置かれるため、Ｉ／Ｏバス２２と接続され
たＩ／Ｏ装置を含むシステム内の他のＩ／Ｏ装置はアド
レス２３が割当てられることが許容される。
Ｏバス２２はプロセッサ１２と接続されている。各々が
多重導体のデータ通信リンクであるＩ／Ｏバス２０．２
２は、谷プロセッサと、各Ｉ／Ｏ０バスに接続されたＩ
／Ｏ装置との間の通信を提供する。ディスク・ドライブ
、テープ・ドライブ、ビデオ・ディスプレイ端末等に対
するインターフェースを含み得るＩ／Ｏ装置は、Ｉ／Ｏ
装置のアドレスを表わす番号により第１図に略図的に示
されている。このため、アドレス２３．４０．６３．７
．１および３１を有するＩ／Ｏ装置がＩ／Ｏバス２０と
接続され、アドレス２６．２５．２４．８．９および４
２を持つＩ／Ｏ装置はＩ／Ｏバス２２と接続されている
。上記のように、本発明の要件は、システムにおけるＩ
／Ｏ０装置が唯一のアドレスを持たねばならないことで
ある。例えば、アドレス２３を持つＩ／Ｏ装置はＩ／Ｏ
バス２ｏ上に置かれるため、Ｉ／Ｏバス２２と接続され
たＩ／Ｏ装置を含むシステム内の他のＩ／Ｏ装置はアド
レス２３が割当てられることが許容される。
プロセッサ／Ｏ．１２の各々は同じものであり、単一プ
ロセッサ設計に基〈。このようなプロセッサの一例は、
ｌ”ｒｉｌ！Ｉｅ Ｃｏｍｐｕｔｅｒ社製造のモデルＰ
９９５５Ｉ／Ｏである。各プロセッサは、デュアル・プ
ロセッサ形態における共有されたメモリーを支援するよ
うに改修されたが、Ｉ／Ｏハードウェアの修正は行なれ
なかワた。
ロセッサ設計に基〈。このようなプロセッサの一例は、
ｌ”ｒｉｌ！Ｉｅ Ｃｏｍｐｕｔｅｒ社製造のモデルＰ
９９５５Ｉ／Ｏである。各プロセッサは、デュアル・プ
ロセッサ形態における共有されたメモリーを支援するよ
うに改修されたが、Ｉ／Ｏハードウェアの修正は行なれ
なかワた。
本発明を実施する最初のステップとして、装置のロケー
ション・テーブルが形成される。この装置ロケーション
・テーブル（Ｄ ＬＴ）は、共有されるメモリー１４に
存在し、システムの初期化の間に形成されることが望ま
しい。このテーブルは、Ｉ／Ｏ装置の形態が同じ状態を
維持する限り、固定されたエントリを有する。この装置
ロケーション・テーブルは、可能性のある各Ｉイ１−Ｉ
／Ｏ装置アドレスと対応するエントリを含む。第１図の
システムに対する装置ロケーション・テーブルの一例は
第２図に示される。
ション・テーブルが形成される。この装置ロケーション
・テーブル（Ｄ ＬＴ）は、共有されるメモリー１４に
存在し、システムの初期化の間に形成されることが望ま
しい。このテーブルは、Ｉ／Ｏ装置の形態が同じ状態を
維持する限り、固定されたエントリを有する。この装置
ロケーション・テーブルは、可能性のある各Ｉイ１−Ｉ
／Ｏ装置アドレスと対応するエントリを含む。第１図の
システムに対する装置ロケーション・テーブルの一例は
第２図に示される。
各Ｉ／Ｏ装置のアドレス毎に３つの可能なエントリがあ
り、０は１つのＩ／Ｏ装置がこのアドレスに対して存在
しないことを示し、２０はＩ／Ｏ装置がＩ／Ｏバス２０
と接続されることを示し、２２はＩ／Ｏ装置がＩ／Ｏバ
ス２２と接続されていることを示している。システムが
２つ以上のＩ／Ｏバスを含む時は、２つ以上のＩ／Ｏ装
置のロケーションが必要となる。装置のロケーション・
テーブルは、Ｉ／Ｏバス２０．２２の各々をポーリング
することにより、システムの初期化の間に形成されて、
このバスに接続されたＩ／Ｏ装置のアドレスを決定する
。各アドレスに対し、第２図に示されるような装置のロ
ケーション・テーブルにおいて１つのエントリが行なわ
れる。
り、０は１つのＩ／Ｏ装置がこのアドレスに対して存在
しないことを示し、２０はＩ／Ｏ装置がＩ／Ｏバス２０
と接続されることを示し、２２はＩ／Ｏ装置がＩ／Ｏバ
ス２２と接続されていることを示している。システムが
２つ以上のＩ／Ｏバスを含む時は、２つ以上のＩ／Ｏ装
置のロケーションが必要となる。装置のロケーション・
テーブルは、Ｉ／Ｏバス２０．２２の各々をポーリング
することにより、システムの初期化の間に形成されて、
このバスに接続されたＩ／Ｏ装置のアドレスを決定する
。各アドレスに対し、第２図に示されるような装置のロ
ケーション・テーブルにおいて１つのエントリが行なわ
れる。
プログラム入出力命令が実行される時、プロセッサは、
参照されたＩ／Ｏ装置が直接通信できるＩ／Ｏバスに接
続されるかどうかを判定する。もしそうであれば、ＰＩ
Ｏ命令が常に実行される。もし参照されたＩ／Ｏ装置が
異なる、即ち遠隔のＩ／Ｏバスに存在するならば、プロ
セス交換Ｒ）１−を用いて適当な遠隔プロセッサにおい
てＩ／Ｏプロセスが実行されるよう強＋ｔｔｌｌする。
参照されたＩ／Ｏ装置が直接通信できるＩ／Ｏバスに接
続されるかどうかを判定する。もしそうであれば、ＰＩ
Ｏ命令が常に実行される。もし参照されたＩ／Ｏ装置が
異なる、即ち遠隔のＩ／Ｏバスに存在するならば、プロ
セス交換Ｒ）１−を用いて適当な遠隔プロセッサにおい
てＩ／Ｏプロセスが実行されるよう強＋ｔｔｌｌする。
用語「プロセス交換」とは、プロセッサが１つのタスク
即ちプロセスから別のプロセスに切換ねる時このプロセ
ッサにより用いられる方法を意味する。この機構はｒコ
ンテキスト・スイッチング」とも呼ばれる。
即ちプロセスから別のプロセスに切換ねる時このプロセ
ッサにより用いられる方法を意味する。この機構はｒコ
ンテキスト・スイッチング」とも呼ばれる。
入力プロセスを適当な遠隔プロセッサにおいて実行され
るよう強制するためには、多重プロセッサのプロセス交
換アルゴリズムは、１つのプロセスがあるプロセッサに
ロックできることを認識することが必要となる。これは
、プロセッサをして新たなプロセスを実行する前にロッ
クされた記述子を調べさせることにより行なわれる。も
しこのプロセスが別のプロセッサにロックされているな
らば、このプロセッサは実行すべき異なるプロセスを見
出さねばならない。この機能は本発明の使用のために必
要であるが、性能測定の如き他の用途における多重プロ
セッサ・システムにしばしば含まれる。
るよう強制するためには、多重プロセッサのプロセス交
換アルゴリズムは、１つのプロセスがあるプロセッサに
ロックできることを認識することが必要となる。これは
、プロセッサをして新たなプロセスを実行する前にロッ
クされた記述子を調べさせることにより行なわれる。も
しこのプロセスが別のプロセッサにロックされているな
らば、このプロセッサは実行すべき異なるプロセスを見
出さねばならない。この機能は本発明の使用のために必
要であるが、性能測定の如き他の用途における多重プロ
セッサ・システムにしばしば含まれる。
適当な遠隔プロセッサにおいて実行させるようにＰＩＯ
命令を含むプロセスを強制するため、Ｉ／Ｏプロセスは
この遠隔プロセッサにロックされ、擬似通知が行なわれ
る。換言すれば、Ｉ／Ｏプロセスは、あたかも丁度実行
の用意ができたかのように取扱わわる。ＰＩＯ命令の実
行を開始したローカルプロセーツサは、これが別の遠隔
プロセッサに対してロックされる故に再びこのプロセス
を実行しようとしない。その代り、ローカル・プロセス
が、実行すべき次に高い優先順位のタスクを見出す。Ｉ
／Ｏプロセスの目標となる遠隔プロセッサは、実行でき
る最も高い優先順位のタスクとなると直ちにこのプロセ
スの実行を開始することになる。Ｉ／Ｏプロセスが遠隔
プロセッサにおいて実行する時、このプロセスは通常の
状態で実行される。
命令を含むプロセスを強制するため、Ｉ／Ｏプロセスは
この遠隔プロセッサにロックされ、擬似通知が行なわれ
る。換言すれば、Ｉ／Ｏプロセスは、あたかも丁度実行
の用意ができたかのように取扱わわる。ＰＩＯ命令の実
行を開始したローカルプロセーツサは、これが別の遠隔
プロセッサに対してロックされる故に再びこのプロセス
を実行しようとしない。その代り、ローカル・プロセス
が、実行すべき次に高い優先順位のタスクを見出す。Ｉ
／Ｏプロセスの目標となる遠隔プロセッサは、実行でき
る最も高い優先順位のタスクとなると直ちにこのプロセ
スの実行を開始することになる。Ｉ／Ｏプロセスが遠隔
プロセッサにおいて実行する時、このプロセスは通常の
状態で実行される。
はとんどのコンピュータ・アーキテクチャにおいては、
Ｉ／Ｏ操作を制御するかあるいは支持するように規定さ
れるハードウェア・レジスタが存在する。これらのレジ
スタは、多重Ｉ／ＯバスにおけるＩ／Ｏアクティビティ
を支持するためコヒーレントな方法で維持される必要が
ある。
Ｉ／Ｏ操作を制御するかあるいは支持するように規定さ
れるハードウェア・レジスタが存在する。これらのレジ
スタは、多重Ｉ／ＯバスにおけるＩ／Ｏアクティビティ
を支持するためコヒーレントな方法で維持される必要が
ある。
Ｉ／Ｏ仮想−物理的メモリーのマツピング・レジスタお
よびＩ／Ｏチャネル制御レジスタが、これらレジスタの
事例である。はとんどの場合、コヒーレント性は、汎用
プロセッサ間通信手法を用いて維持することができる。
よびＩ／Ｏチャネル制御レジスタが、これらレジスタの
事例である。はとんどの場合、コヒーレント性は、汎用
プロセッサ間通信手法を用いて維持することができる。
ハードウェアあるいはソフトウェアにおけるこのような
手法は、一般に各多重プロセッサ・システムの一部をな
している。
手法は、一般に各多重プロセッサ・システムの一部をな
している。
本発明は、ある特定のプロセッサにロックされたプロセ
スをそのままにする側面的効果を持つ。はとんどの場合
、このことは望ましい二次効果である。Ｉ／Ｏ装置に対
する通信は通常ユーザに代って装置インターフェース・
モジュール（Ｄ Ｉ Ｍ）により行なわれるため、ＤＩ
Ｍのみがロック状態となる。ＤＩＭは反復して同じＩ／
Ｏ装置と通信するか、あるいはある場合には１つの構成
要素としか通信できないため、ＤＩＭは通常適当なプロ
セッサにおいて実行されることになる。もし各Ｉ／Ｏバ
スにおいて均衡したアクティビティが存在するならば、
ＤＩＭは多重プロセッサにおいても適当に均衡がとれね
ばならない。ユーザが直接Ｉ／Ｏ命令を実行する数少な
い場合には、ユーザはこの場合Ｉ／Ｏプロセスであるが
、ユーザがＩ／Ｏ装置を解放即ち割当て解除する（即ち
、ユーザがＰＩＯ命令の実行を完了した）時は常に、ユ
ーザのロック記述子のフィールドをクリアさせることが
できる。これは、システムにおける一ユーザの負荷バラ
ンスを保証するためにのみ必要である。
スをそのままにする側面的効果を持つ。はとんどの場合
、このことは望ましい二次効果である。Ｉ／Ｏ装置に対
する通信は通常ユーザに代って装置インターフェース・
モジュール（Ｄ Ｉ Ｍ）により行なわれるため、ＤＩ
Ｍのみがロック状態となる。ＤＩＭは反復して同じＩ／
Ｏ装置と通信するか、あるいはある場合には１つの構成
要素としか通信できないため、ＤＩＭは通常適当なプロ
セッサにおいて実行されることになる。もし各Ｉ／Ｏバ
スにおいて均衡したアクティビティが存在するならば、
ＤＩＭは多重プロセッサにおいても適当に均衡がとれね
ばならない。ユーザが直接Ｉ／Ｏ命令を実行する数少な
い場合には、ユーザはこの場合Ｉ／Ｏプロセスであるが
、ユーザがＩ／Ｏ装置を解放即ち割当て解除する（即ち
、ユーザがＰＩＯ命令の実行を完了した）時は常に、ユ
ーザのロック記述子のフィールドをクリアさせることが
できる。これは、システムにおける一ユーザの負荷バラ
ンスを保証するためにのみ必要である。
本発明のプロセス交換アルゴリズムは、多重プロセッサ
のプロセッサにおいてマイクロコードで実現することが
できる。このアルゴリズムを使用するためにソフトウェ
アの修正は必要でない。このアルゴリズムはまた、使用
される多重プロセッサ・システムのアーキテクチャに従
って、マイクロコードとソフトウェアの組合せにおいて
実現することもできる。
のプロセッサにおいてマイクロコードで実現することが
できる。このアルゴリズムを使用するためにソフトウェ
アの修正は必要でない。このアルゴリズムはまた、使用
される多重プロセッサ・システムのアーキテクチャに従
って、マイクロコードとソフトウェアの組合せにおいて
実現することもできる。
プログラム入出力命令のフローチャートは第３図に示さ
れている。アルゴリズムは、１つのプロセッサがステッ
プ５０に示されるようにプログラム入出力命令の実行を
開始する時に開始される。このマイクロコード・アルゴ
リズムのステップ５２において、命令は参照されたＩ／
Ｏ装置のアドレスを決定するため調べられる。
れている。アルゴリズムは、１つのプロセッサがステッ
プ５０に示されるようにプログラム入出力命令の実行を
開始する時に開始される。このマイクロコード・アルゴ
リズムのステップ５２において、命令は参照されたＩ／
Ｏ装置のアドレスを決定するため調べられる。
ステップ５４においては、参照されたＩ／Ｏ装置の場所
が参照されたＩ／Ｏ装置のアドレスを用いて装置のロケ
ーション・テーブルから読出される。
が参照されたＩ／Ｏ装置のアドレスを用いて装置のロケ
ーション・テーブルから読出される。
ステップ５６においては、アルゴリズムが、参照された
Ｉ／Ｏ装置がローカルＩ／Ｏバスに接続されるかどうか
を判定する。参照されたＩ／Ｏ装置が実際にローカルＩ
／Ｏバスと接続される時、ＰＩＯ命令がプロセッサのア
ーキテクチャにより要求される如き通常の方法でステッ
プ５８において実行される。ＰＩＯ命令は完了され、プ
ロセッサは、ステップ６０に示されるように、ＰＩＯ命
令を含んだプロセスを実行し続ける。
Ｉ／Ｏ装置がローカルＩ／Ｏバスに接続されるかどうか
を判定する。参照されたＩ／Ｏ装置が実際にローカルＩ
／Ｏバスと接続される時、ＰＩＯ命令がプロセッサのア
ーキテクチャにより要求される如き通常の方法でステッ
プ５８において実行される。ＰＩＯ命令は完了され、プ
ロセッサは、ステップ６０に示されるように、ＰＩＯ命
令を含んだプロセスを実行し続ける。
参照されたＩ／Ｏ装置がステップ５６においてローカル
Ｉ／Ｏバスに接続されないことが見出される時、システ
ムにおける参照されたＩ／Ｏ装置の存在はこのアルゴリ
ズムのステップ６４において検査される。ある理由から
参照されたＩ／Ｏ装置がシステムの一部でない場合は、
コンピュータのアーキテクチャにより要求される如き適
当なフラッグがステップ６６においてセットされ、プロ
セッサはステップ６８に示されると同じプロセスを実行
し続ける。
Ｉ／Ｏバスに接続されないことが見出される時、システ
ムにおける参照されたＩ／Ｏ装置の存在はこのアルゴリ
ズムのステップ６４において検査される。ある理由から
参照されたＩ／Ｏ装置がシステムの一部でない場合は、
コンピュータのアーキテクチャにより要求される如き適
当なフラッグがステップ６６においてセットされ、プロ
セッサはステップ６８に示されると同じプロセスを実行
し続ける。
参照されたＩ／Ｏ装置がステップ６４において多重プロ
セッサ・システムと接続されていることが見出される時
、参照されたＩ／Ｏ装置と接続された遠隔プロセッサは
ステップ７０において同定される。遠隔プロセッサは、
装置ロケーション・テーブルを参照することにより同定
される。次に、ステップ７２においては、タスク・スケ
ジューラのプロセス制御ブロック（ＰＣＢ）は、前のス
テップにおいて同定された遠隔プロセッサにおいて実行
することができるのみである。この通知は、当該プロセ
スに対するＰＣＢにロックされた記述子を置くことによ
り行なわれる。タスク・スケジューラがこのプロセスを
実行しようと試みる時は常に、最初にロックされた記述
子を参照して、プロセスが特定のプロセッサにロックさ
れるかどうかを判定し、このプロセッサにおいてのみ該
プロセスを実行することになる。このＩ／Ｏブワセスに
対するプロセス・レジスタは、このプロセスが適当な遠
隔プロセッサにおいて再開できるようにステップ７４で
ＰＣＢに保管される。
セッサ・システムと接続されていることが見出される時
、参照されたＩ／Ｏ装置と接続された遠隔プロセッサは
ステップ７０において同定される。遠隔プロセッサは、
装置ロケーション・テーブルを参照することにより同定
される。次に、ステップ７２においては、タスク・スケ
ジューラのプロセス制御ブロック（ＰＣＢ）は、前のス
テップにおいて同定された遠隔プロセッサにおいて実行
することができるのみである。この通知は、当該プロセ
スに対するＰＣＢにロックされた記述子を置くことによ
り行なわれる。タスク・スケジューラがこのプロセスを
実行しようと試みる時は常に、最初にロックされた記述
子を参照して、プロセスが特定のプロセッサにロックさ
れるかどうかを判定し、このプロセッサにおいてのみ該
プロセスを実行することになる。このＩ／Ｏブワセスに
対するプロセス・レジスタは、このプロセスが適当な遠
隔プロセッサにおいて再開できるようにステップ７４で
ＰＣＢに保管される。
コノ時、Ｉ／Ｏプロセスは適当な遠隔プロセッサにおい
てスケジューリングを行なう用意がある。Ｉ／Ｏプロセ
スおよび適当な遠隔プロセッサにおいてその時実行中の
プロセスとの相対的な優先順位は、ステップ７６におい
て決定される。Ｉ／Ｏプロセスがステップ７８において
優先順位がその時実行中のプロセスよりも高いことが見
出される時、その時実行中のそのプロセスを優先使用し
かつ問題のＩ／Ｏプロセスの実行を開始するように、遠
隔プロセッサはステップ８０において信号される。プロ
セッサ間の通信は、共有されるメモリー１４におけるメ
ールボックスの如き従来周知の手段によることができる
。
てスケジューリングを行なう用意がある。Ｉ／Ｏプロセ
スおよび適当な遠隔プロセッサにおいてその時実行中の
プロセスとの相対的な優先順位は、ステップ７６におい
て決定される。Ｉ／Ｏプロセスがステップ７８において
優先順位がその時実行中のプロセスよりも高いことが見
出される時、その時実行中のそのプロセスを優先使用し
かつ問題のＩ／Ｏプロセスの実行を開始するように、遠
隔プロセッサはステップ８０において信号される。プロ
セッサ間の通信は、共有されるメモリー１４におけるメ
ールボックスの如き従来周知の手段によることができる
。
その時、ローカル・プロセッサは、実行のための別のプ
ロセスを求めてステップ８２で探索する。
ロセスを求めてステップ８２で探索する。
これは、タスク・スケジューラ自体へ出ることにより行
なわれる。
なわれる。
次に、本発明のアルゴリズムの作用の一例について、第
１図乃至第３図に関して記述することにする。アドレス
２３．２４．２５および２６におけるＩ／Ｏ装置に対す
るアクティビティをスケジュールするＤ２ＸＤＩＭと呼
ばれる単一のプロセスがあり、またプロセッサ１２がＤ
２ＸＤＩＭを実行中であると仮定しよう。アドレス２６
におけるＩ／Ｏ装置との通信を要求するＰＩＯ命令が実
行される。装置のロケーション・テーブルに示されるよ
うにＩ／Ｏ装置２６がＩ／Ｏバス２２上のプロセッサ１
２と接続されているため、プロセッサ１２はＩ／Ｏバス
２２上の指定されたＰＩＯ動作を行なう。
１図乃至第３図に関して記述することにする。アドレス
２３．２４．２５および２６におけるＩ／Ｏ装置に対す
るアクティビティをスケジュールするＤ２ＸＤＩＭと呼
ばれる単一のプロセスがあり、またプロセッサ１２がＤ
２ＸＤＩＭを実行中であると仮定しよう。アドレス２６
におけるＩ／Ｏ装置との通信を要求するＰＩＯ命令が実
行される。装置のロケーション・テーブルに示されるよ
うにＩ／Ｏ装置２６がＩ／Ｏバス２２上のプロセッサ１
２と接続されているため、プロセッサ１２はＩ／Ｏバス
２２上の指定されたＰＩＯ動作を行なう。
後で、プロセッサ１２は、依然としてＤ２ＸＤＩＭプロ
セスの一部である別のＰＩＯ命令を実行する。この時、
ＰＩＯ動作はアドレス２３におけるＩ／Ｏ０装置に対す
るものとする。プロセッサ１２は、装置ロケーション・
テーブルから、参照されたＩ／Ｏ装置がＩ／Ｏバス２０
上のプロセッサｌＯと接続されていることを判定する。
セスの一部である別のＰＩＯ命令を実行する。この時、
ＰＩＯ動作はアドレス２３におけるＩ／Ｏ０装置に対す
るものとする。プロセッサ１２は、装置ロケーション・
テーブルから、参照されたＩ／Ｏ装置がＩ／Ｏバス２０
上のプロセッサｌＯと接続されていることを判定する。
次いで、プロセッサ１２は、ロックされた記述子がこの
時Ｄ２ＸＤＩＭがプロセッサ／Ｏによってしか実行でき
ないことを示すように、Ｄ２ＸＤＩＭに対するプロセス
制御ブロックにおけるロックされた記述子ワードを修正
する。プロセッサ１２は、プロセッサｌＯがその時より
高い優先順位のタスクを実行中であることを判定し、従
ってプロセッサ１２はメツセージをプロセッサｌＯに対
して送出しない。プロセッサ１２は、Ｄ２ＸＤＩＭに対
するプロセス制御ブロックにおいてＤ２ＸＤＩＭのため
のレジスタを保管した後実行する新たな関連のないタス
クを見出す。
時Ｄ２ＸＤＩＭがプロセッサ／Ｏによってしか実行でき
ないことを示すように、Ｄ２ＸＤＩＭに対するプロセス
制御ブロックにおけるロックされた記述子ワードを修正
する。プロセッサ１２は、プロセッサｌＯがその時より
高い優先順位のタスクを実行中であることを判定し、従
ってプロセッサ１２はメツセージをプロセッサｌＯに対
して送出しない。プロセッサ１２は、Ｄ２ＸＤＩＭに対
するプロセス制御ブロックにおいてＤ２ＸＤＩＭのため
のレジスタを保管した後実行する新たな関連のないタス
クを見出す。
その後、プロセッサ／Ｏにおいて実行中であったタスク
が、要求された資源が使用できない故に、プロセッサｌ
Ｏを解放する。プロセッサｌＯは、Ｄ２ＸＤＩＭが実行
できる最も高い優先順位のタスクであることを見出す。
が、要求された資源が使用できない故に、プロセッサｌ
Ｏを解放する。プロセッサｌＯは、Ｄ２ＸＤＩＭが実行
できる最も高い優先順位のタスクであることを見出す。
Ｄ２ＸＤＩＭの状態は、Ｄ２ＸＤＩＭに対するプロセス
制御ブロックからプロセッサｌＯにロードされる。
制御ブロックからプロセッサｌＯにロードされる。
プロセッサ／Ｏが実行する最初の命令は、Ｉ／Ｏ装置２
３を参照するＰＩＯ命令（プロセッサ１２が実行しよう
とした同じＰＩＯ命令）である。
３を参照するＰＩＯ命令（プロセッサ１２が実行しよう
とした同じＰＩＯ命令）である。
プロセッサｌＯは、装置のロケーション・テーブルにお
いて、装置２３がＩ／Ｏバス２０により自らに接続され
ることを見出し、従ってプロセッサｌＯはＩ／Ｏバス２
０におけるＰＩＯ操作を実行する。
いて、装置２３がＩ／Ｏバス２０により自らに接続され
ることを見出し、従ってプロセッサｌＯはＩ／Ｏバス２
０におけるＰＩＯ操作を実行する。
Ｄ２ＸＤＩＭプロセスは、ある期間プロセス／Ｏにおい
て実行され続ける。このプロセスは、プロセッサ／Ｏと
接続さｈたＩ／Ｏ装置２３に対するＰＩＯ命令を実行す
るのみである。Ｄ２ＸＤＩＭプロセスがアドレス２４に
おけるＩ／Ｏ装置に対するＰＩＯ命令を試みる時、プロ
セッサｌＯはＤ２ＸＤＩＭに対するＰＣＢにおけるロッ
クされた記述子ワードを修正することによりＤ２ＸＤＩ
Ｍをプロセッサ１２ヘロツクし、またＤ２ＸＤＩＭに対
するＰＣＢ＆：Ｄ２ＸＤＩＭ１．：対するレジスタを保
管する。プロセッサｌＯは、プロセッサ１２が優先順位
においてＤ２ＸＤＩＭよりも低いプロセスを実行中であ
ることを判定し、従ってプロセッサｌＯはその時実行中
のプロセスが優先使用されねばならないことを示すメツ
セージをプロセッサ１２に対して送出する。プロセッサ
／Ｏは実行する新たなタスクを見出し、またプロセッサ
１２はその時実行中のプロセスを優先使用することがで
きると直ちにＤ２ＸＤＩＭを実行す条。プロセッサ１２
は、Ｄ２ＸＤＩＭを実行する時、Ｉ／Ｏ装置２４に対す
るＰＩＯ命令を実行することになる。
て実行され続ける。このプロセスは、プロセッサ／Ｏと
接続さｈたＩ／Ｏ装置２３に対するＰＩＯ命令を実行す
るのみである。Ｄ２ＸＤＩＭプロセスがアドレス２４に
おけるＩ／Ｏ装置に対するＰＩＯ命令を試みる時、プロ
セッサｌＯはＤ２ＸＤＩＭに対するＰＣＢにおけるロッ
クされた記述子ワードを修正することによりＤ２ＸＤＩ
Ｍをプロセッサ１２ヘロツクし、またＤ２ＸＤＩＭに対
するＰＣＢ＆：Ｄ２ＸＤＩＭ１．：対するレジスタを保
管する。プロセッサｌＯは、プロセッサ１２が優先順位
においてＤ２ＸＤＩＭよりも低いプロセスを実行中であ
ることを判定し、従ってプロセッサｌＯはその時実行中
のプロセスが優先使用されねばならないことを示すメツ
セージをプロセッサ１２に対して送出する。プロセッサ
／Ｏは実行する新たなタスクを見出し、またプロセッサ
１２はその時実行中のプロセスを優先使用することがで
きると直ちにＤ２ＸＤＩＭを実行す条。プロセッサ１２
は、Ｄ２ＸＤＩＭを実行する時、Ｉ／Ｏ装置２４に対す
るＰＩＯ命令を実行することになる。
Ｄ２ＸＤＩＭプログラムは、多数のＩ／Ｏバスを取扱う
ため何も特別なことはしない。このプログラムは、これ
が実行中であるプロセッサについて、あるいは指令を送
りつつあるＩ／Ｏバスについて何の意図もない。同じプ
ログラムは、単一プロセッサの修正のないＩ／Ｏバス環
境において実行する。
ため何も特別なことはしない。このプログラムは、これ
が実行中であるプロセッサについて、あるいは指令を送
りつつあるＩ／Ｏバスについて何の意図もない。同じプ
ログラムは、単一プロセッサの修正のないＩ／Ｏバス環
境において実行する。
現在本発明の望ましい実施態様と見做されるものについ
て本文に示し記したが、当業者には頭書の特許請求の範
囲により定義される如き本発明の範囲から逸脱すること
なく可能であることは明らかであろう。
て本文に示し記したが、当業者には頭書の特許請求の範
囲により定義される如き本発明の範囲から逸脱すること
なく可能であることは明らかであろう。
第１図は本発明を盛り込むのに適する多重プロセッサ・
システムのブロック図、第２図は１つの多重プロセッサ
・システムに対する装置のロケーション・テーブル、お
よび第３図は本発明の方法を示すフローチャートである
。 ＩＯ−プロセッサ、１２−・プロセッサ、１４−メモリ
ー、１６−多重導体メモリー・バス、２０．２２−Ｉ／
Ｏバス。
システムのブロック図、第２図は１つの多重プロセッサ
・システムに対する装置のロケーション・テーブル、お
よび第３図は本発明の方法を示すフローチャートである
。 ＩＯ−プロセッサ、１２−・プロセッサ、１４−メモリ
ー、１６−多重導体メモリー・バス、２０．２２−Ｉ／
Ｏバス。
Claims (1)
- 【特許請求の範囲】 １、各々が１つ以上のＩ／Ｏ装置を接続した関連のＩ／
Ｏバスを有する少なくとも２つのプロセッサを含む多重
プロセッサ・システムにおいて、プログラムされた入出
力命令を含む入出力プロセスを実行する方法であって、 １つのアドレスと１つのＩ／Ｏバスのロケーションが各
Ｉ／Ｏ装置に対して記憶される装置のロケーション・テ
ーブルを確立し、 プログラム入出力命令を開始する時、参照 されたＩ／Ｏ装置のアドレスを決定し、 前記装置ロケーション・テーブルから参照 されたＩ／Ｏ装置の対応するＩ／Ｏバスのロケーション
を読出し、 前記参照されたＩ／Ｏ装置が接続される Ｉ／Ｏバスと関連したプロセッサにおいて入出力プロセ
スを実行する、 ステップからなる方法。 ２、前記入出力プロセスを実行する前記ステップが、 前記参照された装置がローカルＩ／Ｏバスと接続される
かどうかを判定し、 前記の参照された装置が前記ローカルＩ／Ｏバスと接続
される時、ローカル・プロセッサにおいて前記入出力プ
ロセスを実行するステップを含む請求項１記載の方法。 ３、前記多重プロセッサ・システムが、優先順位に従っ
て前記プロセッサにおいてプロセスを実行するためのプ
ロセス・スケジューリング手段を含み、該プロセス・ス
ケジューリング手段が、スケジュールされた各プロセス
と関連したプロセス制御ブロックを含み、前記入出力プ
ロセスを実行する前記ステップが、 前記の参照される装置が予め選定された遠隔Ｉ／Ｏバス
と接続される時、予め選定された該遠隔Ｉ／Ｏバスと関
連する遠隔プロセッサにおいてのみ前記入出力プロセス
が実行され得ることを示すロックされた記述子を前記プ
ロセス制御ブロックに置き、 前記入出力プロセスのレジスタをそのプロ セス制御ブロックに保管し、 前記の予め選定された遠隔Ｉ／Ｏバスと その優先順位に従って関連した遠隔プロセッサにおいて
前記入出力プロセスをスケジューリングするステップを
含む請求項２記載の方法。 ４、前記入出力プロセスをスケジューリングする前記ス
テップが、 前記入出力プロセスが、前記の予め選定された遠隔Ｉ／
Ｏバスと関連する前記遠隔プロセッサにおいてその時実
行中のプロセスよりも優先順位が高いかどうかを判定し
、 前記入出力プロセスが、前記の予め選定 された遠隔Ｉ／Ｏバスと関連する前記遠隔プロセッサに
おいてその時実行中のプロセスよりも優先順位が高い時
、前記遠隔プロセッサがその時実行中のそのプロセスを
優先使用して入出力プロセスを実行するように信号する
ステップを含む請求項３記載の方法。 ５、各々が１つ以上のＩ／Ｏ装置を接続した関連のＩ／
Ｏバスを有する少なくとも２つのプロセッサを含む多重
プロセッサ・システムにおいてプログラムされた入出力
（ＰＩＯ）命令を含む入出力プロセスを実行する装置で
あって、 １つのアドレスおよび、各Ｉ／Ｏ装置に 対する１つのＩ／Ｏバス・ロケーションを装置のロケー
ション・テーブルに記憶する手段と、前記ＰＩＯ命令を
実行するため参照された Ｉ／Ｏ装置のアドレスを決定する手段と、 前記装置のロケーション・テーブルから 参照されたＩ／Ｏ装置の対応するＩ／Ｏバスのロケーシ
ョンを読出す手段と、 前記の参照された装置が置かれた前記Ｉ／Ｏバスと関連
するプロセッサにおいて前記Ｉ／Ｏプロセスを実行する
手段と、 を設けてなる装置。 ６、各々が１つ以上のＩ／Ｏ装置を接続した関連のＩ／
Ｏバスを有する少なくとも２つのプロセッサを含み、更
に優先順位に従って該プロセッサにおいてプロセスを実
行するプロセス・スケジューリング手段を含む多重プロ
セッサ・システムにおいて、プログラムされた入出力命
令を含む入出力プロセスを実行する方法であって、前記
プロセス・スケジューリング手段がスケジュールされた
各プロセスと関連するプロセス制御ブロックを含む方法
において、 １つのＩ／Ｏ装置アドレスと各Ｉ／Ｏ装置に対する１つ
のＩ／Ｏバスのロケーションとを装置のロケーション・
テーブルに記憶し、 前記プログラム入出力命令の実行に先立ち、参照された
Ｉ／Ｏ装置のアドレスを決定し、前記要素のロケーショ
ン・テーブルから 参照されたＩ／Ｏ装置の対応するＩ／Ｏバスのロケーシ
ョンを読出し、 前記参照されたＩ／Ｏ装置が接続される Ｉ／Ｏバスと関連したプロセッサにおいて入出力プロセ
スを実行する、 ステップからなる方法。 ７、前記入出力プロセスを実行するステップが、前記の
参照されたＩ／Ｏ装置がローカルＩ／Ｏバスと接続され
る時、該ローカル・プロセッサにおいて前記入出力プロ
セスを実行し、 前記の参照されたＩ／Ｏ装置が予め選定 された遠隔Ｉ／Ｏバスと接続される時、前記入出力プロ
セスが前記の予め選定された遠隔Ｉ／Ｏバスと関連する
遠隔プロセッサにおいてのみ実行できることを示すロッ
クされた記述子を前記入出力プロセスに対するプロセス
制御ブロックに置き、前記入出力プロセスのレジスタを
そのプロセス制御ブロックに保管し、前記の予め選定さ
れた遠隔Ｉ／Ｏバスとその優先順位に従って関連する前
記遠隔プロセッサにおいて前記入出力プロセスをスケジ
ューリングするステップを含む請求項６記載の方法。 ８、前記入出力プロセスを実行する前記ステップが、前
記入出力プロセスが異なるＩ／Ｏ装置を参照する時、前
記プロセス制御ブロックにロックされた記述子を変更し
、前記入出力プロセスのレジスタをそのプロセス制御ブ
ロックに保管し、前記入出力プロセスを前記の異なるＩ
／Ｏ装置と関連する遠隔プロセッサにおいて再びスケジ
ューリングするステップを含む請求項７記載の方法。 ９、１つの唯一のＩ／Ｏ装置アドレスと各Ｉ／Ｏ装置に
対する１つのＩ／Ｏバスのロケーションとを記憶する前
記ステップが、各Ｉ／Ｏバスに接続された前記Ｉ／Ｏ装
置のアドレスを決定するため該各Ｉ／Ｏバスをポーリン
グするステップを含む請求項６記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US37707 | 1987-04-13 | ||
| US07/037,707 US4855899A (en) | 1987-04-13 | 1987-04-13 | Multiple I/O bus virtual broadcast of programmed I/O instructions |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63310051A true JPS63310051A (ja) | 1988-12-19 |
Family
ID=21895853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63091229A Pending JPS63310051A (ja) | 1987-04-13 | 1988-04-13 | プログラム入出力命令を含む入出力プロセスの実行方法および装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4855899A (ja) |
| EP (1) | EP0287295A3 (ja) |
| JP (1) | JPS63310051A (ja) |
| AU (1) | AU603876B2 (ja) |
| CA (1) | CA1304513C (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2892675B2 (ja) * | 1989-04-07 | 1999-05-17 | 株式会社日立製作所 | コンソール装置の監視方法及び情報処理システムのコンソール制御方法 |
| US5365228A (en) * | 1991-03-29 | 1994-11-15 | International Business Machines Corporation | SYNC-NET- a barrier synchronization apparatus for multi-stage networks |
| US5404461A (en) * | 1991-03-29 | 1995-04-04 | International Business Machines Corp. | Broadcast/switching apparatus for executing broadcast/multi-cast transfers over unbuffered asynchronous switching networks |
| US5250943A (en) * | 1991-03-29 | 1993-10-05 | International Business Machines Corporation | GVT-NET--A Global Virtual Time Calculation Apparatus for Multi-Stage Networks |
| US5276684A (en) * | 1991-07-22 | 1994-01-04 | International Business Machines Corporation | High performance I/O processor |
| US5542055A (en) * | 1993-05-28 | 1996-07-30 | International Business Machines Corp. | System for counting the number of peripheral buses in each hierarch connected to primary bus for creating map of peripheral buses to locate peripheral devices |
| US5590338A (en) * | 1993-07-23 | 1996-12-31 | Dell Usa, L.P. | Combined multiprocessor interrupt controller and interprocessor communication mechanism |
| US5717950A (en) * | 1994-01-11 | 1998-02-10 | Hitachi, Ltd. | Input/output device information management system for multi-computer system |
| US6163793A (en) * | 1994-08-05 | 2000-12-19 | Intel Corporation | Method and apparatus for using a driver program executing on a host processor to control the execution of code on an auxiliary processor |
| US6539415B1 (en) * | 1997-09-24 | 2003-03-25 | Sony Corporation | Method and apparatus for the allocation of audio/video tasks in a network system |
| US6434592B1 (en) * | 1998-01-05 | 2002-08-13 | Intel Corporation | Method for accessing a network using programmed I/O in a paged, multi-tasking computer |
| US8171474B2 (en) | 2004-10-01 | 2012-05-01 | Serguei Mankovski | System and method for managing, scheduling, controlling and monitoring execution of jobs by a job scheduler utilizing a publish/subscription interface |
| US8266477B2 (en) | 2009-01-09 | 2012-09-11 | Ca, Inc. | System and method for modifying execution of scripts for a job scheduler using deontic logic |
| US9081621B2 (en) * | 2009-11-25 | 2015-07-14 | Microsoft Technology Licensing, Llc | Efficient input/output-aware multi-processor virtual machine scheduling |
| KR20170094911A (ko) * | 2016-02-12 | 2017-08-22 | 삼성전자주식회사 | 반도체 장치의 동작 방법 및 반도체 시스템 |
| US10684968B2 (en) * | 2017-06-15 | 2020-06-16 | International Business Machines Corporation | Conditional memory spreading for heterogeneous memory sizes |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3938098A (en) * | 1973-12-26 | 1976-02-10 | Xerox Corporation | Input/output connection arrangement for microprogrammable computer |
| JPS5178643A (en) * | 1974-12-29 | 1976-07-08 | Fujitsu Ltd | Sabuchaneru memori akusesuseigyohoshiki |
| US4228496A (en) * | 1976-09-07 | 1980-10-14 | Tandem Computers Incorporated | Multiprocessor system |
| US4320456A (en) * | 1980-01-18 | 1982-03-16 | International Business Machines Corporation | Control apparatus for virtual address translation unit |
| US4665482A (en) * | 1983-06-13 | 1987-05-12 | Honeywell Information Systems Inc. | Data multiplex control facility |
| AU591057B2 (en) * | 1984-06-01 | 1989-11-30 | Digital Equipment Corporation | Local area network for digital data processing system |
| US4707693A (en) * | 1984-06-13 | 1987-11-17 | Hewlett-Packard Company | Through-traffic priority protocol in a communications system |
| JPS61175746A (ja) * | 1985-01-30 | 1986-08-07 | Mitsubishi Electric Corp | 計算機システム |
| JPS6258341A (ja) * | 1985-09-03 | 1987-03-14 | Fujitsu Ltd | 入出力割込処理方式 |
| US5109484A (en) * | 1986-04-09 | 1992-04-28 | International Business Machines Corporation | Self configuring terminal which polls loop network and generates list of connected devices for use in selectively downloading control programs |
| US4783730A (en) * | 1986-09-19 | 1988-11-08 | Datapoint Corporation | Input/output control technique utilizing multilevel memory structure for processor and I/O communication |
| US4821170A (en) * | 1987-04-17 | 1989-04-11 | Tandem Computers Incorporated | Input/output system for multiprocessors |
-
1987
- 1987-04-13 US US07/037,707 patent/US4855899A/en not_active Expired - Lifetime
-
1988
- 1988-03-18 AU AU13266/88A patent/AU603876B2/en not_active Ceased
- 1988-04-11 EP EP88303195A patent/EP0287295A3/en not_active Withdrawn
- 1988-04-12 CA CA000563908A patent/CA1304513C/en not_active Expired - Fee Related
- 1988-04-13 JP JP63091229A patent/JPS63310051A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US4855899A (en) | 1989-08-08 |
| AU603876B2 (en) | 1990-11-29 |
| CA1304513C (en) | 1992-06-30 |
| EP0287295A3 (en) | 1990-08-08 |
| EP0287295A2 (en) | 1988-10-19 |
| AU1326688A (en) | 1988-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0644487B1 (en) | Scalable system interrupt structure for a multiprocessing system | |
| EP3039540B1 (en) | Virtual machine monitor configured to support latency sensitive virtual machines | |
| US5706514A (en) | Distributed execution of mode mismatched commands in multiprocessor computer systems | |
| JP3335172B2 (ja) | データ処理システム及びそれに使用するための入出力プロセッサ | |
| US5613114A (en) | System and method for custom context switching | |
| EP0783734B1 (en) | System and method for providing cooperative interrupts in a preemptive task scheduling environment | |
| JPS63310051A (ja) | プログラム入出力命令を含む入出力プロセスの実行方法および装置 | |
| JPH04318654A (ja) | マイクロプロセッサへの割り込みのリダイレクションシステム | |
| EP0644489A2 (en) | Method and apparatus for signalling interrupt information in a data processing system | |
| US5371857A (en) | Input/output interruption control system for a virtual machine | |
| EP0290942A2 (en) | Guest machine execution control system for virtual machine system | |
| JPH05173804A (ja) | 割込み処理プログラム選択装置及び処理方法 | |
| US6675238B1 (en) | Each of a plurality of descriptors having a completion indicator and being stored in a cache memory of an input/output processor | |
| EP0049521A2 (en) | Information processing system | |
| JP2001236237A (ja) | マルチｏｓ構成方法 | |
| JPH0552535B2 (ja) | ||
| CN110955507B (zh) | 基于vxWorks系统的多任务访问同一IIC总线的方法 | |
| JP2002312302A (ja) | 周辺装置 | |
| JP2003005987A (ja) | エミュレーション装置 | |
| JPS6227413B2 (ja) | ||
| JPH0290331A (ja) | 仮想計算機システムのためのプロセツサ間通信命令処理装置 | |
| JPS62221041A (ja) | 仮想計算機システムにおけるデイスパツチ制御装置 | |
| KR920009447B1 (ko) | 다중처리 시스템에서의 입출력 전담 처리장치. | |
| JPH056333A (ja) | マルチプロセサシステム | |
| JP2594557B2 (ja) | マルチタスク処理装置 |