JPH04246740A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH04246740A JPH04246740A JP3011827A JP1182791A JPH04246740A JP H04246740 A JPH04246740 A JP H04246740A JP 3011827 A JP3011827 A JP 3011827A JP 1182791 A JP1182791 A JP 1182791A JP H04246740 A JPH04246740 A JP H04246740A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- wdt
- processing
- interruption
- request
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 5
- 230000005856 abnormality Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
- G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0793—Remedial or corrective actions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
- G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Microcomputers (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明はマイクロコンピュータに
関し、特に中央処理装置ＣＰＵとオーバ・フローにより
ノンマスカブル割り込みを発生するウォッチドッグ・タ
イマを備えたマイクロコンピュータに関する。
関し、特に中央処理装置ＣＰＵとオーバ・フローにより
ノンマスカブル割り込みを発生するウォッチドッグ・タ
イマを備えたマイクロコンピュータに関する。
【０００２】
【従来の技術】中央処理装置（以下ＣＰＵと記す）と割
込み制御回路（以下ＩＮＴＣと記す）、Ａ／Ｄコンバー
タ、シリアル転送回路等の周辺回路を単一半導体基盤上
に集積したマイクロコンピュータにおいてはシステム全
体の信頼度を高める目的で、オーバ・フローによりノン
マスカブル割り込みを発生するウォッチドッグ・タイマ
（以下ＷＤＴと記す）を備えるものが多い。
込み制御回路（以下ＩＮＴＣと記す）、Ａ／Ｄコンバー
タ、シリアル転送回路等の周辺回路を単一半導体基盤上
に集積したマイクロコンピュータにおいてはシステム全
体の信頼度を高める目的で、オーバ・フローによりノン
マスカブル割り込みを発生するウォッチドッグ・タイマ
（以下ＷＤＴと記す）を備えるものが多い。
【０００３】ＷＤＴを使用する場合は一定時間内にＷＤ
Ｔのカウンタを絶えずクリア（プリセット）するように
プログラムを作成し、正常にプログラムが実行されてい
る限り、ＷＤＴのオーバ・フローが発生しないようにし
ておく。プログラム暴走時の異常が発生して一定時間経
過してもプリセットされないとＷＤＴよりオーバ・フロ
ーが生じる。この時ＷＤＴのオーバ・フローをノンマス
カブル割り込みとして検知し、システムに異常があった
ことを外部に示すとともに、異常時の処理をさせる割り
込みルーチンをあらかじめプログラムしておき適切な処
理、例えばリセット・ルーチンへの分岐等を行なう。
Ｔのカウンタを絶えずクリア（プリセット）するように
プログラムを作成し、正常にプログラムが実行されてい
る限り、ＷＤＴのオーバ・フローが発生しないようにし
ておく。プログラム暴走時の異常が発生して一定時間経
過してもプリセットされないとＷＤＴよりオーバ・フロ
ーが生じる。この時ＷＤＴのオーバ・フローをノンマス
カブル割り込みとして検知し、システムに異常があった
ことを外部に示すとともに、異常時の処理をさせる割り
込みルーチンをあらかじめプログラムしておき適切な処
理、例えばリセット・ルーチンへの分岐等を行なう。
【０００４】ＷＤＴの割り込みは、通常のマスカブル割
り込みの様にＥＩフラグ等ではマスクすることの出来な
い割り込みであるため、他の割り込み処理ルーチン実行
中であってもＷＤＴ割り込みが発生すれば、ＷＤＴの割
り込み処理ルーチンへ分岐する。従って、外部端子から
の割り込み入力を処理するため割り込み処理ルーチンの
ように、内部プログラムの実行状態とは非同期に発生し
処理されるプログラムを組む必要がある場合は、一定時
間内にＷＤＴをプリセットすることが出来なくなる可能
性がある。従って、システムの異常と誤ってＷＤＴ割り
込みが発生してしまうことを防止するため、割り込みの
処理ルーチン先頭でＷＴＤプリセット命令を実行してい
た。
り込みの様にＥＩフラグ等ではマスクすることの出来な
い割り込みであるため、他の割り込み処理ルーチン実行
中であってもＷＤＴ割り込みが発生すれば、ＷＤＴの割
り込み処理ルーチンへ分岐する。従って、外部端子から
の割り込み入力を処理するため割り込み処理ルーチンの
ように、内部プログラムの実行状態とは非同期に発生し
処理されるプログラムを組む必要がある場合は、一定時
間内にＷＤＴをプリセットすることが出来なくなる可能
性がある。従って、システムの異常と誤ってＷＤＴ割り
込みが発生してしまうことを防止するため、割り込みの
処理ルーチン先頭でＷＴＤプリセット命令を実行してい
た。
【０００５】また、システムへの電源供給が停止された
ことを外部端子割り込みで検出して制御データの退避処
理，ポート出力の変更処理を行なう応用システムのよう
に、最短時間で割り込み処理ルーチンを終了させたい場
合には、ＷＤＴ割り込みが発生して無駄時間を費やすこ
とが無いようにするため、割り込みの処理ルーチン先頭
でＷＤＴのプリセット命令を実行している。
ことを外部端子割り込みで検出して制御データの退避処
理，ポート出力の変更処理を行なう応用システムのよう
に、最短時間で割り込み処理ルーチンを終了させたい場
合には、ＷＤＴ割り込みが発生して無駄時間を費やすこ
とが無いようにするため、割り込みの処理ルーチン先頭
でＷＤＴのプリセット命令を実行している。
【０００６】なお、割り込み処理ルーチンの先頭でＷＤ
Ｔプリセット命令を実行可能とするため、割り込み処理
ルーチンへ分岐した直後ではＩＮＴＣから伝えられる割
り込み要求をＣＰＵが受け付けることは無い。つまり割
り込み処理ルーチンの先頭アドレスの命令は必ず実行さ
れるように構成されている。
Ｔプリセット命令を実行可能とするため、割り込み処理
ルーチンへ分岐した直後ではＩＮＴＣから伝えられる割
り込み要求をＣＰＵが受け付けることは無い。つまり割
り込み処理ルーチンの先頭アドレスの命令は必ず実行さ
れるように構成されている。
【０００７】一方、割り込みの処理要求の受付制御と優
先順位制御とを行ってＣＰＵへ割り込み要求の発生を伝
えるＩＮＴＣは、複数の割り込みの処理要求が競合して
発生した場合、後から発生した方の処理要求を保留して
処理するように構成されている。このため、外部端子割
り込みが発生して割り込み要求がＩＮＴＣからＣＰＵに
伝えられたことにより、ＣＰＵが外部端子割り込み処理
ルーチンへの分岐処理実行中にＷＤＴ割り込みの処理要
求が発生してＩＮＴＣに伝えられた場合は、ＣＰＵはま
ず先に外部端子割り込みの処理ルーチンへ分岐して先頭
命令を実行した後に、ＷＤＴ割り込み処理ルーチンへ分
岐する。
先順位制御とを行ってＣＰＵへ割り込み要求の発生を伝
えるＩＮＴＣは、複数の割り込みの処理要求が競合して
発生した場合、後から発生した方の処理要求を保留して
処理するように構成されている。このため、外部端子割
り込みが発生して割り込み要求がＩＮＴＣからＣＰＵに
伝えられたことにより、ＣＰＵが外部端子割り込み処理
ルーチンへの分岐処理実行中にＷＤＴ割り込みの処理要
求が発生してＩＮＴＣに伝えられた場合は、ＣＰＵはま
ず先に外部端子割り込みの処理ルーチンへ分岐して先頭
命令を実行した後に、ＷＤＴ割り込み処理ルーチンへ分
岐する。
【０００８】つまり、割り込み処理ルーチンの先頭でＷ
ＤＴのプリセット命令を実行しても、ＷＤＴによりオー
バ・フローが発生し、ＩＮＴＣに伝えられたＷＤＴ割り
込みの処理要求によって外部端子割り込みの処理中であ
ってもＷＤＴ割り込み処理ルーチンへと分岐する場合が
あった。
ＤＴのプリセット命令を実行しても、ＷＤＴによりオー
バ・フローが発生し、ＩＮＴＣに伝えられたＷＤＴ割り
込みの処理要求によって外部端子割り込みの処理中であ
ってもＷＤＴ割り込み処理ルーチンへと分岐する場合が
あった。
【０００９】
【発明が解決しようとする課題】上述した従来のマイク
ロコンピュータでは、ＷＤＴ割り込みが他の割り込みと
競合して発生した場合、先に分岐した割り込み処理ルー
チンの先頭でＷＤＴのプリセット命令を実行しても、オ
ーバ・フローが発生し、ＩＮＴＣに伝えられたＷＤＴ割
り込み要求によりＷＤＴ割り込み処理ルーチンへと分岐
する場合があった。
ロコンピュータでは、ＷＤＴ割り込みが他の割り込みと
競合して発生した場合、先に分岐した割り込み処理ルー
チンの先頭でＷＤＴのプリセット命令を実行しても、オ
ーバ・フローが発生し、ＩＮＴＣに伝えられたＷＤＴ割
り込み要求によりＷＤＴ割り込み処理ルーチンへと分岐
する場合があった。
【００１０】このため、システムへの電源供給が停止さ
れたことを外部端子割り込みで検出して制御データの退
避処理，ポート出力の変更処理を行なう応用システムの
ように最短時間で割り込み処理ルーチンを終了させたい
場合でも、ＷＤＴを利用しているとＷＤＴ割り込み処理
ルーチンがリセット・ルーチンへの分岐処理を行う場合
には、電源断の処理が実行されなくなる。
れたことを外部端子割り込みで検出して制御データの退
避処理，ポート出力の変更処理を行なう応用システムの
ように最短時間で割り込み処理ルーチンを終了させたい
場合でも、ＷＤＴを利用しているとＷＤＴ割り込み処理
ルーチンがリセット・ルーチンへの分岐処理を行う場合
には、電源断の処理が実行されなくなる。
【００１１】一方、ＷＤＴ割り込み処理ルーチンがリセ
ットルーチンへの分岐処理を行わず、ＷＤＴ割り込み処
理が終了後先に分岐した割り込み処理ルーチンに復帰し
た場合であっても、ＷＤＴ割り込みの処理時間を無駄時
間として予め計算してシステムを設計する必要があるの
で、応用システムへのメイン電源断後もマイクロコンピ
ュータへの電源供給を所定時間継続するための付加回路
において、保持電力容量をより大きくする必要が生じる
ことになり、コスト・アップの要因となるといった問題
があった。
ットルーチンへの分岐処理を行わず、ＷＤＴ割り込み処
理が終了後先に分岐した割り込み処理ルーチンに復帰し
た場合であっても、ＷＤＴ割り込みの処理時間を無駄時
間として予め計算してシステムを設計する必要があるの
で、応用システムへのメイン電源断後もマイクロコンピ
ュータへの電源供給を所定時間継続するための付加回路
において、保持電力容量をより大きくする必要が生じる
ことになり、コスト・アップの要因となるといった問題
があった。
【００１２】本発明の目的は、先に分岐した割り込み処
理ルーチンの実行中にＷＤＴ割り込み要求によってＷＤ
Ｔ割り込み処理ルーチンに分岐することがないマイクロ
コンピュータを提供することにある。
理ルーチンの実行中にＷＤＴ割り込み要求によってＷＤ
Ｔ割り込み処理ルーチンに分岐することがないマイクロ
コンピュータを提供することにある。
【００１３】
【課題を解決するための手段】本発明のマイクロコンピ
ュータは、中央処理装置と、タイマのオーバ・フロー発
生時に処理要求を発生するウォッチドッグタイマと、前
記処理要求をノンマスカブル割り込みとして処理する割
り込み制御回路と、前記中央処理装置の命令実行により
前記ウォッチドッグタイマにプリセット信号を発生しプ
リセットを実行する手段と、前記プリセット信号により
前記割り込み制御回路の処理要求保留期間中に発生した
前記処理要求をキャッセルする手段とを有することを特
徴とする。
ュータは、中央処理装置と、タイマのオーバ・フロー発
生時に処理要求を発生するウォッチドッグタイマと、前
記処理要求をノンマスカブル割り込みとして処理する割
り込み制御回路と、前記中央処理装置の命令実行により
前記ウォッチドッグタイマにプリセット信号を発生しプ
リセットを実行する手段と、前記プリセット信号により
前記割り込み制御回路の処理要求保留期間中に発生した
前記処理要求をキャッセルする手段とを有することを特
徴とする。
【００１４】
【実施例】次に、本発明の第１の実施例を図面を参照し
て説明する。
て説明する。
【００１５】本発明のマイクロコンピュータにおいては
、ＣＰＵがＷＤＴプリセット命令を実行するとＣＰＵが
受け付けていない（保留された）ＷＤＴ割り込みはＩＮ
ＴＣを自動的にキャンセルするように作用する。
、ＣＰＵがＷＤＴプリセット命令を実行するとＣＰＵが
受け付けていない（保留された）ＷＤＴ割り込みはＩＮ
ＴＣを自動的にキャンセルするように作用する。
【００１６】図１は本発明のマイクロコンピュータ１の
要部構成を示すブロック図で、マイクロコンピュータ１
はＣＰＵ１０と、ＷＤＴ１１と、ＩＮＴＣ１２とを有し
ており、これらは、各種データ授受のためバス５で相互
に接続されている。
要部構成を示すブロック図で、マイクロコンピュータ１
はＣＰＵ１０と、ＷＤＴ１１と、ＩＮＴＣ１２とを有し
ており、これらは、各種データ授受のためバス５で相互
に接続されている。
【００１７】ＣＰＵ１０は内部にプログラムカウンタ，
プログラムステータスワード、算術論理演算ユニット、
命令デコーダ、各種制御レジスタ、マスカブル割り込み
の禁止／許可フラグ等を含み、ＷＤＴ１１の専用プリセ
ット命令を含む命令実行制御と割り込み処理制御を含む
マイクロコンピュータ１内部の各種動作制御を行う。
プログラムステータスワード、算術論理演算ユニット、
命令デコーダ、各種制御レジスタ、マスカブル割り込み
の禁止／許可フラグ等を含み、ＷＤＴ１１の専用プリセ
ット命令を含む命令実行制御と割り込み処理制御を含む
マイクロコンピュータ１内部の各種動作制御を行う。
【００１８】メモリ部２は、ＣＰＵ１０のプログラムメ
モリとデータメモリとを含み、各種データを記憶する。
モリとデータメモリとを含み、各種データを記憶する。
【００１９】ＷＤＴ１１はシステム・リセット後にＣＰ
Ｕ１０がＷＤＴプリセット命令を実行してＷＤＴＣＬＲ
信号２４が伝えられるとカウント動作を開始する。以後
はＷＤＴプリセット命令が実行される度にタイマがプリ
セットされる。ＷＤＴ１１のカウント動作はシステム・
リセットの入力以外の方法では停止することができない
。ＷＤＴプリセット命令が実行されないでオーバ・フロ
ーを発生するとＷＤＴ割り込みの処理要求ＩＮＴＷＤＴ
２１をＩＮＴＣ１２に伝える。
Ｕ１０がＷＤＴプリセット命令を実行してＷＤＴＣＬＲ
信号２４が伝えられるとカウント動作を開始する。以後
はＷＤＴプリセット命令が実行される度にタイマがプリ
セットされる。ＷＤＴ１１のカウント動作はシステム・
リセットの入力以外の方法では停止することができない
。ＷＤＴプリセット命令が実行されないでオーバ・フロ
ーを発生するとＷＤＴ割り込みの処理要求ＩＮＴＷＤＴ
２１をＩＮＴＣ１２に伝える。
【００２０】ＩＮＴＣ１２は、マスカブル割り込みの許
可信号ＥＩ２６及び内部制御レジスタの内容に基づいて
ＩＮＴＷＤＴ２１と他の発生している割込みの処理要求
との優先順位制御及び割り込み受付の制御を行う。この
結果、割り込みの受付条件が成立する場合にはＣＰＵ１
０に対してＩＮＴＲＱ信号２２を伝える。
可信号ＥＩ２６及び内部制御レジスタの内容に基づいて
ＩＮＴＷＤＴ２１と他の発生している割込みの処理要求
との優先順位制御及び割り込み受付の制御を行う。この
結果、割り込みの受付条件が成立する場合にはＣＰＵ１
０に対してＩＮＴＲＱ信号２２を伝える。
【００２１】ＣＰＵ１０はＩＮＴＲＱ信号２２が伝えら
れると実行中のプログラム処理を中断して、割り込み処
理を実行する。すなわち、まず中断したプログラム処理
を再開するために、プログラム・カウンタ及びプログラ
ム・ステータス・ワード情報をメモリ２のスタック領域
に退避する。さらに、割り込みアクノリッジ信号ＩＮＴ
ＡＣＫ２３をＩＮＴＣ１２に伝え、ＩＮＴＣ１２よりバ
ス５を介して現在発生している割り込み要求のうち最も
優先順位の高い割り込み要求に対応したベクタ情報をＩ
ＮＴＣから得る。さらに、ＣＰＵ１０はベクタ情報を基
にメモリ２に予め設定してある割り込み処理ルーチン先
頭アドレスに分岐する。
れると実行中のプログラム処理を中断して、割り込み処
理を実行する。すなわち、まず中断したプログラム処理
を再開するために、プログラム・カウンタ及びプログラ
ム・ステータス・ワード情報をメモリ２のスタック領域
に退避する。さらに、割り込みアクノリッジ信号ＩＮＴ
ＡＣＫ２３をＩＮＴＣ１２に伝え、ＩＮＴＣ１２よりバ
ス５を介して現在発生している割り込み要求のうち最も
優先順位の高い割り込み要求に対応したベクタ情報をＩ
ＮＴＣから得る。さらに、ＣＰＵ１０はベクタ情報を基
にメモリ２に予め設定してある割り込み処理ルーチン先
頭アドレスに分岐する。
【００２２】割り込み処理のため中断したプログラムの
再開は、割込み処理ルーチンの終了時にリターン命令Ｉ
ＲＥＴを実行して、メモリ２のスタック領域に退避した
プログラム・カウンタ及びプログラム・ステータス・ワ
ード情報を復帰させることにより行なう。
再開は、割込み処理ルーチンの終了時にリターン命令Ｉ
ＲＥＴを実行して、メモリ２のスタック領域に退避した
プログラム・カウンタ及びプログラム・ステータス・ワ
ード情報を復帰させることにより行なう。
【００２３】一方、ＣＰＵ１０よりＷＤＴプリセット命
令を実行すると、ＷＤＴＣＬＲ信号２４がＩＮＴＣ１２
にも伝えられ、ＩＮＴＣ１２内部のＷＤＴ割り込みをキ
ャンセルする。このため、ＷＤＴプリセット命令実行後
は次にＷＤＴ１１でオーバ・フローが発生するまではＷ
ＤＴ割り込み処理ルーチンに分岐することはない。
令を実行すると、ＷＤＴＣＬＲ信号２４がＩＮＴＣ１２
にも伝えられ、ＩＮＴＣ１２内部のＷＤＴ割り込みをキ
ャンセルする。このため、ＷＤＴプリセット命令実行後
は次にＷＤＴ１１でオーバ・フローが発生するまではＷ
ＤＴ割り込み処理ルーチンに分岐することはない。
【００２４】次に図２のＩＮＴＣ１２の要部構成を示す
ブロック図を用いてＩＮＴＣ１２の内部動作を説明する
。説明のため、ＩＮＴＣ１２の制御する割り込みの処理
要求は、処理要求２５ａ〜ｃ及びＩＮＴＷＤＴ２１の４
種類とする。
ブロック図を用いてＩＮＴＣ１２の内部動作を説明する
。説明のため、ＩＮＴＣ１２の制御する割り込みの処理
要求は、処理要求２５ａ〜ｃ及びＩＮＴＷＤＴ２１の４
種類とする。
【００２５】ＩＮＴＣ１２はノンマスカブル割り込みで
ある処理要求２５ａ，ＩＮＴＷＤＴ２１、及びマスカブ
ル割り込みである処理要求２５ｂ，ｃの発生を個別に記
憶する割り込み要求フラグ３０ａ，ｄ，ｂ，ｃと、マス
カブル割り込みである割り込み処理要求２５ｂ，ｃを個
別に禁止及び許可制御するマスク・フラグ３１ｂ，ｃと
、各処理要求２５ａ〜ｃ及びＩＮＴＷＤＴ２１の優先順
位制御を行ない、最も優先順位の高い割り込み処理要求
を選択する優先順位制御部３３と、各処理要求２５ａ〜
ｃ及びＩＮＴＷＤＴ２１に対応したベクタ情報を生成す
るベクタ生成部３４とからなっている。
ある処理要求２５ａ，ＩＮＴＷＤＴ２１、及びマスカブ
ル割り込みである処理要求２５ｂ，ｃの発生を個別に記
憶する割り込み要求フラグ３０ａ，ｄ，ｂ，ｃと、マス
カブル割り込みである割り込み処理要求２５ｂ，ｃを個
別に禁止及び許可制御するマスク・フラグ３１ｂ，ｃと
、各処理要求２５ａ〜ｃ及びＩＮＴＷＤＴ２１の優先順
位制御を行ない、最も優先順位の高い割り込み処理要求
を選択する優先順位制御部３３と、各処理要求２５ａ〜
ｃ及びＩＮＴＷＤＴ２１に対応したベクタ情報を生成す
るベクタ生成部３４とからなっている。
【００２６】ここでは、各処理要求の優先順位は固定で
、処理要求２５ａ〉ＩＮＴＷＤＴ２１〉処理要求２５ｂ
〉処理要求２５ｃとなっている。また、マスカブル割り
込みの処理要求と受付許可状態（ＥＩ２６がアクティブ
）とする。
、処理要求２５ａ〉ＩＮＴＷＤＴ２１〉処理要求２５ｂ
〉処理要求２５ｃとなっている。また、マスカブル割り
込みの処理要求と受付許可状態（ＥＩ２６がアクティブ
）とする。
【００２７】まず第１に複数の処理要求が同時発生した
場合の動作について説明する。割り込み処理要求ＩＮＴ
ＷＤＴ２１と処理要求２５ｂとが発生しているときには
、割り込み要求フラグ３０ｄ，ｂをセット“１”し、優
先順位制御部３３に伝える。優先順位制御部３３は優先
順位がＩＮＴＷＤＴ２１〉処理要求２５ｂであるから、
選択信号３５ｄをアクティブ“１”にして割り込み要求
フラグ３０ｄ及びベクタ生成部３４に伝えるとともに図
１に示すＣＰＵ１０に対してＩＮＴＲＱ信号２２を伝え
る。この時選択信号３５ａ〜ｃは全てインアクティブ“
０”となる。
場合の動作について説明する。割り込み処理要求ＩＮＴ
ＷＤＴ２１と処理要求２５ｂとが発生しているときには
、割り込み要求フラグ３０ｄ，ｂをセット“１”し、優
先順位制御部３３に伝える。優先順位制御部３３は優先
順位がＩＮＴＷＤＴ２１〉処理要求２５ｂであるから、
選択信号３５ｄをアクティブ“１”にして割り込み要求
フラグ３０ｄ及びベクタ生成部３４に伝えるとともに図
１に示すＣＰＵ１０に対してＩＮＴＲＱ信号２２を伝え
る。この時選択信号３５ａ〜ｃは全てインアクティブ“
０”となる。
【００２８】ＣＰＵ１０により割り込みが受付られると
、ＩＮＴＡＣＫ信号２３がＩＮＴＣ１２に伝えられる。 ＩＮＴＡＣＫ信号２３により選択信号３５ａ〜ｄをアク
ティブ“１”にして選択していた割り込み要求フラグ３
０ｄをリセット“０”する。
、ＩＮＴＡＣＫ信号２３がＩＮＴＣ１２に伝えられる。 ＩＮＴＡＣＫ信号２３により選択信号３５ａ〜ｄをアク
ティブ“１”にして選択していた割り込み要求フラグ３
０ｄをリセット“０”する。
【００２９】また、ベクタ生成部３４よりバス５を介し
てＣＰＵ１０にＩＮＴＷＤＴ２１に対応したベクタ情報
を伝える。
てＣＰＵ１０にＩＮＴＷＤＴ２１に対応したベクタ情報
を伝える。
【００３０】なお、選択信号２５ａ〜ｄの信号レベルは
優先順位制御部３３の内部ラッチ３３１ａ〜ｄにより通
常はＩＮＴＲＱ信号２２を発生した時からＣＰＵ１０よ
りＩＮＴＡＣＫ信号２４がＩＮＴＣ１２に伝えられるま
での期間保持される。このため処理要求２５ｂの割り込
み受付処理は保留される。
優先順位制御部３３の内部ラッチ３３１ａ〜ｄにより通
常はＩＮＴＲＱ信号２２を発生した時からＣＰＵ１０よ
りＩＮＴＡＣＫ信号２４がＩＮＴＣ１２に伝えられるま
での期間保持される。このため処理要求２５ｂの割り込
み受付処理は保留される。
【００３１】次に複数の処理要求が少しタイミングがず
れて発生した場合の動作について説明する。まず処理要
求２５ｃが発生すると、割り込み要求フラグ３０ｃをセ
ット“１”し、優先順位制御部３３に伝える。優先順位
制御部３３は選択信号３５ｃをアクティブ“１”にして
割り込み要求フラグ３０ｃ及びベクタ生成部３４に伝え
るとともに図１に示すＣＰＵ１０に対してＩＮＴＲＱ信
号２２を伝える。この時選択信号３５ａ，ｂ，ｄは伝て
インアクティブ“０”となる。
れて発生した場合の動作について説明する。まず処理要
求２５ｃが発生すると、割り込み要求フラグ３０ｃをセ
ット“１”し、優先順位制御部３３に伝える。優先順位
制御部３３は選択信号３５ｃをアクティブ“１”にして
割り込み要求フラグ３０ｃ及びベクタ生成部３４に伝え
るとともに図１に示すＣＰＵ１０に対してＩＮＴＲＱ信
号２２を伝える。この時選択信号３５ａ，ｂ，ｄは伝て
インアクティブ“０”となる。
【００３２】この後にＩＮＴＷＤＴ２１が発生すると、
割り込み要求フラグ３０ｄをセット“１”し優先順位制
御部３３に伝える。優先順位はＩＮＴＷＤＴ２１〉処理
要求２５ｃであるが、既にＣＰＵ１０に対しＩＮＴＲＱ
信号２２を伝えた後であるためＣＰＵ１０より割り込み
が受付られてＩＮＴＡＣＫ信号２３がＩＮＴＣ１２に伝
えられるまでは優先順位制御部３３の内部ラッチ３３１
ａ〜ｄにより選択信号３５ｄ，ａ，ｂの信号レベルは変
化しない。従ってＩＮＴＷＤＴ２１に対する割り込みの
受付処理は保留される。
割り込み要求フラグ３０ｄをセット“１”し優先順位制
御部３３に伝える。優先順位はＩＮＴＷＤＴ２１〉処理
要求２５ｃであるが、既にＣＰＵ１０に対しＩＮＴＲＱ
信号２２を伝えた後であるためＣＰＵ１０より割り込み
が受付られてＩＮＴＡＣＫ信号２３がＩＮＴＣ１２に伝
えられるまでは優先順位制御部３３の内部ラッチ３３１
ａ〜ｄにより選択信号３５ｄ，ａ，ｂの信号レベルは変
化しない。従ってＩＮＴＷＤＴ２１に対する割り込みの
受付処理は保留される。
【００３３】上述した何れの場合でも、ＷＤＴプリセッ
ト命令実行時のＷＤＴ割り込みのキャンセル動作は次の
様に行なう。ＷＤＴプリセット命令実行によりＩＮＴＣ
１２にＷＤＴＣＬＲ信号２４が伝えられると、割り込み
要求フラグ３５ｄをリセット“０”する。
ト命令実行時のＷＤＴ割り込みのキャンセル動作は次の
様に行なう。ＷＤＴプリセット命令実行によりＩＮＴＣ
１２にＷＤＴＣＬＲ信号２４が伝えられると、割り込み
要求フラグ３５ｄをリセット“０”する。
【００３４】さらに、先述したＩＮＴＲＱ信号２２発生
後からＩＮＴＡＣＫ信号２４が伝えられるまでの保持期
間であっても、再度ラッチ動作を行うことで優先順位制
御部３３の内部ラッチ３３１ａ〜ｄを更新する。これに
より選択信号３５ｄのレベルはインアクティブ“０”と
なり、ＩＮＴＷＤＴ２１発生がキャンセルされ、ＷＤＴ
割り込み処理がＣＰＵにより実行されることはない。そ
してＩＮＴＷＤＴ２１を除く他の処理要求２５ａ〜ｃに
対する受付制御及び優先順位制御動作が行われる。
後からＩＮＴＡＣＫ信号２４が伝えられるまでの保持期
間であっても、再度ラッチ動作を行うことで優先順位制
御部３３の内部ラッチ３３１ａ〜ｄを更新する。これに
より選択信号３５ｄのレベルはインアクティブ“０”と
なり、ＩＮＴＷＤＴ２１発生がキャンセルされ、ＷＤＴ
割り込み処理がＣＰＵにより実行されることはない。そ
してＩＮＴＷＤＴ２１を除く他の処理要求２５ａ〜ｃに
対する受付制御及び優先順位制御動作が行われる。
【００３５】以上説明したように、本実施例のマイクロ
コンピュータ１においては、ＣＰＵがＷＤＴプリセット
命令を実行するとＷＤＴ割り込みをＩＮＴＣにおいて自
動的にキャンセルするため、ＷＤＴ割り込みが他の割り
込みと競合して発生した場合、先に分岐した割り込み処
理ルーチンの先頭でＷＤＴのプリセット命令を実行する
と、既にオーバ・フローが発生しＩＮＴＣに処理要求が
伝えられている場合でもＷＤＴ割り込み処理ルーチンへ
と分岐することはない。
コンピュータ１においては、ＣＰＵがＷＤＴプリセット
命令を実行するとＷＤＴ割り込みをＩＮＴＣにおいて自
動的にキャンセルするため、ＷＤＴ割り込みが他の割り
込みと競合して発生した場合、先に分岐した割り込み処
理ルーチンの先頭でＷＤＴのプリセット命令を実行する
と、既にオーバ・フローが発生しＩＮＴＣに処理要求が
伝えられている場合でもＷＤＴ割り込み処理ルーチンへ
と分岐することはない。
【００３６】次に本発明の第２の実施例を図３を用いて
説明する。本実施例のマイクロコンピュータ２０１が第
１の実施例と異なるのは、ＣＰＵ１１０の実行するＷＤ
Ｔプリセット命令及びＷＤＴＣＬＲ信号１２４の生成方
法についてのみであるから、他の動作及び構成要素につ
いての説明は省略する。
説明する。本実施例のマイクロコンピュータ２０１が第
１の実施例と異なるのは、ＣＰＵ１１０の実行するＷＤ
Ｔプリセット命令及びＷＤＴＣＬＲ信号１２４の生成方
法についてのみであるから、他の動作及び構成要素につ
いての説明は省略する。
【００３７】本実施例のマイクロコンピュータ２０１で
は、ＷＤＴのプリセット命令は第１の実施例と異なり、
ＣＰＵ１１０内で実行制御されＣＰＵ１１０よりＷＤＴ
ＣＬＲ信号１２４を発生するのではなく、ＣＰＵ１１０
が汎用命令にてＷＤＴ１１１の内部制御レジスタ１０１
に一定のデータを書き込み、ＷＤＴ１１１の内部デコー
ダ回路１０２より発生してＩＮＴＣ１１２に伝えられる
。
は、ＷＤＴのプリセット命令は第１の実施例と異なり、
ＣＰＵ１１０内で実行制御されＣＰＵ１１０よりＷＤＴ
ＣＬＲ信号１２４を発生するのではなく、ＣＰＵ１１０
が汎用命令にてＷＤＴ１１１の内部制御レジスタ１０１
に一定のデータを書き込み、ＷＤＴ１１１の内部デコー
ダ回路１０２より発生してＩＮＴＣ１１２に伝えられる
。
【００３８】従って、ＣＰＵ１１０内にＷＤＴプリセッ
ト専用命令を実行するための回路を必要としないので、
従来のＷＤＴ専用命令を含まない汎用の命令セットを持
つマイクロコンピュータのＣＰＵを用いても、ＷＤＴ１
１１を制御することが可能になる。こうしたＣＰＵブロ
ックをコア化して、ＷＤＴを含む周辺回路を専用設計す
るといったカスタムＬＳＩ（マイクロコンピュータ）の
ような応用に適している。
ト専用命令を実行するための回路を必要としないので、
従来のＷＤＴ専用命令を含まない汎用の命令セットを持
つマイクロコンピュータのＣＰＵを用いても、ＷＤＴ１
１１を制御することが可能になる。こうしたＣＰＵブロ
ックをコア化して、ＷＤＴを含む周辺回路を専用設計す
るといったカスタムＬＳＩ（マイクロコンピュータ）の
ような応用に適している。
【００３９】なお実施例において、ＷＤＴ割り込み要求
ブラグがＩＮＴＣ内に含まれている例を説明したが、本
発明はＷＤＴの内部に処理要求記憶のためのフラグがあ
り、ＩＮＴＣには処理要求信号を伝えるような変形、い
わゆるレベル割り込みとして制御する場合においても同
一の効果を得られるようにすることが容易な事はもちろ
んである。
ブラグがＩＮＴＣ内に含まれている例を説明したが、本
発明はＷＤＴの内部に処理要求記憶のためのフラグがあ
り、ＩＮＴＣには処理要求信号を伝えるような変形、い
わゆるレベル割り込みとして制御する場合においても同
一の効果を得られるようにすることが容易な事はもちろ
んである。
【００４０】
【発明の効果】以上説明したように、本発明のマイクロ
コンピュータでは、ＷＤＴ割り込みが他の割り込みと競
合して発生した場合でも、先に分岐した割り込み処理ル
ーチンの先頭でＷＤＴのプリセット命令を実行すれば、
既にオーバ・フローが発生しＩＮＴＣに伝えられたＷＤ
Ｔ割り込み要求によりＷＤＴ割り込み処理ルーチンへと
分岐することはない。
コンピュータでは、ＷＤＴ割り込みが他の割り込みと競
合して発生した場合でも、先に分岐した割り込み処理ル
ーチンの先頭でＷＤＴのプリセット命令を実行すれば、
既にオーバ・フローが発生しＩＮＴＣに伝えられたＷＤ
Ｔ割り込み要求によりＷＤＴ割り込み処理ルーチンへと
分岐することはない。
【００４１】このため、システムへの電源供給が停止さ
れたことを外部端子割り込みで検出して制御データの退
避処理，ポート出力の変更処理を行なう応用システムに
おいて、ＷＤＴ割り込み発生時にリセット・ルーチンに
分岐するため電源断の処理が実行されなくなるといった
問題は発生しないため、適切な処理を実行できる。
れたことを外部端子割り込みで検出して制御データの退
避処理，ポート出力の変更処理を行なう応用システムに
おいて、ＷＤＴ割り込み発生時にリセット・ルーチンに
分岐するため電源断の処理が実行されなくなるといった
問題は発生しないため、適切な処理を実行できる。
【００４２】また、ＷＤＴ割り込み発生時にリセット・
ルーチンに分岐しない場合においてもＷＤＴ割り込みの
処理時間を無駄時間として予め計算してシステムを設計
する必要がなくなり、最短時間で外部端子割り込みの割
り込み処理ルーチンを終了させることができる。
ルーチンに分岐しない場合においてもＷＤＴ割り込みの
処理時間を無駄時間として予め計算してシステムを設計
する必要がなくなり、最短時間で外部端子割り込みの割
り込み処理ルーチンを終了させることができる。
【図１】本発明の第１の実施例のマイクロコンピュータ
の要部構成を示すブロック図である。
の要部構成を示すブロック図である。
【図２】本発明の第１の実施例におけるＩＮＴＣの要部
構成を示すブロック図である。
構成を示すブロック図である。
【図３】本発明の第２の実施例のマイクロコンピュータ
の要部構成を示すブロック図である。
の要部構成を示すブロック図である。
１，２０１ マイクロコンピュータ、２
メモリ、 ５ バス、 １０，１１０ ＣＰＵ、 １１，１１１ ＷＤＴ、 １２，１１２ ＩＮＴＣ、 ２１ ＩＮＴＷＤＴ信号、 ２２ ＩＮＴＲＱ信号、 ２３ ＩＮＴＡＣＫ信号、 ２４，１２４ ＷＤＴＣＬＲ信号、２５ａ，ｂ，
ｃ 処理要求、 ２６ ＥＩ信号、 ３０ａ，ｂ，ｃ，ｄ 割り込み要求フラグ、３１
ｂ，ｃ マスクフラグ、 ３３ 優先順位制御部、 ３４ ベクタ生成部、
メモリ、 ５ バス、 １０，１１０ ＣＰＵ、 １１，１１１ ＷＤＴ、 １２，１１２ ＩＮＴＣ、 ２１ ＩＮＴＷＤＴ信号、 ２２ ＩＮＴＲＱ信号、 ２３ ＩＮＴＡＣＫ信号、 ２４，１２４ ＷＤＴＣＬＲ信号、２５ａ，ｂ，
ｃ 処理要求、 ２６ ＥＩ信号、 ３０ａ，ｂ，ｃ，ｄ 割り込み要求フラグ、３１
ｂ，ｃ マスクフラグ、 ３３ 優先順位制御部、 ３４ ベクタ生成部、
Claims (2)
- 【請求項１】 中央処理装置と、タイマのオーバ・フ
ロー発生時に処理要求を発生するウォッチドッグタイマ
と、前記処理要求をノンマスカブル割り込みとして処理
する割り込み制御回路と、前記中央処理装置の命令実行
によりプリセット信号を発生しプリセットを実行する手
段と、前記プリセット信号により前記割り込み制御回路
の処理要求保留期間中に発生した前記処理要求をキャン
セルする手段とを有することを特徴とするマイクロコン
ピュータ。 - 【請求項２】 前記ウォッチドッグタイマ内にプリセ
ット信号を発生する手段を有することを特徴とする請求
項１記載のマイクロコンピュータ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3011827A JP2867717B2 (ja) | 1991-02-01 | 1991-02-01 | マイクロコンピュータ |
| US07/830,421 US5408643A (en) | 1991-02-01 | 1992-02-03 | Watchdog timer with a non-masked interrupt masked only when a watchdog timer has been cleared |
| DE69219372T DE69219372T2 (de) | 1991-02-01 | 1992-02-03 | Mikrorechner mit Zeitüberwachungseinrichtung |
| EP92101729A EP0497380B1 (en) | 1991-02-01 | 1992-02-03 | Microcomputer having a watchdog timer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3011827A JP2867717B2 (ja) | 1991-02-01 | 1991-02-01 | マイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04246740A true JPH04246740A (ja) | 1992-09-02 |
| JP2867717B2 JP2867717B2 (ja) | 1999-03-10 |
Family
ID=11788600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3011827A Expired - Fee Related JP2867717B2 (ja) | 1991-02-01 | 1991-02-01 | マイクロコンピュータ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5408643A (ja) |
| EP (1) | EP0497380B1 (ja) |
| JP (1) | JP2867717B2 (ja) |
| DE (1) | DE69219372T2 (ja) |
Families Citing this family (54)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04306735A (ja) * | 1991-04-04 | 1992-10-29 | Toshiba Corp | 非同期割込み禁止機構 |
| JP2658697B2 (ja) * | 1991-12-11 | 1997-09-30 | 富士通株式会社 | ウォッチ・ドック・タイマ回路 |
| US5530872A (en) * | 1992-12-23 | 1996-06-25 | International Business Machines Corporation | Method and system for directing device driver to service multiple sequential interrupt requests generated by I/O device connected thereto |
| JPH08132992A (ja) * | 1994-11-10 | 1996-05-28 | Mitsubishi Electric Corp | 車載用制御装置 |
| US5541943A (en) * | 1994-12-02 | 1996-07-30 | At&T Corp. | Watchdog timer lock-up prevention circuit |
| US5528756A (en) * | 1995-01-30 | 1996-06-18 | Elsag International N.V. | Method and apparatus for performing supervisory functions in digital systems and obtaining diagnostics thereof |
| KR0177093B1 (ko) * | 1995-05-31 | 1999-05-15 | 윤종용 | Cpu 리셋회로 |
| JP3357514B2 (ja) * | 1995-09-20 | 2002-12-16 | シャープ株式会社 | 暴走検出復帰方式 |
| JPH09160807A (ja) * | 1995-12-06 | 1997-06-20 | Mitsuba Corp | マイクロプロセッサの誤動作検出方法 |
| US7266725B2 (en) | 2001-09-03 | 2007-09-04 | Pact Xpp Technologies Ag | Method for debugging reconfigurable architectures |
| DE19651075A1 (de) * | 1996-12-09 | 1998-06-10 | Pact Inf Tech Gmbh | Einheit zur Verarbeitung von numerischen und logischen Operationen, zum Einsatz in Prozessoren (CPU's), Mehrrechnersystemen, Datenflußprozessoren (DFP's), digitalen Signal Prozessoren (DSP's) oder dergleichen |
| US5819095A (en) * | 1996-12-20 | 1998-10-06 | International Business Machines Corporation | Method and apparatus for allowing an interrupt controller on an adapter to control a computer system |
| DE19654595A1 (de) | 1996-12-20 | 1998-07-02 | Pact Inf Tech Gmbh | I0- und Speicherbussystem für DFPs sowie Bausteinen mit zwei- oder mehrdimensionaler programmierbaren Zellstrukturen |
| US5787290A (en) * | 1996-12-20 | 1998-07-28 | International Business Machines Corporation | Adapter with an onboard interrupt controller for controlling a computer system |
| JP3961028B2 (ja) | 1996-12-27 | 2007-08-15 | ペーアーツェーテー イクスペーペー テクノロジーズ アクチエンゲゼルシャフト | データフロープロセッサ（ｄｆｐ）の自動的なダイナミックアンロード方法並びに２次元または３次元のプログラミング可能なセルストラクチャを有するモジュール（ｆｐｇａ，ｄｐｇａ等） |
| US6542998B1 (en) | 1997-02-08 | 2003-04-01 | Pact Gmbh | Method of self-synchronization of configurable elements of a programmable module |
| JPH10269109A (ja) * | 1997-03-21 | 1998-10-09 | Mitsubishi Electric Corp | マイクロコンピュータ |
| US6012154A (en) * | 1997-09-18 | 2000-01-04 | Intel Corporation | Method and apparatus for detecting and recovering from computer system malfunction |
| DE19861088A1 (de) | 1997-12-22 | 2000-02-10 | Pact Inf Tech Gmbh | Verfahren zur Reparatur von integrierten Schaltkreisen |
| US6393590B1 (en) * | 1998-12-22 | 2002-05-21 | Nortel Networks Limited | Method and apparatus for ensuring proper functionality of a shared memory, multiprocessor system |
| US7003660B2 (en) | 2000-06-13 | 2006-02-21 | Pact Xpp Technologies Ag | Pipeline configuration unit protocols and communication |
| DE10081643D2 (de) | 1999-06-10 | 2002-05-29 | Pact Inf Tech Gmbh | Sequenz-Partitionierung auf Zellstrukturen |
| US6496890B1 (en) | 1999-12-03 | 2002-12-17 | Michael Joseph Azevedo | Bus hang prevention and recovery for data communication systems employing a shared bus interface with multiple bus masters |
| DE10049441B4 (de) * | 2000-10-06 | 2008-07-10 | Conti Temic Microelectronic Gmbh | Verfahren zum Betrieb eines von einem Prozessor gesteuerten Systems |
| DE10049440A1 (de) * | 2000-10-06 | 2002-04-11 | Daimler Chrysler Ag | Verfahren zum Betrieb eines von einem Prozessor gesteuerten Systems |
| US8058899B2 (en) | 2000-10-06 | 2011-11-15 | Martin Vorbach | Logic cell array and bus system |
| US7444531B2 (en) | 2001-03-05 | 2008-10-28 | Pact Xpp Technologies Ag | Methods and devices for treating and processing data |
| US9037807B2 (en) | 2001-03-05 | 2015-05-19 | Pact Xpp Technologies Ag | Processor arrangement on a chip including data processing, memory, and interface elements |
| US7844796B2 (en) * | 2001-03-05 | 2010-11-30 | Martin Vorbach | Data processing device and method |
| US7996827B2 (en) | 2001-08-16 | 2011-08-09 | Martin Vorbach | Method for the translation of programs for reconfigurable architectures |
| US7434191B2 (en) | 2001-09-03 | 2008-10-07 | Pact Xpp Technologies Ag | Router |
| US8686475B2 (en) | 2001-09-19 | 2014-04-01 | Pact Xpp Technologies Ag | Reconfigurable elements |
| AU2003208266A1 (en) | 2002-01-19 | 2003-07-30 | Pact Xpp Technologies Ag | Reconfigurable processor |
| EP1351145A1 (en) * | 2002-04-04 | 2003-10-08 | Hewlett-Packard Company | Computer failure recovery and notification system |
| US20040015741A1 (en) * | 2002-07-17 | 2004-01-22 | Adc Telecommunications Israel Ltd. | Watchdog device operation |
| EP1383047A1 (fr) * | 2002-07-18 | 2004-01-21 | Cp8 | Procédé de sécurisation de l'exécution d'un programme contre des attaques par rayonnement ou autres |
| AU2003286131A1 (en) | 2002-08-07 | 2004-03-19 | Pact Xpp Technologies Ag | Method and device for processing data |
| US20040034701A1 (en) * | 2002-08-14 | 2004-02-19 | Adc Dsl Systems, Inc. | Watchdog termination in a communication system |
| AU2003289844A1 (en) | 2002-09-06 | 2004-05-13 | Pact Xpp Technologies Ag | Reconfigurable sequencer structure |
| US20040098573A1 (en) * | 2002-11-18 | 2004-05-20 | Adc Telecommunication Israel Ltd. | Configurable initialization of hardware |
| US20040250178A1 (en) * | 2003-05-23 | 2004-12-09 | Munguia Peter R. | Secure watchdog timer |
| US7529983B2 (en) * | 2003-08-27 | 2009-05-05 | Nxp B.V. | Circuit arrangement and method for supporting and monitoring a microcontroller |
| JP4700611B2 (ja) * | 2003-08-28 | 2011-06-15 | ペーアーツェーテー イクスペーペー テクノロジーズ アクチエンゲゼルシャフト | データ処理装置およびデータ処理方法 |
| CN100405307C (zh) * | 2005-02-01 | 2008-07-23 | 艾默生网络能源有限公司 | 看门狗控制方法 |
| FR2888370A1 (fr) * | 2005-07-05 | 2007-01-12 | St Microelectronics Sa | Protection de l'execution d'un programme |
| JP2009524134A (ja) * | 2006-01-18 | 2009-06-25 | ペーアーツェーテー イクスペーペー テクノロジーズ アクチエンゲゼルシャフト | ハードウェア定義方法 |
| CN100397353C (zh) * | 2006-07-26 | 2008-06-25 | 华为技术有限公司 | 一种提高单板异常处理能力的系统和方法 |
| FR2910144A1 (fr) * | 2006-12-18 | 2008-06-20 | St Microelectronics Sa | Procede et dispositif de detection errones au cours de l'execution d'un programme. |
| US7783872B2 (en) * | 2007-03-30 | 2010-08-24 | Dell Products, Lp | System and method to enable an event timer in a multiple event timer operating environment |
| US9053233B2 (en) | 2011-08-15 | 2015-06-09 | Freescale Semiconductor, Inc. | Method and device for controlling debug event resources |
| US9436627B2 (en) | 2011-08-25 | 2016-09-06 | International Business Machines Corporation | Detection of abnormal operation caused by interrupt processing |
| JP5910793B2 (ja) * | 2013-04-26 | 2016-04-27 | 株式会社オートネットワーク技術研究所 | フェイルセーフ回路 |
| GB201405323D0 (en) * | 2014-03-25 | 2014-05-07 | Imagination Tech Ltd | Prioritsing events to which a processor is to respond |
| CN104899125B (zh) * | 2015-06-04 | 2019-01-29 | 新华三技术有限公司 | 一种单板系统的运行信息获取方法和装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0656591B2 (ja) * | 1981-07-06 | 1994-07-27 | 株式会社日立製作所 | デ−タ編集処理装置 |
| JPS60263235A (ja) * | 1984-06-12 | 1985-12-26 | Omron Tateisi Electronics Co | マイクロコンピユ−タシステム |
| JPS6129239A (ja) * | 1984-07-19 | 1986-02-10 | Nec Corp | プロセツサ異常再開方式 |
| JPH0795291B2 (ja) * | 1986-01-13 | 1995-10-11 | 沖電気工業株式会社 | ウオツチドツグタイマ |
| US4726024A (en) * | 1986-03-31 | 1988-02-16 | Mieczyslaw Mirowski | Fail safe architecture for a computer system |
| JPS6355601A (ja) * | 1986-08-26 | 1988-03-10 | Matsushita Electric Works Ltd | ウオツチドツグタイマ回路 |
| US4956842A (en) * | 1988-11-16 | 1990-09-11 | Sundstrand Corporation | Diagnostic system for a watchdog timer |
-
1991
- 1991-02-01 JP JP3011827A patent/JP2867717B2/ja not_active Expired - Fee Related
-
1992
- 1992-02-03 US US07/830,421 patent/US5408643A/en not_active Expired - Lifetime
- 1992-02-03 DE DE69219372T patent/DE69219372T2/de not_active Expired - Fee Related
- 1992-02-03 EP EP92101729A patent/EP0497380B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE69219372T2 (de) | 1997-12-11 |
| US5408643A (en) | 1995-04-18 |
| EP0497380A2 (en) | 1992-08-05 |
| DE69219372D1 (de) | 1997-06-05 |
| JP2867717B2 (ja) | 1999-03-10 |
| EP0497380A3 (en) | 1993-05-12 |
| EP0497380B1 (en) | 1997-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2867717B2 (ja) | マイクロコンピュータ | |
| US7007180B2 (en) | System and method for switching a computer system to a first or second power saving mode based on whether or not there exists a timer-expiration-waiting event in an event queue | |
| US8234430B2 (en) | Apparatus and method with controlled switch method | |
| JPS5841538B2 (ja) | マルチプロセツサシステム ノ ユウセンセイギヨホウシキ | |
| JPH02732B2 (ja) | ||
| US7565659B2 (en) | Light weight context switching | |
| TWI676935B (zh) | 處理中斷優先級的電路系統 | |
| JPH0414376B2 (ja) | ||
| JP2508026B2 (ja) | タイマ制御方式 | |
| EP0614148A1 (en) | Data processing apparatus | |
| JP2002312302A (ja) | 周辺装置 | |
| JP2005346708A (ja) | データ処理装置およびそのポーリング・ループ管理方法 | |
| JPH07244595A (ja) | プロセススイッチ制御装置およびプロセス制御方法 | |
| JP2601359B2 (ja) | 並行処理マイクロプロセッサ | |
| JP3033722B2 (ja) | マルチプロセッサシステムに於けるｔｏｄ一致制御装置 | |
| JPS5998256A (ja) | 割込制御装置 | |
| JPS6352241A (ja) | マイクロプロセツサ | |
| JPS61136159A (ja) | シングルチツプマイクロコンピユ−タ | |
| JPS6239776B2 (ja) | ||
| JP2871171B2 (ja) | マイクロコンピュータ | |
| JP2872042B2 (ja) | 共有メモリアクセス方式 | |
| JP2578267B2 (ja) | マイクロコンピュータ・システム | |
| JPH02224048A (ja) | 情報処理装置 | |
| JPS5831022B2 (ja) | プロセツサ制御方式 | |
| JPH04227558A (ja) | ダイレクトメモリアクセス転送制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071225 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081225 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091225 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |