JPS5831022B2 - プロセツサ制御方式 - Google Patents

Description

【発明の詳細な説明】 本発明はプロセッサ制御方式に関し、詳しくは、特別に
マルチプロセッサ機能を有しないプロセッサ（例えばマ
イクロプロセッサ）を用いてマルチプロセッサシステム
を構成し、主制御プロセッサから被制御プロセッサを制
御するプロセッサ制御方式に関するものである。

従来、マルチプロセッサシステムは、フロセッサ相互間
のスタート、ストップ制御やレジスタ間直接転送等の機
能を有するフロセッサやプロセッサ間通信用チャネルを
用いて構成されてきた。

しかるに、最近、低価格の小さなプロセッサ、すなわち
マイクロプロセッサを従来布線論理で構成していた回路
に用い、シグナルプロセッサやフロントエンドプロセッ
サとして信号処理や前処理を実行させ、経済性と共にシ
ステムの融通性や主プロセツサ負荷の軽減をねらったマ
ルチプロセッサシステムが有力な方法としてクローズア
ップされてきた。

しかしマイクロプロセッサがプロセッサ相互間の制御機
能を有しないことから、これらシステムではプロセッサ
個々の結合を疎結合とし、処理に必要な情報をメモリ間
データ転送で引継ぐ槽底としている。

ところが交換機システム等、高信頼性が要求されるシス
テムでは、障害発生時に処理の停止、障害処理の実行、
あるいは冗長系への切替え等を速やかに行う必要がある
。

そこでマルチプロセッサ制御機能を有しないプロセッサ
やマイクロプロセッサ等においても、プロセッサ間でス
タート、ストップ制御やレジスタ間直接転送等を行える
ようにすることが望ましいが、通常は回路が固定されて
いるため、使用者が回路を変更することは不可能である
。

また、プロセッサ制御機能を有するプロセッサ及びチャ
ネル制御によるスタート、ストップ制御方式は、ハード
量を多く必要とし高価であり、複雑な制御を必要とする
欠点がある。

本発明の目的は、このような欠点を解消するため、回路
が固定されているプロセッサにおいても、プロセッサ間
のスタート、ストップ制御を簡単に行えるようにするこ
とであり、また、その具体的な実現方法を経済的に提供
することにある。

以下、対象とするプロセッサ制御の典型的な例として、
マイクロプロセッサを主制御プロセッサより制御する方
法について説明する。

外部からマイクロプロセッサ（以下μＰと略称する）制
御のために使用できる機能として、一般にμＰは割込み
とリセットを有している。

割込みには、マイクロプロセッサのプログラムで割込み
の可、不可を制御できるマスカフル割込み（以下、ＩＮ
Ｔ という）と、プログラムで割込みを禁止できないノ
ンマスカブル割込み（以下、ＮＭＩ という）とを有
していることが多い。

また、リセットでは、リセット信号によりμＰの内部レ
ジスタ等をクリアして初期設定した後に、特定番地（例
えば“０”番地）からプログラムを実行開始する機能と
なっている。

本発明は、これらの機能を用いてスタート、ストップ制
御を実現するものである。

第１図は本発明の一実施例のブロック図で、１は主制御
プロセッサ、２，３は禁止不可能な割込みＮＭＩ と
リセットＲＥＳＥＴを備えたμＰ、１１は主制御プロセ
ッサ１のプログラムを格納するメモリ、１２．１３はそ
れぞれμＰ２，３のプログラムを格納するメモリ、３１
は主制御プロセッサ１、μＰ２，３のそれぞれからアク
セス可能な共通メモリ、３２は共通メモリアクセス制御
回路、２１．２２，２３はそれぞれ主制御プロセッサ１
、μＰ２，３かもの制御情報によりメモリ１１゜１２．
１３へのアクセス、共通メモリ３１へのアクセスを分岐
制御するメモリアクセス制御回路、３３は主制御プロセ
ッサ１からの制御オーダによりμＰ２，３にそれぞれ制
御信号を送出するμＰ制御回路である。

共通メモリ３１には、第２図ａに示す如くμＰの内部情
報を設定するための特定エリア（以下、システムエリア
という）をμＰ対応に定める。

システムエリアには、処理を一時中断した後に、再び中
断直前の状態に復帰し、処理を継続するために必要なす
べての情報を設定する。

システムエリアに設定される情報とエリアの割付けの一
例を第２図すに示す。

先ず、主制御プロセッサ１からのスタートオーダにより
、μＰ２，３をスタートさせる際の動作について説明す
る。

主制御プロセッサ１はμＰスタートオーダの送出に先立
ち、μＰ２，３が実行を開始すべきスタート番地、μＰ
２，３の各種レジスタに設定すべき初期値を共通メモリ
３１の各システムエリアに設定する。

すなわち、主制御プロセッサ１はメモリバス１０１を介
し、メモリアクセス要求としてシステムエリアのアドレ
ス、該システムエリアに設定するデータ（例えばスター
ト番地）、および書込み信号をメモリアクセス制御回路
２１に送出する。

メモリアクセス制御回路２１はそのアドレス情報から共
通メモリ３１へのアクセスであることを識別し、アクセ
ス要求アドレス、データ、書込み信号を共通メモリアク
セス線１０２を介して共通メモリアクセス制御回路３２
に送出する。

共通メモリアクセス制御回路３２は該アクセス要求に対
して、他のプロセッサが共通メモリ３１を使用していな
くて、かつ他のフロセッサからの共通メモリアクセス要
求がない場合、あるいは他のプロセッサからアクセス要
求があるが、競合制御によって主制御プロセッサ１かも
のアクセス要求が認められた場合、主制御プロセッサ１
のアクセス要求を受は付ける。

なお、上記以外の場合には共通メモリアクセスは待合せ
となり、他プロセッサの共通メモリ使用が終了した時点
に受は付けられる。

共通メモリアクセス制御回路３２はアクセス要求を受付
けると、データ、書込み信号を共通メモリバス１０３を
介して共通メモリ３１に送出する。

共通メモリ３１は該アドレスに基いて該当システムエリ
アにデータを書込む。

主制御プロセッサ１は共通メモリアクセスを順次繰返し
、μＰスタートに必要なスタート番地、各種レジスタの
初期値を共通メモリ３１の該当システムエリアに順次設
定する。

主制御プロセッサ１は上記システムエリアへの情報設定
を終了した後に、μＰスタートオーダを入出力バス１０
４を介してμＰ制御回路３３に送出する。

なお、μＰスタートオーダにはスタートさせるべきμＰ
の番号あるいは全μＰスタート指示情報が含まれる。

μＰ制御回路３３は該オーダに基づき、スタートさせる
μＰ２あるいは３にリセット信号を所定のタイミングの
間送出する。

例えばμＰ２をスタートさせる場合には、リセット信号
線１１２に低レベル（論理“１″）が送出され、所定の
タイミング後に高レベル（論理“Ｏパ）となる。

μＰ２のＲＥＳＥＴ端子に低レベルが入力されたことに
より、μＰ２のプログラムカウンタ（ＰＣ）、■レジス
タおよび割込みマスク（ＩＦＦ）がクリアされる。

さらに所定タイミング後に高レベルが入力されることに
より、μＰ２はメモリ１２の“０″番地から実行開始す
る。

すなわち、メモリ１２の“Ｏｔｔ番地からはスタート処
理プログラムが格納されており、μＰ２は該スタート処
理プログラムを実行する。

スタート処理プログラムは第３図に示した如くであり、
μＰ２は共通メモリ３１のシステムエリアに格納されて
いる値を各種レジスタに設定し、スタックポインタ（Ｓ
Ｐ）で指示されるスタックエリアにスタート番地を格納
し、ＩＦＦ エリアの値に基いて設定した後に、リター
ン（ＲＥＴ）命令により、スタックエリアに格納されて
いるスタート番地をＰＣに設定し、スタート番地にジャ
ンプする。

なお、μＰ２かも共通メモリ３１のシステムエリアへの
アクセスは、前述の主制御プロセッサ１のアクセス手順
と同一である。

ただし、読出しの場合には書込み信号の代わりに読出し
信号を送出する。

また、スタート処理プログラムはメモリ１２の゛０″０
″から連続的に格納されている必要はなく、メモリの使
用上の便宜を考慮して格納エリアを決定すればよい。

ただし、スタート処理プログラムの先頭は“０１１番地
とする。

μＰ３をスタートさせるには、主制御プロセッサ１かも
のμＰスタートオーダでμＰ３を指定し、該オーダに基
いてμＰ制御回路３３がリセット信号線１２２にリセッ
ト信号を送出することにより、上記μＰ２のスタートと
全く同一の手順で実現できる。

なお、共通メモリ３１のシステムエリアはμＰ３に対応
づけられたシステムエリアを使用する。

また、μＰ２，３を同時にスタートさせるには、主制御
プロセッサ１からのμＰスタートオーダで一斉スタート
を指定し、μＰ制御回路３３が該オーダに基いてリセッ
ト信号１１２，１２２に同時にリセット信号を送出する
ことにより、同様の手順で実現できる。

ただし、この場合はμＰ２，３から独立に出される共通
メモリ３１に対するアクセス要求の競合を共通メモリア
クセス制御回路３２で制御する必要がある。

次に主制御プロセッサ１かものストップオーダにより、
μＰ２，３をストップさせる際の動作について説明する
。

主制御プロセッサ１は入出力バス１０４を介してμＰ番
号あるいは全μＰ指定情報を含むμＰストップオーダを
μＰ制御回路３３に送出する。

μＰ制御回路３３は該オーダに基づき、ストップさせる
μＰにＮＭＩ信号を送出する。

例えばμＰ２ストツプのオーダを受信した場合には、Ｎ
ＭＩ 信号線１１１に低レベル（論理“１”′）を送出
する。

μＰ２はＮＭＩ端子に低レベルが入力されたことにより
、実行中の命令を実行終了した時点でＮＭＩ割込みを受
付け、ＰＣの内容をＳＰで指示されるスタックエリアに
格納した（以下、格納されたＰＣの値をＰＣｏと記す）
後に、ＰＣに６６Ｈを設定して６６Ｈ番地にジャンプす
る。

メモリ１２の“６６ Ｈ”番地からにはストップ処理プ
ログラムが格納されており、μＰ２は“”６６Ｈ”番地
からストップ処理プログラムを実行する。

ストップ処理プログラムは第４図に示す如くであり、μ
Ｐ２はスタックエリアに格納されているＰＣｏ、各種レ
ジスタの内容および割込みマスクの状況をシステムエリ
アに格納した後に、ホール） （ＨＡＬＴ） 命令を実
行して、ホールト状態に入る。

μＰ３をストップさせるには、主制御プロセッサ１かも
のμＰストップオーダでμＰ３を指定し、該オーダに基
づいてμＰ制御回路３３がＮＭＩ信号線１２１にＮＭＩ
信号を送出することにより、上記μＰ２のストップと全
く同一の手順で実現できる。

また、μＰ２，３を同時にストップさせるには、主制御
プロセッサ１のμＰストップオーダで全μＰストップを
指定し、該オーダに基づきμＰ制御回路３３はＮＭＩ信
号線１１１，１２１に同時にＮＭＩ信号を送出すること
により、同様の手順で実現できる。

なお、ストップはシステムの障害処理等、緊急時に使用
されることが多いので、ストップ制御にはＮＭＩ 割込
みを用いる方法が適切であるが、ＮＭＩ 割込み機能を
有しないプロセッサあるいはＮＭＩ を他の用途に使用
するプロセッサに対しては、ストップ用割込みを常に可
能とするとの制約のもとに、ＩＮＴ割込みを用いて上記
ストップ制御を実現できる。

すなわち、主制御プロセッサ１かものμＰストップオー
ダに基づき、μＰ制御回路３３はμＰ２あるいはμＰ３
にストップ用ＩＮＴ割込み信号を送出し、μＰ２あるい
はμＰ３は該ＩＮＴ割込み信号により割込みマスクを設
定し、ＰＣをスタックエリアに格納した後に、特定番地
にジャンプし、上記ストップ処理プログラムを実行し、
ホールト状態に入る。

次に主制御プロセッサからのスタートオーダに基づき、
被制御プロセッサはスタート処理プログラムを実行し、
該スタート処理でストップ用割込みマスクを解除、すな
わち割込み可能とした後に、スタート番地にジャンプす
る。

以後、処理実行中にストップ割込みマスクを設定するこ
とは禁止される。

但し、該禁止は回路により規定されているのではな（、
プロセッサ使用上の規則である。

次にリセットを用いず、ＩＮＴ割込みを用いるスタート
制御について説明する。

リセットスタート機能を有しないプロセッサあるいはリ
セットをパワーオンリセット等、他の用途に用いる場合
に対して、スタート用割込みを設け、上記ストップ処理
プログラムでスタート用割込みのみを割込み可能とする
ことにより、ＩＮＴ割込みを用いて上記スタート制御を
実現できる。

すなわち主制御プロセッサ１かものμＰストップオーダ
に基づき、μＰ２あるいはμＰ３は上記ストップ処理プ
ログラムを実行し、該処理の中でスタート用割込みマス
クを解除（すなわちスタート用割込みのみを割込み可と
）した後に、ホールト状態に入る。

次に主制御プロセッサからのスタートオーダに基づき、
μＰ制御回路３３はμＰ２あるいはμＰ３にスタート割
込み信号を送出する。

μＰ２あるいはμＰ３は該信号により特定番地にジャン
プし、上記スタート処理プログラムを実行し、スタート
番地にジャンプする。

なおＩＮＴ割込みの拡張については、ストップ制御にＩ
ＮＴ割込みを用いる場合と同一方法で実現できる。

次に中断点再開について説明する。

一般にプロセッサを用いたシステムでは、障害処理等の
緊急制御を要する状態が発生すると、処理を一時中断し
、緊急の処理を実行した後に、再び中断点から処理を続
行する。

本方式ではこの被制御プロセッサの中断点再開制御を容
易に実現できる。

すなわち、緊急事態が発生すると、主制御プロセッサ１
はストップオーダを送出し、μＰ２あるいは３の被制御
プロセッサを停止させる。

被制御プロセッサは該オーダに基づき内部情報を共通メ
モリ３１の該当システムエリアに格納した後にホールト
状態となる。

主制御プロセッサ１は被制御プロセッサの停止を確認し
、共通メモリ３１のシステムエリアに格納された内部情
報を退避エリアに移し、緊急処理に必要な情報を該当シ
ステムエリアに設定した後に、スタートオーダを送出し
て被制御プロセッサをスタートさせる。

被制御プロセッサは該オーダに基づき共通メモリ３１の
該当システムエリアに格納されている情報を内部に設定
し、緊急処理プログラムを実行する。

実行終了後、終了を例え−ば共通メモリ３１を介して主
制御プロセッサ１に報告し、自律的にあるいは主制御プ
ロセッサ１かものストップオーダによりホールト状態に
入る。

主制御プロセッサ１は被制御プロセッサの実行終了およ
びホールトを確認した後に、共通メモリ３１の退避エリ
アに格納されている被制御プロセッサの内部情報を該当
システムエリアに移し、スタートオーダを送出して被制
御プロセッサをスタートさせる。

被制御プロセッサは該オーダに基づき共通メモリ３１の
システムエリアから中断時の内部情報を読出して内部設
定し、スタートすることにより中断点再開を行う。

以上説明したように、本発明によれば、μＰ等のマルチ
プロセッサ機能を有しないプロセッサを用いてマルチプ
ロセッサを構成する場合、使用者が共通メモリと簡単な
回路を付加するのみで、プロセッサのスタート、ストッ
プ制御および中断点再開制御が可能となるため、高信頼
性を要するシステムにおいてもμＰ等を用いて容易にマ
ルチプロセッサを構成できるという利点がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図ａ
、ｂは第１図における共通メモリに設定するシステムエ
リアの一例を示す図、第３図はスタート処理プログラム
の一例を示す流れ図、第４図はストップ処理プログラム
の一例を示す流れ図である。 １・・・・・・主制御プロセッサ、２，３・・・・・・
マイクロフロセッサ、１１，１２，１３・・・・・・メ
モリ、２１゜２２．２３・・・・・・メモリアクセス制
御回路、３１・・・・・・共通メモリ、３２・・・・・
・共通メモリアクセス制御回路、３３・・・・・・マイ
クロプロセッサ制御回路、１０１・・・・・・メモリバ
ス、１０２・・・・・・共通メモリアクセス線、１０３
・・・・・・共通メモリバス、１０４・・・・・・入出
力バス、１１１，１２１・・・・・・リセット信号線。

Claims (1)

1. 【特許請求の範囲】 １ 特別にマルチプロセッサ制御機能を持たなＬ・同種
   あるいは異種の複数のプロセッサで構成し、その主制御
   プロセッサが被制御プロセッサの実行開始（スタート）
   、停止（ストップ）を制御するシステムにおいて、主制
   御プロセッサと被制御プロセッサが共にアクセス可能な
   共通メモリと、主制御プロセッサからの制御オーダをデ
   コードし、被制御プロセッサに割込み信号あるいはリセ
   ット信号を与えるプロセッサ制御回路とを設け、主制御
   プロセッサがプロセッサ制御回路に被制御プロセッサス
   タートオーダを送出すると、該プロセッサ制御回路は該
   オーダに基づいて被制御プロセッサにリセット信号を発
   生し、被制御プロセッサは該リセット信号により特定番
   地からスタート処理プログラムを実行し、停止する際に
   あらかじめ共通メモリの特定エリアに蓄積した内部情報
   あるいは主制御プロセッサがあらかじめ共通メモリの特
   定エリアに設定したスタート情報を共通メモリから読出
   し、該情報をスタート時の内部状態として設定して停止
   状態から実行状態に移り、主制御プロセッサがプロセッ
   サ制御回路に被制御プロセッサストップオーダを送出す
   ると、該プロセッサ制御回路は該オーダに基づいて被制
   御プロセッサに禁止不可能な割込みを発生し、該被制御
   プロセッサは該割込みによりストップ処理プログラムを
   実行し、該割込み時点における内部状態を共通メモリの
   特定エリアに書込み、蓄積した後に、実行状態から停止
   状態に移ることを特徴とするプロセッサ制御方式。 ２、特許請求の範囲第１項記載のプロセッサ制御方式に
   おいて、主制御プロセッサからのストップオーダに基づ
   き実行状態から停止状態に移る際に、被制御プロセッサ
   はスタート割込みのみを受は入れ可能とし、主制御プロ
   セッサからのスタートオーダに基づき、プロセッサ制御
   回路は被制御プロセッサにスタート割込みを発生し、該
   被制御プロセッサは該スタート割込みによりスタート処
   理プログラムを実行することを特徴とするプロセッサ制
   御方式。