JPS6336023B2 - - Google Patents
Info
- Publication number
- JPS6336023B2 JPS6336023B2 JP57052972A JP5297282A JPS6336023B2 JP S6336023 B2 JPS6336023 B2 JP S6336023B2 JP 57052972 A JP57052972 A JP 57052972A JP 5297282 A JP5297282 A JP 5297282A JP S6336023 B2 JPS6336023 B2 JP S6336023B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- processing
- time
- interrupt
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000006870 function Effects 0.000 claims description 5
- 238000000034 method Methods 0.000 description 12
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Advance Control (AREA)
- Multi Processors (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明はデータ処理システム、特に処理速度、
処理機能の異なつたマルチプロセツサシステムに
関するものである。
処理機能の異なつたマルチプロセツサシステムに
関するものである。
(ii) 技術の背景
さて、システムの信頼性、装置利用の融通性、
処理能力の増大を目指したシステムとしてマルチ
プロセツサシステムがあるが、該システムは複数
台の中央処理装置が主記憶装置を共有し、１つの
管理プログラムのもとに、各中央処理装置の負荷
が均等になるように処理が割当てられるものであ
る。ところで２台のプロセツサ（プロセツサ１、
プロセツサ２）が存在しているマルチプロセツサ
システムにおいて、プロセツサ１と該プロセツサ
１よりも処理機能が多く、処理速度の遅いプロセ
ツサ２では、プロセツサ１が与えられた処理を行
ない実行不可能な命令に遭遇すると、プロセツサ
２に割り込み要求を出し、プロセツサ２に当該処
理を依頼して、プロセツサ１は処理が終わるまで
動作を停止するようなお互いに共存しながら処理
をする方法が行なわれている。
処理能力の増大を目指したシステムとしてマルチ
プロセツサシステムがあるが、該システムは複数
台の中央処理装置が主記憶装置を共有し、１つの
管理プログラムのもとに、各中央処理装置の負荷
が均等になるように処理が割当てられるものであ
る。ところで２台のプロセツサ（プロセツサ１、
プロセツサ２）が存在しているマルチプロセツサ
システムにおいて、プロセツサ１と該プロセツサ
１よりも処理機能が多く、処理速度の遅いプロセ
ツサ２では、プロセツサ１が与えられた処理を行
ない実行不可能な命令に遭遇すると、プロセツサ
２に割り込み要求を出し、プロセツサ２に当該処
理を依頼して、プロセツサ１は処理が終わるまで
動作を停止するようなお互いに共存しながら処理
をする方法が行なわれている。
(iii) 従来技術と問題点
第１図は従来システムタイムチヤート図であ
る。
る。
図において、t0〜t6は時刻、τ1〜τ4は時間間隔
を示す。時刻t0でプロセツサ２とプロセツサ１
は、それぞれ独自の処理を実行している。ところ
で、命令を記憶装置から読み出してくる際に、あ
る命令を解読しているときに、時刻t1でプロセツ
サ１は与えられた処理において実行不可能であつ
たとする。そのときにプロセツサ１はプロセツサ
１とプロセツサ２が共有してもつているレジスタ
内に（図示せず）実行不可能な情報を移行する処
理をτ1の時間かけて行ない、終了次第、プロセツ
サ２に割り込みをかけ、プロセツサ２に処理を依
頼する。すると割り込みをかけたプロセツサ１は
その時点でホルト状態に移行して時刻をt5でプロ
セツサ２からスタート命令がかかるまで、待機す
る。プロセツサ２は時刻t2で割り込みがかかる
と、現在行なつている処理を中断してプロセツサ
１の割り込みを時刻t3で受け付け、t3の時間でプ
ロセツサ１のための処理準備をしてから時刻t4よ
り共有レジスタから取り出して処理を行ない時刻
t5で終了すると、プロセツサ１へスタート命令を
出して、プロセツサ２は時刻t6で再びもとの処理
を実行する。ところでこの場合にはプロセツサ１
は割り込みをかけてから再びスタートするまでの
時間、つまり時刻t2からプロセツサ２が割り込み
を受け付ける時刻t3までの時間τ2時刻t3から割り
込み処理を開始する時刻t4までの時間τ3、時刻t4
から処理を完了し、プロセツサ１へ動作開始を起
こさせる時刻t5までの時間τ4のτ2＋τ3＋τ4時間は、
プロセツサ１は完全に機能を停止しており、プロ
セツサ２によつて再び動作を開始するまではプロ
セツサ２の単独動作となる。したがつて、プロセ
ツサ２が割り込みを要求されてから上記処理を行
なうまでに時間がかかる場合には、プロセツサ１
の停止時間が長びき時間の損失が大きいという問
題があつた。
を示す。時刻t0でプロセツサ２とプロセツサ１
は、それぞれ独自の処理を実行している。ところ
で、命令を記憶装置から読み出してくる際に、あ
る命令を解読しているときに、時刻t1でプロセツ
サ１は与えられた処理において実行不可能であつ
たとする。そのときにプロセツサ１はプロセツサ
１とプロセツサ２が共有してもつているレジスタ
内に（図示せず）実行不可能な情報を移行する処
理をτ1の時間かけて行ない、終了次第、プロセツ
サ２に割り込みをかけ、プロセツサ２に処理を依
頼する。すると割り込みをかけたプロセツサ１は
その時点でホルト状態に移行して時刻をt5でプロ
セツサ２からスタート命令がかかるまで、待機す
る。プロセツサ２は時刻t2で割り込みがかかる
と、現在行なつている処理を中断してプロセツサ
１の割り込みを時刻t3で受け付け、t3の時間でプ
ロセツサ１のための処理準備をしてから時刻t4よ
り共有レジスタから取り出して処理を行ない時刻
t5で終了すると、プロセツサ１へスタート命令を
出して、プロセツサ２は時刻t6で再びもとの処理
を実行する。ところでこの場合にはプロセツサ１
は割り込みをかけてから再びスタートするまでの
時間、つまり時刻t2からプロセツサ２が割り込み
を受け付ける時刻t3までの時間τ2時刻t3から割り
込み処理を開始する時刻t4までの時間τ3、時刻t4
から処理を完了し、プロセツサ１へ動作開始を起
こさせる時刻t5までの時間τ4のτ2＋τ3＋τ4時間は、
プロセツサ１は完全に機能を停止しており、プロ
セツサ２によつて再び動作を開始するまではプロ
セツサ２の単独動作となる。したがつて、プロセ
ツサ２が割り込みを要求されてから上記処理を行
なうまでに時間がかかる場合には、プロセツサ１
の停止時間が長びき時間の損失が大きいという問
題があつた。
(iv) 本発明の目的
そこで本発明は、上記欠点をなくし、プロセツ
サ１が予定の条件に遭遇してプロセツサ２に割り
込みを要求したとき直ちに停止せずに、プロセツ
サ２が処理を終了してプロセツサ１に再びスター
ト命令を出すまでの間を利用して、プロセツサ１
とプロセツサ２の並行処理の時間を増大させるこ
とを目的としている。
サ１が予定の条件に遭遇してプロセツサ２に割り
込みを要求したとき直ちに停止せずに、プロセツ
サ２が処理を終了してプロセツサ１に再びスター
ト命令を出すまでの間を利用して、プロセツサ１
とプロセツサ２の並行処理の時間を増大させるこ
とを目的としている。
(iv) 本発明の構成
この目的は、少なくともプロツセサ１と、該プ
ロツセサ１よりも処理機能は多いが処理速度は遅
いプロセツサ２とより構成されるデータ処理シス
テムであつて、プロセツサ１は、与えられた処理
命令を解読して自己のプロセツサ１で処理可能か
否かを判断するとともに、 該判断の結果、前記処理命令に対して全ての処
理を実行不可能と判断した場合は、ただちにプロ
セツサ２に対して割り込み要求を発し、 その後、該プロセツサ１は前記処理命令のうち
自己のプロセツサにおいて実行可能な部分のみを
実行して、その内容をレジスタにセツトし、ホル
ト状態に移行し、 該プロセツサ２は該プロセツサ１からの割り込
があつたことを検出すると、当該割り込みの受付
のための処理を実行し、その後割り込み処理可能
状態になると、該プロセツサ１がホルト状態にあ
ることを監視し、 該プロセツサ１がホルト状態にあることを条件
として、該レジスタを読み、該レジスタの内容に
対応した処理を実行するようにしたことによつて
達成される。
ロツセサ１よりも処理機能は多いが処理速度は遅
いプロセツサ２とより構成されるデータ処理シス
テムであつて、プロセツサ１は、与えられた処理
命令を解読して自己のプロセツサ１で処理可能か
否かを判断するとともに、 該判断の結果、前記処理命令に対して全ての処
理を実行不可能と判断した場合は、ただちにプロ
セツサ２に対して割り込み要求を発し、 その後、該プロセツサ１は前記処理命令のうち
自己のプロセツサにおいて実行可能な部分のみを
実行して、その内容をレジスタにセツトし、ホル
ト状態に移行し、 該プロセツサ２は該プロセツサ１からの割り込
があつたことを検出すると、当該割り込みの受付
のための処理を実行し、その後割り込み処理可能
状態になると、該プロセツサ１がホルト状態にあ
ることを監視し、 該プロセツサ１がホルト状態にあることを条件
として、該レジスタを読み、該レジスタの内容に
対応した処理を実行するようにしたことによつて
達成される。
(v) 発明の実施例
以下、本発明を図面を用いて詳細に説明する。
第２図は本発明のタイムチヤート図、第３図
ａ，ｂは非実行可能命令に遭遇したときの本発明
フローチヤートでａ，ｂ図は接続している。
ａ，ｂは非実行可能命令に遭遇したときの本発明
フローチヤートでａ，ｂ図は接続している。
図において、第１図と同記号のものは同じもの
を示す。t0′〜t6′は時刻、１〜２４はプロセツサ
１、プロセツサ２の処理手順を示す。こでは特
に、セツトクロツク処理についてを説明する。時
刻t0′ではプロセツサ１とプロセツサ２はそれぞ
れ別の処理が行なわれている。そして、プロセツ
サ１、プロセツサ２はそれぞれ独自の処理を行な
つていくが、時刻t1′でプロセツサ１はたまたま
クロツクに主記憶上のデータをセツトする命令
（セツトクロツク命令）を解読したとする。とこ
ろが、プロセツサ１は処理機能が少ないためクロ
ツクをアクセスできず、実行不可能となつてしま
う。しかし、プロセツサ２はそのかわりにクロツ
クにアクセスできるものとする。すると、プロセ
ツサ１はプロセツサ２へ実行不可能と判断すると
同時に割り込みを要求する（処理手順１〜４）。
その後プロセツサ１は、クロツクをセツトする命
令の第３バイト（残りの部分）を解読し、アドレ
ス計算、TLB索引等を行なう（処理手順５〜
７）。これらの処理が行なわれるとプロセツサ１
はさらに記憶装置からデータを読み出し、レジス
タにデータと命令を格納する（処理手順８〜１
０）。ここまでの処理を時刻t3′で終了するとプロ
セツサ１は改めてプロセツサ２のスタート命令が
再びくる時刻t5′まで処理を中断することになる。
を示す。t0′〜t6′は時刻、１〜２４はプロセツサ
１、プロセツサ２の処理手順を示す。こでは特
に、セツトクロツク処理についてを説明する。時
刻t0′ではプロセツサ１とプロセツサ２はそれぞ
れ別の処理が行なわれている。そして、プロセツ
サ１、プロセツサ２はそれぞれ独自の処理を行な
つていくが、時刻t1′でプロセツサ１はたまたま
クロツクに主記憶上のデータをセツトする命令
（セツトクロツク命令）を解読したとする。とこ
ろが、プロセツサ１は処理機能が少ないためクロ
ツクをアクセスできず、実行不可能となつてしま
う。しかし、プロセツサ２はそのかわりにクロツ
クにアクセスできるものとする。すると、プロセ
ツサ１はプロセツサ２へ実行不可能と判断すると
同時に割り込みを要求する（処理手順１〜４）。
その後プロセツサ１は、クロツクをセツトする命
令の第３バイト（残りの部分）を解読し、アドレ
ス計算、TLB索引等を行なう（処理手順５〜
７）。これらの処理が行なわれるとプロセツサ１
はさらに記憶装置からデータを読み出し、レジス
タにデータと命令を格納する（処理手順８〜１
０）。ここまでの処理を時刻t3′で終了するとプロ
セツサ１は改めてプロセツサ２のスタート命令が
再びくる時刻t5′まで処理を中断することになる。
プロセツサ２では時刻t1′でプロセツサ１から
割り込み要求がはいると、時刻t2′で割り込みを
受け付け、レジスタを退避し、割り込みレベルに
入る（時間τ3）。次に時刻t4′で、プロセツサ１か
らの割り込みか他の割り込みはないかを判断する
（時間τ4、処理手順１２〜１４）。そして次に、プ
ロセツサ１はホルトしていることを確認後、共有
レジスタから命令を読み出し、解読し、データを
読み込み、データをクロツクにセツトし、プロセ
ツサ１を再びスタートさせる。（処理手順１５〜
２０）。そしてプロセツサ２は退避したレジスタ
を復帰し、時刻t6′でもとのレベルにもどり、プ
ロセツサ２の次の命令を実行する。（処理手順２
１〜２６）。さて、再びスタートがかけられたプ
ロセツサ１は他の割り込みはないかどうかをみ
て、プロセツサ１の次の命令を実行していく。
尚、プロセツサ１がプロセツサ２に割り込みをか
けたあとの処理が、プロセツサ２の処理手順１４
までに終わつていないときはプロセツサ２は処理
手順１５（プロセツサ１がホルトしているかどう
かの判断）を繰り返すものとする。
割り込み要求がはいると、時刻t2′で割り込みを
受け付け、レジスタを退避し、割り込みレベルに
入る（時間τ3）。次に時刻t4′で、プロセツサ１か
らの割り込みか他の割り込みはないかを判断する
（時間τ4、処理手順１２〜１４）。そして次に、プ
ロセツサ１はホルトしていることを確認後、共有
レジスタから命令を読み出し、解読し、データを
読み込み、データをクロツクにセツトし、プロセ
ツサ１を再びスタートさせる。（処理手順１５〜
２０）。そしてプロセツサ２は退避したレジスタ
を復帰し、時刻t6′でもとのレベルにもどり、プ
ロセツサ２の次の命令を実行する。（処理手順２
１〜２６）。さて、再びスタートがかけられたプ
ロセツサ１は他の割り込みはないかどうかをみ
て、プロセツサ１の次の命令を実行していく。
尚、プロセツサ１がプロセツサ２に割り込みをか
けたあとの処理が、プロセツサ２の処理手順１４
までに終わつていないときはプロセツサ２は処理
手順１５（プロセツサ１がホルトしているかどう
かの判断）を繰り返すものとする。
(vi) 発明の効果
以上、詳細に説明したように本発明によれば、
マルチプロセツサシステムでは、プロセツサが予
定の条件に遭遇してもう一台のプロセツサに割り
込みを要求したときに直ちに停止せずに、当該プ
ロセツサで実行できる処理を再びスタート命令が
かけられるまでに行なうようにしたことによつ
て、両プロセツサの並行処理時間が増大するの
で、命令実行時間を短縮することができる。
マルチプロセツサシステムでは、プロセツサが予
定の条件に遭遇してもう一台のプロセツサに割り
込みを要求したときに直ちに停止せずに、当該プ
ロセツサで実行できる処理を再びスタート命令が
かけられるまでに行なうようにしたことによつ
て、両プロセツサの並行処理時間が増大するの
で、命令実行時間を短縮することができる。
第１図は従来システムタイムチヤート図、第２
図は本発明のタイムチヤート図、第３図は非実行
可能命令に遭遇したときの本発明フローチヤート
である。 図において、τ1〜τ4は時間間隔、t0〜t6，t0′〜
t6′は時刻、１〜２４は処理手順である。
図は本発明のタイムチヤート図、第３図は非実行
可能命令に遭遇したときの本発明フローチヤート
である。 図において、τ1〜τ4は時間間隔、t0〜t6，t0′〜
t6′は時刻、１〜２４は処理手順である。
Claims (1)
- 【特許請求の範囲】 １ 少なくともプロツセサ１と、該プロツセサ１
よりも処理機能は多いが処理速度は遅いプロセツ
サ２とより構成されるデータ処理システムであつ
て、 プロセツサ１は、与えられた処理命令を解読し
て自己のプロセツサ１で処理可能か否かを判断す
るとともに、 該判断の結果、前記処理命令に対して全ての処
理を実行不可能と判断した場合は、ただちにプロ
セツサ２に対して割り込み要求を発し、 その後、該プロセツサ１は前記処理命令のうち
自己のプロセツサにおいて実行可能な部分のみを
実行して、その内容をレジスタにセツトし、ホル
ト状態に移行し、 該プロセツサ２は該プロセツサ１からの割り込
があつたことを検出すると、当該割り込みの受付
のための処理を実行し、その後割り込み処理可能
状態になると、該プロセツサ１がホルト状態にあ
ることを監視し、 該プロセツサ１がホルト状態にあることを条件
として、該レジスタを読み、該レジスタの内容に
対応した処理を実行するようにしたことを特徴と
するデータ処理システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5297282A JPS58169661A (ja) | 1982-03-31 | 1982-03-31 | デ−タ処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5297282A JPS58169661A (ja) | 1982-03-31 | 1982-03-31 | デ−タ処理システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58169661A JPS58169661A (ja) | 1983-10-06 |
| JPS6336023B2 true JPS6336023B2 (ja) | 1988-07-18 |
Family
ID=12929799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5297282A Granted JPS58169661A (ja) | 1982-03-31 | 1982-03-31 | デ−タ処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58169661A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6011960A (ja) * | 1983-06-30 | 1985-01-22 | Fujitsu Ltd | マルチプロセツサシステム |
| JPS60173656A (ja) * | 1984-02-16 | 1985-09-07 | Nippon Telegr & Teleph Corp <Ntt> | 単一リモ−ト処理方式 |
| JPS60173657A (ja) * | 1984-02-16 | 1985-09-07 | Nippon Telegr & Teleph Corp <Ntt> | グル−プリモ−ト処理方式 |
| JPH0658659B2 (ja) * | 1984-09-13 | 1994-08-03 | 富士通株式会社 | プロセッサ間の割込み制御方法 |
| JPS6186863A (ja) * | 1984-10-05 | 1986-05-02 | Mitsubishi Electric Corp | マルチプロセサシステムにおける制御方式 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5423348A (en) * | 1977-07-23 | 1979-02-21 | Ricoh Co Ltd | Control method for apparatus on multi-microcomputer system |
| JPS5688551A (en) * | 1979-12-21 | 1981-07-18 | Fujitsu Ltd | Control system for multiprocessor system |
-
1982
- 1982-03-31 JP JP5297282A patent/JPS58169661A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5423348A (en) * | 1977-07-23 | 1979-02-21 | Ricoh Co Ltd | Control method for apparatus on multi-microcomputer system |
| JPS5688551A (en) * | 1979-12-21 | 1981-07-18 | Fujitsu Ltd | Control system for multiprocessor system |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58169661A (ja) | 1983-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4949241A (en) | Microcomputer system including a master processor and a slave processor synchronized by three control lines | |
| JPH0430053B2 (ja) | ||
| JPS5932045A (ja) | 情報処理装置 | |
| JPH0594317A (ja) | 仮想計算機の入出力割り込み処理方式 | |
| EP0290942B1 (en) | Guest machine execution control system for virtual machine system | |
| JPS6336023B2 (ja) | ||
| CN112445587A (zh) | 一种任务处理的方法以及任务处理装置 | |
| JPS6097440A (ja) | 仮想多重プロセツサ装置 | |
| JPS6227413B2 (ja) | ||
| JPS62125437A (ja) | 付加プロセツサの制御方法 | |
| JP2504515B2 (ja) | テスト・チャネル命令の実行制御方式 | |
| JPH03116335A (ja) | 非特権ｃｐｕから特権ｃｐｕヘの乗り移り方式 | |
| JPH0290331A (ja) | 仮想計算機システムのためのプロセツサ間通信命令処理装置 | |
| JPH0149975B2 (ja) | ||
| JPH0281254A (ja) | マルチプロセッサ制御装置 | |
| JPS6252900B2 (ja) | ||
| JPS6336543B2 (ja) | ||
| JPS6143369A (ja) | マルチプロセツサシステム | |
| JPS6134167B2 (ja) | ||
| JPS61251948A (ja) | 情報処理装置 | |
| JPS59194251A (ja) | デ−タ処理装置の診断方式 | |
| JPH0126103B2 (ja) | ||
| JPH01263763A (ja) | 多重処理計算機 | |
| JPS6250868B2 (ja) | ||
| JPH0658659B2 (ja) | プロセッサ間の割込み制御方法 |