JPS59194251A - デ−タ処理装置の診断方式 - Google Patents

デ−タ処理装置の診断方式

Info

Publication number
JPS59194251A
JPS59194251A JP58069771A JP6977183A JPS59194251A JP S59194251 A JPS59194251 A JP S59194251A JP 58069771 A JP58069771 A JP 58069771A JP 6977183 A JP6977183 A JP 6977183A JP S59194251 A JPS59194251 A JP S59194251A
Authority
JP
Japan
Prior art keywords
diagnosis
register
microprogram
instruction
normal processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58069771A
Other languages
English (en)
Inventor
Tadao Kato
忠男 加藤
Yasuo Mimatsu
味松 康夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP58069771A priority Critical patent/JPS59194251A/ja
Publication of JPS59194251A publication Critical patent/JPS59194251A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はデータ処理装置における診断方式に関する。
〔発明の背景〕
最近のデータ処理装置は複雑化と共に論理規俟が太き(
なっており、パリティチェック機Nヒやデュアルチェッ
ク機能等の強化には限界がある。これを袖う方法として
、診断プログラムにより処理装「Lの保守、診断を随時
実行する方法があるが、従来は業務プログラムを一時中
断して診断プログラムを実行しており、このため、オー
ツくヘッドが太き(、処理速度が落るという問題があっ
た。
〔発明の目的〕
本発明の目的は、上記従来の問題点を解決し、処理装置
をリアルタイムに診断する方式を提供することにある。
〔発明の概要〕
本発明は、通常の処理中、処理が一時休止状態になると
マイクロプログラム又は命令による診断を実施し、休止
解除になると通常の処理に戻し、以下、通常処理が一時
休止/休止解除状態になるごとに同様の動作を繰り返す
ことによ・す、リアルタイムでの診断を可能にするもの
である。
〔発明の実施例〕
第1図は本発明の一実施例のブロック図であり、特にマ
イクロプログラム制御方式のデータ処理装置に適用した
場合を示す。第1図において、1はコントロールストレ
ージ(C8)、4は通常処理/診断制御部、5はメイン
ストレージ(MS )、8は命令レジスタ、9は命令処
理部、10は入出力処典装k(IOP)、nはサービス
プロセッサ(S V l) )である。C8Iには通常
処理マイクロンログラム2と診断マイクロプログラム3
が格納され、同様に、MS5には通常処理プログラム6
と診断プログラム7が格納されている。通常処理/診断
制御部4は本発明の中心をなし、診断指定レジスタi2
、i断モードレジスタ13、休止モードレジスタ14.
AND回路15.16、マイクロ診断有効レジスタ17
、命令診断有効レジスタ18、診断アドレスレジスタ1
9、アドレス加鼻器加、命令アドレスレジスタ21、ア
ドレス加算器22、AND回路ン、24、OR回路部、
プログラムカウンタあ、10割込みレジスタnからなる
沁1図の動作1ま仄の通りである。通常処理り動作時、
コントロールストレージ1に記憶されている通常処理マ
イクロプログラム2の制御により、命令アドレスレジス
タ21の命令実行アドレスがAND回路24、OR回路
5を介してプログラムカウンタかに設定される。このプ
ログラムカウンタ26により、メインストレージ5に記
憶されている通常処理プログラム6の命令が読み出され
て命令レジスタ8に設定され、該命令の演算が命令処理
部9で実行され、結果はメインストレージ5に記憶され
るか、入出力処理装置i10を介してファイルに記憶さ
れる。命令アドレスレジスタ21の内容はアドレスm算
器四により更新され、以後通常処理プログラム6が順次
実行される。
一方、処理装置の診断を必要とする場合、サービスプロ
セッサ11は、診断指定レジスタ12に診断要求を指示
し、該診断がマイクロプログラムによる診断か命令によ
る診断かを診断モードレジスタ13に指示する。こ〜で
、マイクロプログラムによる診断の場合、診断モードレ
ジスタ13はO”のま〜とし、命令による診断の場合、
′1”が設定されるとする。
さて、通常処理グログラム6の処理中に入出力処理装置
10に対する起動命令が発せられ、IOi了割込み待ち
の状態が発生したとする。この場合、通常処理マイクロ
プログラム2の制御下で、休止モートレジスタ14が設
定される。この休止モードレジスタ14が設定され、こ
のとき診断指定レジスタ12が設定されていると、#断
モードレジスタ13の状態により、マイクロ診断有効レ
ジスタ17あるいは命令診断有効レジスタ18のいずれ
かが設定される。即ち、診断モードレジスタ13がIt
 oIIでマイクロプログラムによる診断の場合は、A
ND回路15を介してマイクロ診断有効レジスタ17が
設定され、診断モードレジスタ13が°′l”で命令に
よる診断の場合は、AND回路16を介して命令診断有
効レジスタ18が設定される。
いま、マイクロ診断有効レジスタ17が設定されている
と、通常処理マイクロプログラム2は、その後の処理を
診断マイクロプログラムに引き渡す。
これにより、マイクロプログラムによる診断が開始され
るが、その実行中に入出力処理装置1oより終了割込み
が発伍すると、IO割込みレジスタ27が設定される。
診断マイクロプログラム3は、診断実行中に10割込み
レジスタ27が設定されたのを検出すると、休止モード
レジスタ14、マイクロ診断有効レジスタ17の設定を
解除すると共に、通常処理マイクロプログラム2に処理
を引き渡す。
これを受けて通常処理マイクロプログラム2の制御によ
り、IO割込みの新しい命令アドレスがメインストレー
ジ5より読み出されて命令アドレスレジスタ21に設定
され、通常処理プログラム6が実行される。その後、該
通常処理中に休止時間が発生すると、休止モードレジス
タ14が設定され、これに従ってマイクロ診断有効レジ
スタ17も設定され、診断マイクロプログラム3が再び
実行される。このようにして、通常処理の休止時間を利
用して順次診断マイクロプログラム3が実行される。
次に、命令診断有効レジスタ18が設定されている場合
について説明する。通常処理マイクロプログラム2は命
令診断有効レジスタ18が設定されると、通常処理用の
命令アドレスレジスタ21の命令アドレスをAND回路
21Cより糸止し、診断プログラムのアドレスをメイン
ストレージ5から読み出して診断アドレスレジスタ19
に設定する。なお、該診断アドレスレジスタ19の初期
アドレスはサービスプロセッサ11により予め設定して
おくことも可能である。診断アドレスレジスタ19の内
容はAND回路乙、0.R回路5を介してプログラムカ
ウンタ拠に設定され、該プログラムカウンタかによりメ
インストレージ5に記憶されている診断プログラム7が
読み出されて実行される。診断アドレスレジスタ19の
内容はアドレス加算器加により更新され、以後、診断プ
ログラム7が順次実行される。
この診断プログラム実行中に入出力処理装置lOより終
了割込みが発生すると、10割込みレジスタ27が設定
される。通常マイクロプログラム2は、該10割込みレ
ジスタ27が設定されたことを検出すると(診断プログ
ラム7の読出し、実行は通′酵処理マイクロプログラム
20制御下にある)、休止モードレジスタ14、命令診
断有効レジスタ18を解除して、その時の診断アドレス
レジスタ19の内容をメインストレージ5に記憶し、1
0割込みのlrしい命令アドレスをメインストレージ5
から読み出して命令アドレスレジスタ21に設定する。
これにより通常処理プログラム6の処理が実行される。
その後、該通常処理中忙休止時間が発生すると、通常処
理マイクロプログラム2の制御下で、前にメインストレ
ージ5に記憶した診断アドレスが診断アドレスレジスタ
19に設定され、診断プログラム7が引き続いて実行さ
れる。即ち、通常処理の休止時間を利用して順次診断プ
ログラム7が実行される。
第2図は本発明の動作タイミングチャートで、通常処理
中の休止時間を利用してマイクロレベル又は命令レベル
の診断(斜線部分)を行うことを示している。例えば、
マイクロレベルの診断ではC8のRAMテストを行い、
命令レベルの診断では演算回路等のテストを行う。
以上、第1図の説明においては、工0終了割込み待ち状
態を利用して診断を実行するとしたが、これは単なる一
例にすぎず、他の例としては、処理装置の処理状態を示
すプログラム状態語(PSW)中に待ち状態ビットを設
け、該ビットが1”・Kセットされたとき診断を実行す
ることなどが考えられる。この場合、第1図の休止モー
ドレジスタ14を上記待ち状態ビットに対応づけること
により、マイクロプログラムは該待ち状態ビットをチェ
ックできる。
〔発明の効果〕
以上の説明から明らかな如(、本究明によれば、通常処
理中の休止時間を利用して診断ができるので、通常の処
理能力を落すことな(リアルタイムでの自動診断が可能
であり、信頼性が向上する利点がある。
【図面の簡単な説明】
第1図は本究明の一実施例のブロック図、第2図は第1
図の動作タイミング図である。 1・・・コントロールストレージ、  2・・・通常処
理マイクロプログラム、  3・・・診断マイクロプロ
グラム、  4・・・通′iさ処理診断制御部、  5
・・・メインストレージ、  6・・・通常処理プログ
ラム、7・・・診断プログラム、  8・・・命令レジ
スタ、9・・・命令処理部、 10・・・IO処理装置
、 11・・・サービスプロセッサSVP、  12・
・・診断指定レジスタ、13・・・診断モードレジスタ
、 14・・・休止モードレジスタ、 17・・・マイ
クロ診断有効レジスタ、 18・・・命令診断有効レジ
スタ、 19・・・診断アドレスレジスタ、 加・・・
アドレス加算器、21・・・命令アドレスレジスタ、 
n・・・アドレス〃目算器、 か・・・プログラムカウ
ンタ、 部・・・工0割込みレジスタ。

Claims (1)

    【特許請求の範囲】
  1. (1)データ処理装置の通常処理中、該処理が一時休止
    状態になることを検出し、通常処理が一時休止する毎に
    マイクロプログラム又はプログラムによる診断を実行し
    、前記休止状態が解除すると通常処理に戻すことを特徴
    とするデータ処理装置の診断方式。
JP58069771A 1983-04-19 1983-04-19 デ−タ処理装置の診断方式 Pending JPS59194251A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58069771A JPS59194251A (ja) 1983-04-19 1983-04-19 デ−タ処理装置の診断方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58069771A JPS59194251A (ja) 1983-04-19 1983-04-19 デ−タ処理装置の診断方式

Publications (1)

Publication Number Publication Date
JPS59194251A true JPS59194251A (ja) 1984-11-05

Family

ID=13412383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58069771A Pending JPS59194251A (ja) 1983-04-19 1983-04-19 デ−タ処理装置の診断方式

Country Status (1)

Country Link
JP (1) JPS59194251A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04120633A (ja) * 1990-09-12 1992-04-21 Toshiba Corp プロセッサの故障診断装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49122243A (ja) * 1973-03-22 1974-11-22
JPS50159634A (ja) * 1974-06-13 1975-12-24
JPS51109746A (ja) * 1975-03-22 1976-09-28 Hitachi Ltd
JPS53113447A (en) * 1977-03-15 1978-10-03 Toshiba Corp Information processor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49122243A (ja) * 1973-03-22 1974-11-22
JPS50159634A (ja) * 1974-06-13 1975-12-24
JPS51109746A (ja) * 1975-03-22 1976-09-28 Hitachi Ltd
JPS53113447A (en) * 1977-03-15 1978-10-03 Toshiba Corp Information processor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04120633A (ja) * 1990-09-12 1992-04-21 Toshiba Corp プロセッサの故障診断装置

Similar Documents

Publication Publication Date Title
US5187802A (en) Virtual machine system with vitual machine resetting store indicating that virtual machine processed interrupt without virtual machine control program intervention
JPH0430053B2 (ja)
JPS62182939A (ja) 情報処理装置の論理シミユレ−シヨン方法
JPH0792761B2 (ja) 仮想計算機システムの入出力制御方法
JP2000029737A (ja) デバッグ機能のためのリアルタイム外部命令挿入を有するプロセッサ
JPS59194251A (ja) デ−タ処理装置の診断方式
JPH08171504A (ja) エミュレ−ション装置
JPS6336023B2 (ja)
CN111143141B (zh) 一种状态机设置方法及系统
JPS6376028A (ja) 仮想計算機システムにおける命令ステツプ実行制御方式
JPH07295761A (ja) ミラーリング磁気ディスク装置
JPH10260850A (ja) 仮想計算機システム
JPS62125437A (ja) 付加プロセツサの制御方法
JPH0375832A (ja) 仮想計算機制御方式
JPH0219937A (ja) 電子計算機システム
JPH03257665A (ja) 情報処理装置
JP2954006B2 (ja) エミュレーション装置およびエミュレーション方法
JPS584365B2 (ja) リセツト制御システム
JPS62235645A (ja) マルチプロセスコンピユ−タ動作方法及びマルチプロセスコンピユ−タ
JPH0150936B2 (ja)
JPS59202546A (ja) デバツグ装置
JPH0348938A (ja) 仮想計算機方式
JPS6148181B2 (ja)
JPH0282318A (ja) 浮動小数点演算装置
JPS60134943A (ja) スキヤンアウト方式