JPH0219937A

JPH0219937A - 電子計算機システム

Info

Publication number: JPH0219937A
Application number: JP63170071A
Authority: JP
Inventors: Satoshi Kiyono; 聡清野; Hidenori Umeno; 梅野　英典; Masatoshi Haraguchi; 原口　政敏; Hideo Sawamoto; 英雄澤本; Shizuo Shiokawa; 塩川　鎮雄; Akisumi Koike; 小池　夫澄; Yukio Ito; 伊藤　行雄
Original assignee: Fujitsu Ltd; Hitachi Ltd; NEC Corp; Nippon Telegraph and Telephone Corp
Current assignee: Fujitsu Ltd; Hitachi Ltd; NEC Corp; Nippon Telegraph and Telephone Corp
Priority date: 1988-07-08
Filing date: 1988-07-08
Publication date: 1990-01-23
Anticipated expiration: 2013-01-26
Also published as: JP2705121B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、電子計算機システムに関し、特に仮想計算機
システムを構築するのに好適な中央処理装置のテスト／
デパック方式に関する。

〔従来の技術〕

仮想計算機システムを動作させている電子計算機の従来
例としては、米国インターナショナル・ビジネス・マシ
ンズ・コーポレーション社（ＩＢＭ）３７０／ＸＡアー
キテクチヤの計算機が挙げられる。この計算機では命令
の実行事象を記録するために命令事象記録機構（Ｐ　ｒ
ｏｇｒａｍ　Ｅ　ｖｅｎｔ　Ｒｅｃｏｒｄｅｒ：　Ｐ　
Ｅ　Ｒ）が、計算機の命令を処理する命令プロセッサに
１つ備えられている。

このシステム上で仮想計算機システムを実現する場合に
は、仮想計算機の命令の実行は、固定小数点演算命令、
浮動小数点演算命令、論理演算命令２分岐命令等の通常
命令は、実際に計算機上で直接実行される。また、計算
機の制御に重大な影響を及ぼす特権命令、もしくは入出
力命令は、ＶＭＣＰによるソフトウェアシミュレーショ
ンによって仮想的に実行される。しかし、この方式では
、ソフトウェアシミュレーションによるオーバヘッドが
大きく、仮想計算機の性能低下が問題となった。

この問題を解決するために計算機に、計算機を制御する
プログラム状態語ＰＳＷ、制御レジスタ、タイマ等のシ
ステム資源を、実際の計算機（実計算機）用と実計算機
上で動作するＶＭＣＰによって作成される仮想計算機用
との２つ設け、仮想計算機用のシステム資源を用い仮想
計算機の命令を直接実行する命令直接実行機構が開発さ
れた。

この命令直接実行機構では、ＶＭＣＰが仮想計算機を制
御する場合に特定の事象が仮想計算機で発生した場合、
仮想計算機の動作を中止し、命令の実行制御をＶＭＣＰ
側へ戻す機能（インタセプシヨンと呼ぶ）がサポートさ
れている。ここで、インタセプシヨンの発生する特定の
事象とは、割込みや特権命令の実行等をいう。

上記命令直接実行機構上にＰＥＲ機構を有しており、そ
のＰＥＲ機構は、前述したシステム資源と同じく、実計
算機用と仮想計算機用にそれぞれ１つずつＰＥＲ機構を
割当てる。これにより、ＶＭＣＰが動作中には実計算機
のＰＥＲ（ホストＰＥＲ）機構が動作し、仮想計算機が
動作中には仮想計算機用のＰＥＲ（ゲストＰＥＲ）機構
が動作する。

〔発明が解決しようとする問題点〕

上記従来技術では、仮想計算機上で動作するプログラム
のテスト／デパック時に仮想計算機にアドレスストップ
／ストアストップを行う場合、仮想計算機のＰＥＲ機構
に対してアドレスストップまたはストアストップを行う
主記憶装置上のアドレスをセットしてＰＥＲ機構を動作
させる必要がある。

しかし、仮想計算機用ＰＥＲ機構は、仮想計算機が動作
中はＶＭＣＰが制御することが不可能であり、仮想計算
機上のプログラムから仮想計算機用ＰＥＲ機構の制御を
行うことができるので、ＶＭＣＰが設定したＰＥＲ機構
の内容とは相違が生ずる可能性がある。これを防止する
ためには、ＰＥＲ機構を制御するための命令が仮想計算
機上で実行された場合にインタセプシヨンを発生させ、
該命令をチェックする必要がある。ここでの大きな問題
は、ＰＥＲ機構の制御に関係する事象をインタセプシヨ
ンすると、プログラム状態語全体を変更する命令（ＬＰ
ＳＷ）、ＰＳＷのシステムマスクを変更する命令（ＳＴ
ＮＳＭ、ＳＴＯ８Ｍ）（７）実行、全割込み事象、制御
レジスタを更新する命令（ＬＣＴＬ）の実行についてイ
ンタセプシヨンを発生させる必要がある。

しかし、上記の事象は頻繁に発生するものであり、上記
の事象を全てインタセプトすることは、性能上、非常に
重大な問題を引き起こす。

本発明の目的は、このような従来の問題を解決し、仮想
計算機の動作中に、インタセプシヨンをすることなく、
ＶＭＣＰ側から仮想計算機のＰＥＲ機構を制御可能とし
、アドレスストップ／ストアストップ等のテストデパッ
クが行え、処理性能を向上させる電子計算機システムを
提供することにある。

〔問題点を解決するための手段〕

上記問題点を解決するため、本発明の電子計算機システ
ムは、電子計算機システムで実行される命令の読み出し
や、主記憶装置の内容の変更の事象を含む命令実行事象
を監視するための命令事象記録装置を有し、１台の実計
算機システムのもとて複数台の仮想計算機を動作させる
仮想計算機システムとそれを制御する制御プログラム（
ＶＭＣＰ）を有する電子計算機システムにおいて、上記
命令事象記録装置は、上記仮想計算機から上記制御プロ
グラムへ報告される命令の実行事象を、該仮想計算機の
プログラムの流れを制御するための制御語（Ｐｓｗ）中
の該命令事象記録装置の動作を制御する記録制御情報（
Ｒ）に従って上記命令事象記録装置が該命令実行事象を
監視するか否かを決定する第１の手段と、上記制御プロ
グラムが該記録制御情報（Ｒ）の値に無関係に動作制御
情報（Ｐｓ）を指示し、該動作制御情報（Ｐｓ）に従っ
て、上記記録制御情報（Ｒ）とは無関係に上記命令事象
記録装置が該命令事象を監視するか否かを決定する第２
の手段と、上記第１の手段による動作と該第２の手段に
よる動作とを相互に切換える手段と、を有することに特
徴がある。

また、上記電子計算機システムは、上記動作制御情報（
Ｐ８）は該電子計算機システムの主記憶装置中に格納さ
れ、該仮想計算機を動作させる命令を実行した場合に該
動作制御情報を読み出し、上記命令事象記録装置に送出
する手段を有することに特徴がある。

さらに、上記電子計算機システムは、上記命令事象記録
装置が発生する命令の実行事象のうちの命令の読み出し
事象と、上記仮想計算機の実行を中止させる動作（イン
タセプシヨン）が同時に発生した場合に、該命令の読み
出し事象とインタセプシヨンが同時に発生したことを表
示する手段や、上記命令事象記録装置で主記憶装置上か
らの命令の読み出し、データの読み出しおよび書き込み
時の主記憶装置のアドレスをチェックする場合、論理ア
ドレス、仮想アドレスおよび実アドレスを識別しチェッ
クする手段を有することにも特徴がある。

〔作用〕本発明においては、上記切換え手段により、仮想計算機
から仮想計算機制御プログラム（ＶＭＣＰ）へ報告され
る命令の実行事象を、該仮想計算機のプログラムの流れ
を制御するための制御語（Ｐ　Ｓ　Ｗ）中の命令事象記
録装置（Ｐ　Ｅ　Ｒ機構）の動作を制御する記録制御情
報に従って記録するかを決定する第１の動作と、該記録
制御情報の値に無関係に記録する第２の動作をＶ　Ｍ　
ＣＰが指示する動作制御情報（ビット）に応答して切換
える。

これにより、仮想計算機のＰＳＷの更新命令や割込みに
関する事象をインタセプシヨンする必要がなくなり、ア
ドレスストップ／ストアストップ機能使用時の仮想計算
機の性能劣化を防ぐことができる。また、仮想計算機の
動作中、動作制御情報（ピッ１−）によって、ＶＭＣＰ
側から仮想計算機のＰＥＲ機構を動作させることができ
るので、制御レジスタの更新についてのみチェックすれ
ば、アドレスストップ処理が可能となる。

〔実施例〕

以下１本発明の一実施例を、図面により詳細に説明する
。

第２図は、本発明の詳細な説明をするための電子計算機
システムの概念図である。以下、図面符号中、Ｈはホス
ト、Ｇはゲストを示すものとする。

電子計算機内には、実（ホスト）および仮想（ゲスト）
の命令実行ユニット１００Ｈ，１００Ｇと、制御袋［２
００Ｈ，２００Ｇが存在する。これに対して、各々の命
令実行ユニットで発生するプログラム事象を監視するＰ
ＥＲ機構はシステムに１つである。これは、仮想計算機
制御プログラム（ＶＭＣＰ）が動作中には仮想計算機は
停止しており、また、この逆に仮想計算機が動作中には
ＶＭＣＰは動作しないため、ＰＥＲ機構は１台でもこの
２つの状態に対応することができる。

このため、ＰＥＲ機構３００にプログラム事象や命令や
データのアドレスを伝える信号線１５には、ホストの命
令実行事象を伝える信号線１５Ｈおよびゲストの命令実
行事象を伝える信号線１５Ｇのいずれか一方を、マルチ
プレクサ１によって選択された情報が与えられる。この
マルチプレクサ１は、計算機システム上でＶＭＣＰが動
作しているか、または仮想計算機が動作しているかを示
すラッチ１０によって制御される。このラッチ１゜がＯ
Ｎ状態、すなわち仮想計算機が動作中の場合は、マルチ
プレクサ１はゲスト命令実行ユニット１００Ｇ側からの
信号１５Ｇを選択し、上記ラッチ１０がＯＦＦ状態、す
なわちＶＭＣＰが動作中の場合は、ホスト命令実行ユニ
ット１００　Ｈよりの信号１５Ｉ（を選択し、ＰＥＲ機
構３００へ伝える。

次にＰＥＲ機構３００によって検出されたプログラム事
象は信号線１７によって制御装置へ伝えられるが、この
時、ホスト側の制御装置２００Ｈへ報告するか、ゲスト
側の制御装置２００Ｇへ報告するかはマルチプレクサ２
によって行われる。

ここで、マルチプレクサ２の制御は、仮想計算機もしく
はＶＭＣＰの動作を示すラッチ１０および、ＶＭＣＰが
仮想計算機のＰＥＲ機構３００を制御するためのラッチ
２０によって制御される。ＶＭＣＰがアドレスストップ
等の指定がなく、仮想計算機のＰＥＲ機構３００を意識
する必要がない場合は、ラッチ１０の値は、反転されＯ
Ｒゲート３へ入力され、マルチプレクサ２を制御する。

ここで、ラッチ１０は、仮想計算機の動作でＯＮ、ＶＭ
ＣＰの動作でＯＦＦであるので、ＶＭＣＰが動作中はゲ
ート３はＯＮとなり、これによりマルチプレクサ２は、
ホストの制御装置２００Ｈを選択し、信号線１７Ｈを通
してプログラム事象が連絡される。また、仮想計算機が
動作中はゲストの制御装置２００Ｇへ事象が連絡される
。

これに対して、アドレスストップ等の処理で、ＶＭＣＰ
が仮想計算機のＰＥＲ機構を制御する場合は、ラッチ２
０をＯＮとするので、これにより、ＯＲゲート３は常に
ＯＮ状態となり、仮想計算機の動作に係わらず、ＰＥＲ
機構３００で検出されるプログラム事象は全てホストの
制御装置へ報告され、ＶＭＣＰによって処理を行うこと
を可能としている。

また、ラッチ２０の情報は信号線７によってＰＥＲ機構
３００に入力され、仮想計算機のＰＥＲ制御ビットには
係わりなく、プログラム事象を獲えることを可能として
いる。

第１図は、本発明の一実施例を示す電子計算機システム
の全体構成図である。第２図では、仮想計算機用の命令
直接実行機構を短的に説明するためにホスト用とゲスト
用にそれぞれ命令実行ユニットと制御装置があるように
説明したが、実際は、命令実行ユニットおよび制御装置
は１つであり、これらの装置が、ホスト用のシステム資
源とゲスト用の資源を分けて使用することによって見か
け上、各々個別に装置があるように見せかける。ここで
システム資源とは、プログラムの流れを制御するｐｓｗ
、制御レジスタ、タイマ等のハードウェア資源である。

本電子計算機システムは、命令実行ユニット１００、制
御装置２００．ＰＥＲ機構３００．　ホスト資源４００
Ｈ，ゲスト資源４００Ｇ、記録制御切換え回路５００．
資源切換え部５ｏ１．仮想計算機制御プログラム（ＶＭ
ＣＰ）や仮想計算機（ＶＭ）が動作する主起憶装＠８０
０から構成される。

命令実行ユニット１００が、ＶＭＣＰ８０２（ホストの
プログラム）を実行する場合には、その旨を資源切換え
部５０１に制御信号として送ることによって、ホスト資
源４００Ｈが選択されて命令実行ユニット１００の資源
として利用される。

また、命令実行ユニット１００が仮想計算機（ＶＭ）８
０３のプログラムを実行する場合には、その旨を資源切
換え部５０１に制御信号として送り、ゲスト資源４００
Ｇを選択し、実行する。さらに。

このときにプログラムの事象を記録するためのＰＥＲ機
構３００を動作させる場合は、ＰＥＲ機構３００に対し
てＰＥＲ機構３００を制御するための情報をホスト資源
４００Ｈまたはゲスト資源４００Ｇから選択する必要が
ある。その場合には、命令実行ユニット１００が実行す
るプログラムの種別によって記録制御切換え回路５００
によってその２つの資源のうち、ホス１〜資源４００Ｈ
またはゲスト資源４００Ｇが選択されてＰＥＲ機構３０
０に入力される。そのＰＥＲ機構３００で発生したプロ
グラムの実行事象は制御線１７を通して制御装置２００
に送られる。その結果が命令実行ユニット１００に反映
される。

第３図は、第１図における記録制御切換え回路５００の
具体的な回路構成例を示す図である。

本記録制御切換え回路５００は、ラッチ１０゜２０、マ
ルチプレクサ１、ＯＲゲート１９等によって構成される
。また、ホスト資源４００Ｈおよびゲスト資源４００Ｇ
は、マルチプレクサ１２によって選択され、命令実行ユ
ニット１００で使用される。このマルチプレクサ１２は
前述したように、仮想計算機およびＶＭＣＰの動作を示
すラッチ１０によって制御される。

まず、ＶＭＣＰがＰＥＲ機構３００を使用する場合はホ
スト資源４００Ｈが選択される。ここで。

ＰＥＲ機構３００を制御するホスト資源４００Ｈには、
ホストＰＳＷ（ＨＰＳＷ）中のＰＥＲ制御ビットＲ１次
の命令のアドレスを示すＮＩＡおよび、制御レジスタＭ
、Ｓ、Ｅである。制御レジスタＭは、（ｉ）分岐成功事
象、　（ｉｉ）命令読み出し事象、（ｉｉｉ）主記憶更
新事象、（ｉＶ）汎用レジスタ更新事象等のプログラム
事象のうち有効とする事象を選択するためのマスクレジ
スタである。制御レジスタＳとＥは、ＰＥＲ機構３００
によって監視を行う監視領域の主記憶装置上の開始アド
レスおよび終了アドレスを格納する。これらのＰＥＲ機
構３００を制御する情報は、信号線１５Ｈ９信号線１５
を通りＰＥＲ機構３００へ入力される。また、命令実行
ユニット１００より命令の実行に関する情報が信号線１
６によって入力される。ＰＥＲ機構３００ではこの情報
を基にしてプログラム事象を獲え、信号線１７により制
御装置２００へ報告する。

仮想計算機がＰＥＲ機構３００を使用する場合も、基本
的には上記ＶＭＣＰの場合と同様である。

但し、第２図でも説明したように、ＶＭＣＰ側から仮想
計算機のＰＥＲ機構を制御するために仮想計算機のｐｓ
ｗ（ゲストＰＳＷ：ＧＰＳＷ）中のＰＥＲ制御制御ビッ
ト状そのままＰＥＲ機構３００の制御には用いられず、
ＶＭＣＰが仮想計算機のＰＥＲ機構を制御するために設
けた制御ビットｐｓ（ラッチ２０）とＯＲゲート１９に
よって論理和がとられＰＥＲ機構３００へ送られる。従
って。

制御ビットＰ８がＯＮ状態であれば、ＧＰＳＷのＰＥＲ
制御制御ビット状態に係わらず、ＰＥＲ機構３００を有
効とすることができる。該制御ビットＰ６はＶＭＣＰの
みが操作することが可能であり、信号線１８によって命
令実行ユニット１００より制御される。

第４図は、上記制御ビットＰ８の生成方式を説明するた
めの図である。

主記憶装置８００中のある特定の場所に格納された仮想
計算機実行時のＰＥＲ制御ビット（Ｐ８）８０１は、仮
想計算機を動作させる命令が実行された時に読み出し回
路２２により主記憶装置８００中より読み出され、ラッ
チ２０ヘセツトされる。

ただし、この時、計算機のモデルによってはシステム中
にＶＭＣＰ側から仮想計算機のＰＥＲ機構を操作するた
めの制御機構が組み込まれていない場合があるので、そ
の制御機構が組み込まれていることを示すラッチ２１と
読み出し回路２２とがＡＮＤゲート２３によって論理積
が取られラッチ２０ヘセツトされる。

このラッチ２０の情報は、ＧＰＳＷのＰＥＲ制御制御ビ
ット状Ｒゲート１９によって論理和がとられ、マルチプ
レクサ１を通してＰＥＲ機構３００へ入力される。

これに対して、ＨＰＳＷのＰＥＲ制御ビットＲはそのま
まマルチプレクサ１を経てＰＥＲ機構３００へ入力され
る。このマルチプレクサは、前述した通り、仮想計算機
とＶＭＣＰの動作を示すラッチ１０によって制御される
。

第５図は、ＰＥＲ機構３００へ入力されるアドレス情報
に関する説明図である。

ＰＳＷ４０１中の２次に実行すべき命令の論理アドレス
ＮＩＡや、命令実行ユニット１００内で作成されるデー
タの論理アドレスは信号線６０５゜６０６を通り、アド
レス変換機構６０２を経て、信号線６０８を通り、命令
フェッチやデータの読み込み／書き出しを行うバッファ
ユニット１０１へ送られる。この時、アドレス変換機構
６０２は、ＰＳＷ４０１中のアドレス変換制御ビットＴ
によって制御され、この制御ビットＴがＯＮの場合は論
理アドレスから物理アドレスへと変換される。

また、上記制御ビットＴがＯＦＦの場合は物理アドレス
への変換は行われず、論理アドレスを物理アドレスとし
て出力する。

ＰＥＲ機構３００は、ＰＥＲ事象をチェックする場合に
主記憶装置８００のアドレスを必要とするが、この場合
、アドレス変換機構６０２を通過する前の論理アドレス
６０９と、通過後の物理アドレス６１０をマルチプレク
サ６０１によって選択し、ＰＥＲ機構３００へ入力する
。このマルチプレクサ６０１は、制御レジスタ（Ｍ）４
０２中に新たに設けたアドレス選択ビットＶによって制
御される。マルチプレクサ６０１は、その制御ビットＶ
がＯＮ、すなわちＰＥＲ機構３００による監視領域の開
始アドレスおよび終了アドレスを格納する制御レジスタ
（Ｓ）４０３および（Ｅ）４０４を。

論理アドレスとして取扱うことを要求した場合、論理ア
ドレス６０９を選択する。また、上記制御ビット■がＯ
ＦＦ、すなわちＰＥＲ事象の監視領域を物理アドレスで
指定しである場合は、アドレス変換終了後の物理アドレ
ス６１０が選択される。

制御レジスタ（Ｍ）４０２中のアドレス選択ビット■は
、第６図に示すＡＤＳＴＯＰコマンドのＶ／Ｒオペラン
ドによって指定される。第６図の例では、■はアドレス
ストップの指定、Ｓはストアストップの指定、■は論理
アドレスの指定、Ｒは物理アドレスの指定を示している
。従って、アドレスストップの場合は、ｒＩＶＪまたは
ｒＩＲＪと「停止アドレスＪ、ｒＯＦＦＪにより指定さ
れる。また、ストアストップの場合は、ｒＳＶＪまたは
ｒｓＲＪと「先頭アドレス」、「最終アドレス／バイト
数Ｊ、ｒＯＦＦＪにより指定される。

第７図は、プログラム事象発生時の制御装置２００の動
作について説明した図である。

ＰＥＲ機構３００から発生したプログラム事象は信号線
１７を通り制御装置２００へ送られる。

制御装置２００では、該プログラム事象の報告について
、その処置をいかに行うかを決定する機能を有する。こ
のため、制御装置２００では、ＧＰＳＷ４０１Ｇ（７）
ＰＥＲ制御ビットＲ，ＶＭＣＰから仮想計算機のＰＥＲ
機構を制御するための制御ビットＰ８の他、ＰＥＲ事象
を割込みによって仮想計算機上のプログラムに報告する
か又はインタセプシヨンによってＶＭＣＰへ報告するか
を制御する制御語（ＩＣ）７０２を入力する。また、Ｐ
ＥＲ機構とは別に、制御装置２００では、仮想計算機の
動作を監視し、仮想計算機の動作の結果によってインタ
セプシヨンを発生させる機構が具備されている。このた
め、プログラム事象とインタセプシヨンが同時に発生す
ることがあり、該事象をＶＭＣＰへ報告するための表示
部（Ｉ　Ｓ）７０３が備えられている。

制御装置２００は、以上の情報を総合判断し、命令実行
ユニット１００に対して、割込みを発生させることを要
求する信号３１と、インタセプシヨンを発生させること
を要求する信号３０を送信する。

次にインタセプシヨンを制御するための制御語（制御ビ
ット）ＩＣおよび、ＰＥＲ事象とインタセブションが同
時に発生したことを示す表示語（表示部）ＩＳについて
、第８図、第９図により説明する。

第８図は、インタセプシヨンについて制御を行うための
制御語（ＩＣ）７０２の構成図である。

該制御語７０２はインタセプシヨンを発生させるか否か
を制御する制御ビットの集合である。この制御ビットは
それぞれのビット位Ｉｎを用いてＩＣ（ｎ）で表すこと
にする。

上記制御語７０２中でＰＥＲ事象の処理について関連す
るフィールドは、仮想計算機上で命令例外が発生した場
合にインタセプトを要求するＩＣ（Ｏ）、特権命令例外
のインタセプトを要求するＩＣ（１）、命令例外、特権
命令例外、無条件に命令インタセプシヨンとなる命令の
実行を除いた。ＰＥＲ事象等のプログラム割込みのイン
タセプシヨンを要求するＩＣ（２）および、ＴＳ、Ｃ８
，ＣＤＳ命令実行時にコンデイションコードＣＣが“１
″であった場合のインタセプシヨンを要求するＩＣ（４
）、（５）。

（６）がある。ここで、そのビットがＯＮであれば、当
該事象が発生した場合はインタセプシヨンを発生させ、
ＶＭＣＰに対して制御を渡すことを要求する。また、上
記ビットがＯＦＦである場合は、インタセプシヨンを発
生させず、処理を仮想計算機へ任せる。

第９図は、上記表示語（Ｉ　Ｓ）７０３の構成例を示す
図である。これは、ＰＥＲ事象とインタセプシヨンが同
時に発生したことを示すものであり。

表示語７０３中のＩ、ビットがＯＮの場合、２つの事象
が同時に発生したことを表示する。

また、第１０図では、第７図で説明した、ＰＥＲ事象に
関する制御装置２００のマイクロプログラムの動作につ
いての説明図であり、本図はそれぞれ枝番（ａ）、　（
ｂ）　、　（ｃ）　、　（ｄ）に分けて示しである。

まず、命令の実行が開始されると、該命令が無条件イン
タセプシヨンを起こす命令か否かをチェックする（ステ
ップ１０００）、無条件インタセプシヨンを起こす命令
であれば、インタセプシヨンコードＣ０ＤＥに無条件イ
ンタセプシヨンが発生したことを示すコード“０４″を
設定する（ステップ１００１）。ここで、該インタセプ
シヨンとＰＥＲ事象が同時に発生したか否かをチェック
する（ステップ１００２）、ＰＥＲ事象が同時に発生し
ていれば、その事象を表示するための表示ビットＩ、を
ＯＮとする（ステップ１００３）、また、ＰＥＲ事象が
発生していなければ、工、をＯＦＦとしくステップ１０
０４）、インタセプシヨン処理へ移行（ステップ１０３
４）する（第１０図（ｄ）参照）。

次に、無条件インタセプシヨンを起こす命令でなければ
、命令例外インタセプシヨンを起こす命令か否かをチェ
ックする（ステップ１００５）。ここで、命令例外イン
タセプシヨンを起こす命令である場合は、ＰＥＲ事象が
同時に発生しているか否かをチェックする（ステップ１
００７）、そして、命令例外インタセプシヨンを制御す
るＩＣ（０）をチェックしくステップ１００８）、ＰＥ
Ｒ事象が同時に発生している場合、該ビットがＯＦＦで
あれば、プログラム割込み（ＰＥＲ割込み）のインタセ
プシヨンコードをセットする（ステップ１００９）。

ここで、ＰＥＲ事象が発生したことは、インタセプシヨ
ンコードＣ０ＤＥで表示されているので、■、は０ＦＦ
（７）ままとすル（ステップ１００１０）。

これに対して、ＩＣ（０）がＯＮの場合、つまり、命令
例外のインタセプシヨン要求を行った場合は、インタセ
プシヨンコードＣ０ＤＥに、命令例外インタセプシヨン
が発生したことを示すコードＬｌ　４４　＃ｊをセット
しくステップ１０１１）、　かつ、ＰＥＲ事象が同時に
発生したことを示す表示ビット■、をＯＮとする（ステ
ップ１０１２）。この後、インタセプシヨン処理へ移行
する（ステップ１０３４）。

また、命令例外インタセプシヨンを起こす命令の時に、
ＰＥＲ事象が同時に発生していない場合は（ステップ１
００７）、まず、命令例外インタセプシヨンを要求する
ｒｃ（ｏ）をチェックしくステップ１０１３）、ＩＣ（
０）がＯＦＦであれば、インタセプシヨンを発生させる
必要がないので、仮想計算機側へその処理を任せる（ス
テップ１０１４）。

ＩＣ（０）がＯＮであれば、命令例外インタセプシヨン
のコード“４４”をＣｏＤＥ八セッ上セツトテップ１０
１５）、■、をＯＦＦとして（ステップ１０１５−１）
、インタセプシヨン処理へ移行する（ステップ１０３４
）。

上記ステップ１００５において、命令例外インタセプシ
ヨンを起こす命令でない場合は、条件付きインタセプシ
ヨンを起こす命令か否かをチェッりしくステップ１００
６）、条件付きインタセブションを起こす命令である場
合は、第１０図（ｂ）に示す処理を行い、条件付きイン
タセプシヨンを起こす命令でない場合は、後述第１０図
（Ｃ）に示す処理を行う。

第１０図（ｂ）では、条件付きインタセプシヨンを起こ
す命令の時の処理概要を示す。

条件付きインタセプシヨンとは、命令の実行を直接ハー
ドウェアにまかせるか、または、ＶＭＣＰの介入によっ
てソフトウェアシミュレーションを行うかを制御できる
命令を実行したときに発生するインタセプシヨンである
。

条件付きインタセプシヨンを発生させる命令には、シス
テムの状態を変更する命令、タイマ制御に関する命令、
資源のシリアライゼーションに用いられる命令等がある
。これらの命令のインタセプシヨンの制御は、第８図の
ＩＣ７０２の各々のビットによって行われる。

まず、シリアライゼーションを行うためのＴＳ命令、Ｃ
Ｓ命令、ＣＤＳ命令を実行し該命令のコンデイションコ
ードが“１″である場合（これは命令の操作が失敗した
ことを示す）をチェックする（ステップ１０１６）。こ
の条件と合致し、インタセプシヨンを発生させる場合は
、さらに、この時、ＰＥＲ事象が同時に発生しているか
否かをチェックする（ステップ１０１７）。ここで、Ｐ
ＥＲ事象が同時に発生していれば、ＴＳ命令、Ｃ８命令
、ＣＤＳ命令でコンデイションコードがＩｔ　Ｉ　ＩＴ
となり、かつ、ＰＥＲ機構によるプログラム割込みが同
時に発生したことを示す命令およびプログラム割込みイ
ンタセプシヨンコード１１１２　ＩＩをＣ○ＤＥヘセッ
トする（ステップ１０１８）。

また、ＰＥＲ事象が同時に発生していなければ（ステツ
ー／１０１７）、インタセプシヨンコードＣ０ＤＥを“
０４″とシ（ステップ１０１９）、ＰＥＲ事象が同時に
発生していないので１．をＯＦＦする（ステップ１０２
０）。

この後、インタセプシヨン処理へ移行する（ステップ１
０３４）。

また、条件付きインタセプシヨンを発生させる命令にお
いて、ＴＳ命令、Ｃ８命令、ＣＤＳ命令等のシリアライ
ゼーションを行う以外の命令が実行された場合、インタ
セプシヨン条件が成立するか否かをチェックする（ステ
ップ１０２１）。条件が成立しなければ、該命令を直接
実行しくステップ１０２２）、条件が成立すれば、ステ
ップ１０１６からステップ１０２３へ移行し、インタセ
プシヨンコードＣ０ＤＥを“０４″とし、さらに、この
時ＰＥＲ事象が同時に発生しているか否かをチェックす
る（ステップ１０２４）。ここで、ＰＥＲ事象が同時に
発生している場合は、ＰＥＲによるプログラム割込みが
同時に発生したことを示す表示ビットエ、をＯＮとしく
ステップ１０２５）、インタセプシヨン処理へ移行する
（ステップ１０３４）。　ＰＥＲ事象が同時に発生して
いない場合は、工、をＯＦＦとしくステップ１０２６）
、インタセプシヨン処理へ移行する（ステップ１０３４
）。

第１０図（Ｃ）は、無条件インタセプシヨンも、命令例
外インタセプシヨン以外のインタセプシヨンも９条件付
きインタセプシヨンも発生しない場合の実行に関する処
理である。

まず、この場合ＶＭＣＰから仮想計算機のＰＥＲ機構を
制御するための制御ビットＰ１３をチェックしくステッ
プ１０２７）、該ビットがＯＮの場合。

このインタセプシヨンとＰＥＲ事象が同時に発生したか
をチェックしくステップ１０２８）、ＰＥＲ事象が同時
に発生したときは、ＰＥＲのプログラム割込みが発生し
たことを示すインタセプシヨンコード１１０８　＋７を
セットする（ステップ１０２９）。

また、ＰＥＲ事象なしのときは、該命令を直接実行する
（ステップ１０２９−１）。

上記制御ビットＰ８がＯＦＦの場合も（ステップ１０２
７）、同様にＰＥＲ事象が同時に発生したかをチェック
しくステップ１０３０）、ＰＥＲ事象が同時に発生した
場合は、さらにＰＥＲ事象をインタセプトするか否かを
制御するための制御フラグＩＣ（２）をチェックしくス
テップ１０３１）、該ビットがＯＦＦであれば、仮想計
算機にその事象を報告する（ステップ１０３２）。また
、ＩＣ（２）がＯＮであれば、インタセプシヨンコード
ＣＯＤＥにＰＥＲ事象が発生したことを示すためのプロ
グラム割込みインタセプシＪンのコード１１０８”をセ
ットする（ステップ１０３３）。この後、インタセプシ
ヨン処理へ移行する（ステップ１０３４）。

また、ステップ１０３０において、ＰＥＲ事象なしのと
きは、該命令を直接実行する（ステップ１０３３−１）
。

以上の実施例の動作により、仮想計算機のアドレススト
ップを行う場合、仮想計算機のＰＥＲ機構を制御する制
御ビットＰ８をＯＮとすることによって、仮想計算機の
ｐｓｗの更新が行われる命令および事象に関してインタ
セプシヨンを発生させる必要がなくなった。ここで、Ｐ
ＳＷ更新命令や割込み事象は、仮想計算機の動作中に頻
繁に発生するものであり、この事象をＶＭＣＰによるソ
フトウェアシミュレーションによらず直接実行できるこ
とは、システムの性能上、非常に大きな利点である。

〔発明の効果〕

以上説明したように、本発明によれば、仮想計算機の動
作中に、インタセプシヨンを発生することなく、ＶＭＣ
Ｐ側から仮想計算機のＰＥＲ機構を直接制御可能となり
、アドレストツブ／ストアストップ等のテストデパック
も、ＰＳＷのシステムマスク部を更新する命令および割
込み事象に関してインタセプシヨンを発生させずに行え
るようになる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す電子計算機システムの
全体構成図、第２図は本発明の詳細な説明図、第３図は
第１図における記録制御切換え回路の具体的構成例を示
す図、第４図は仮想計算機のＰＥＲ機構の制御ビットの
生成方式を説明するための図、第５図はＰＥＲ機構での
アドレスチェック方式の概念図、第６図はアドレスチェ
ック方式を制御するＶＭＣＰコマンドの例を示す図、第
７図はＰＥＲ事象を制御するための制御装置の動作説明
図、第８図、第９図はｐＥＲ１４ｍの制御情報の説明図
、第１０図は制御装置内のマイクロプログラムの概要図
である。１ｏＯ：命令実行ユニット、２ｏＯ：制御装置。３００　：　ＰＥＲ機構、４００Ｈ：ホスト資源、４０
０Ｇニゲスト資源、５００：記録制御切換え回路、５０
１：資源切換え部、８００：主記憶装置、８０１：制御
ビット、８０２：仮想計算機制御プログラム、８０３：
仮想計算機、１０：仮想計算機が動作していることを表
示するラッチ、２０：ＶＭＣＰから仮想計算機のＰＥＲ
機構を制御するための制御ラッチ。特許出願人　株式会社　日立製作所（はが３名）第７Ｇ図第図第図第図第図第図第図第図（Ｃ）第図（ｄ）

Claims

【特許請求の範囲】１、電子計算機システムで実行される命令の読み出しや
、主記憶装置の内容の変更の事象を含む命令実行事象を
監視するための命令事象記録装置を有し、１台の実計算
機システムのもとで複数台の仮想計算機を動作させる仮
想計算機システムとそれを制御する制御プログラム（Ｖ
ＭＣＰ）を有する電子計算機システムにおいて、上記命
令事象記録装置は、上記仮想計算機から上記制御プログ
ラムへ報告される命令の実行事象を、該仮想計算機のプ
ログラムの流れを制御するための制御語（ＰＳＷ）中の
該命令事象記録装置の動作を制御する記録制御情報（Ｒ
）に従って上記命令事象記録装置が該命令実行事象を監
視するか否かを決定する第１の手段と、上記制御プログ
ラムが該記録制御情報（Ｒ）の値に無関係に動作制御情
報（Ｐ＿ｓ）を指示し、該動作制御情報（Ｐ＿ｓ）に従
って、上記記録制御情報（Ｒ）とは無関係に上記命令事
象記録装置が該命令事象を監視するか否かを決定する第
２の手段と、上記第１の手段による動作と該第２の手段
による動作とを相互に切換える手段と、を有することを
特徴とする電子計算機システム。２、特許請求の範囲第１項記載の電子計算機システムに
おいて、上記動作制御情報（Ｐ＿ｓ）は該電子計算機シ
ステムの主記憶装置中に格納され、該仮想計算機を動作
させる命令を実行した場合に該動作制御情報を読み出し
、上記命令事象記録装置に送出する手段を有することを
特徴とする電子計算機システム。３、特許請求の範囲第１項記載の電子計算機システムに
おいて、上記命令事象記録装置が発生する命令の実行事
象のうちの命令の読み出し事象と、上記仮想計算機の実
行を中止させる動作（インタセプシヨン）が同時に発生
した場合に、該命令の読み出し事象とインタセプシヨン
が同時に発生したことを表示する手段を有することを特
徴とする電子計算機システム。４、特許請求の範囲第１項または第２項記載の電子計算
機システムにおいて、上記命令事象記録装置で主記憶装
置上からの命令の読み出し、データの読み出しおよび書
き込み時の主記憶装置のアドレスをチェックする場合、
論理アドレス、仮想アドレスおよび実アドレスを識別し
チェックする手段を有することを特徴とする電子計算機
システム。