JPH03142532A - 計算機システムの入出力実行装置 - Google Patents

計算機システムの入出力実行装置

Info

Publication number
JPH03142532A
JPH03142532A JP1279686A JP27968689A JPH03142532A JP H03142532 A JPH03142532 A JP H03142532A JP 1279686 A JP1279686 A JP 1279686A JP 27968689 A JP27968689 A JP 27968689A JP H03142532 A JPH03142532 A JP H03142532A
Authority
JP
Japan
Prior art keywords
bit
subchannel
input
output
instruction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1279686A
Other languages
English (en)
Inventor
Taro Inoue
太郎 井上
Hidenori Umeno
梅野 英典
Toshiharu Tanaka
俊治 田中
Toru Otsuki
大築 徹
Kiyoshi Ogawa
清 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1279686A priority Critical patent/JPH03142532A/ja
Publication of JPH03142532A publication Critical patent/JPH03142532A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、計算機システムを論理的に分割して複数の論
理的な計算機を実現するような計算機システムに関する
〔従来の技術〕
従来から1台の実計算機上で複数台の仮想的な計算機(
Virtual Machine : V M)を同時
に走行させるシステムとして、仮想計算機システム(V
irtual Machine System : V
 M S )が知られている。従来のVMSでは、VM
上で動作するオペレーティングシステム(Operat
ing System :OS)が発行した入出力命令
や該OSへの入出力割込みの処理は、仮想計算機モニタ
(Virtual MachineMonitor :
 V M M )が介在してソフトウェアのプログラム
でシミュレーションを行なっていた。従って、その入出
力シミュレーションによるオーバヘッドが問題であった
そこで、このオーバヘッドを削減するために、VMMを
介在させずに、ハードウェア機構で入出力命令や入出力
割込みを直接実行する方式が提案されている。この例と
しては、(文献l)米国特許第4494189号や(文
献2)特願昭59−5587および(文献3)特開昭6
4−37636が挙げられる。
また、VMSでは複数のOSの同時走行が可能であると
いうことを利用して、システムの移行用に利用されてき
た。そこでは、ホストのI/Oアーキテクチャとゲスト
のI/Oアーキテクチャが異なる場合があるや例えば、
ゲストのI/Oアーキテクチャが、入出力起動命令とし
て5tart I /O(SI○)命令や5tart 
I / OFast Re1ease(SIOF)命令
を使用するものであるとしくこれを以下では、「第1の
I/Oアーキテクチャ」と呼ぶことにする)、一方、ホ
ストのI/Oアーキテクチャが、入出力起動命令として
5tartSubchannel (S S CH)命
令を使用するものであるとする(これを以下では、「第
2のI/Oアーキテクチャ」と呼ぶことにする)。する
と、第2のI/Oアーキテクチャのホスト上で第1のI
/Oアーキテクチャのゲストを走行させる時、第IのI
/Oアーキテクチャのゲストが発行した入出力起動命令
(Start I / OFast Re1ease 
: SIOF)は、これに対応する第2のI/Oアーキ
テクチャの入出力起動命令である5tart 5ubc
hannel(SSCH)命令に変換する必要がある。
また、入出力割込みが発生したときには、この第2のI
/Oアーキテクチャにおける割込み情報であるサブチャ
ネル状態語(Subchannel 5tatus W
ord : S CS W)を、第1のI/Oアーキテ
クチャにおける割込み情報であるチャネル状態、語(C
hannel 5tatus Word :C5W)の
形式に変換する必要がある。
〔発明が解決しようとする課題〕
しかしながら、上記従来技術には以下のような問題があ
る。
OSは入出力を行なった装置の状態を調べるために、T
e5t 5ubchannel(T S CH)命令を
発行して該装置に関するサブチャネルの状態をテストし
て、その割込み情報を取得する。この割込み情報の中に
、チャネル等での障害(チャネル制御チエツク、インタ
ーフェース制御チエツク、パス動作不能等)に関するも
のが含まれていた時には、該情報はホストも取得して、
チャネルパス障害処理をする必要がある。ところが、ゲ
ストOSが発行したTSCH命令がホストの介在なしに
直接実行されると、先に述べたチャネル等での障害が起
こっていた場合では、ホストはそのことを認識できない
本発明の第1の目的は、従来の上記問題点を解決し、入
出力直接実行を行なっている時にも、ホストが障害情報
を取得し、チャネルパス障害処理を行えるようにするこ
とにある。
さて、先にのべたように、第1のI/Oアーキテクチャ
のゲストが発行したSIOF命令は、これに対応する第
2のI/Oアーキテクチャの入出力起動命令である5S
CH命令に変換しなければならない。また、入出力割込
み要求が発生したときには、この割込み情報(SCSW
)は第2の工/Oアーキテクチャの形式なので、これを
第1のI/Oアーキテクチャの形式(CSW)に変換す
る必要がある。この時、入出力の対象のデバイス(サブ
チャネル)の状態に応じて、それぞれのI/Oアーキテ
クチャの仕様に沿うようにこれらの変換を行なわねばな
らない。さもなければ、ゲストOSが誤動作することが
ある。しかし、両I/Oアーキテクチャの差のために、
すべてのケースにおいて厳密に正しい変換を行なうこと
はできない。そこで、このような場合には、ゲストOS
が正常に動作できる範囲で変換をすることになる。
本発明の第2の目的は、これらの変換をそれぞれのI/
Oアーキテクチャの仕様に沿うように実行し、厳密に正
しい変換を行なうことができない場合には、ゲストOS
が正常に動作できる範囲で変換をする手段を提供するこ
とにある。
〔課題を解決するための手段〕
上記、第1の目的を達成するために本発明では、論理的
な計算機上で動作するOSが、サブチャネルの状態をテ
ストしその割込み情報を取得するTe5t 5ubch
annel (T S CH)命令を発行した時、得ら
れた割込み情報の内容に応じてホストへ該TSCH命令
を割出す手段を設け、その割出し手段においては、あら
かじめホストが設定したマスクを使用する。
第2の目的を達成するために本発明では、第1のI/O
アーキテクチャを有する論理的な計算機上で動作するO
Sが発行した入出力起動命令(Start  I / 
OFast Re1ease : S I○F)に対し
て、該SIOF命令で指定されたデバイスに対応するサ
ブチャネルのサブチャネル状態語(Subchanne
l 5tatus Word : S CS W)の状
態が、該SIOF命令と非同期割込み要因あるいはこの
直前の入出力起動命令に関する割込み要因との同時発生
を示していた時、該サブチャネルの状態を、遅延条件コ
ード(CC)= ’1’ とし、デバイスステータスフ
ィールドは使用中(BSY)ビットとの論理和をとり、
機能制御(FC)フィールドはスタート機能(SF)ビ
ットのみを1↓′とし、動作制御(AC)フィールドは
スタート保留(SP)ビットのみを′‘1’とし、ステ
ータス制御(SC)フィールドはアラートステータス(
AS)ビットとステータス保留(STP)ビットのみを
′lyとして、該サブチャネルの割込みパラメータには
該SIOF命令で指定されたI/Oアドレスを設定し、
該SIOF命令に対する条件コード(Conditio
n Code : CC)にはOを設定して、該SIO
F命令を完了させる手段を設け、該論理的な計算機上の
OSへの入出力割込み要求が発生した場合には、チャネ
ル状態語(Channel 5tatusυord :
 CS W)の保護キーフィールドについては、該サブ
チャネルのSCSWのスタート機能(SF)ビット=′
l′の時にはSCSWのサブチャネル保護キーフィール
ドの内容を設定し、SFビット=“O′の時にはすべて
/O1 を設定し、CSWのビット4にはt Oj を
設定し、CSWのログアウト保留(L)ビットにはt 
Or を設定し、CSWの遅延条件コード(CC)フィ
ールドについては、該サブチャネルのSCSWのSFビ
ット=゛‘1’の時にはSCSWの遅延条件コード(C
C)フィールドの内容を設定し、SFビット=゛‘0’
の時にはすべて′‘0’を設定し、CSWのCCWアド
レスフィールドについては、該サブチャネルのSCSW
のSFビット=1工′の時にはSCSWのCCWアドレ
スフィールドのビット8〜31の内容を設定し、SFビ
ット=‘0’の時にはすべて′‘0’を設定し、CSW
の装置状態バイト(DSB)フィールドについては、該
SCSWの状態が入出力起動命令と非同期割込みあるい
は同期割込みの同時発生を示す時には、SCSWのデバ
イスステータス(DSB)フィールドと使用中(B S
 Y)ビットとの論理和を設定し、上記以外の時にはS
CSWのデバイスステータス(DSB)フィールドの内
容を設定し、CSWのチャネル状態バイト(CSB)フ
ィールドには該サブチャネルのSCSWのサブチャネル
ステータス(SSB)の内容を設定し、カウントフィー
ルドについては、該サブチャネルのSCSWのSFビッ
ト=‘1’の時にはSCSWのカウントフィールドの内
容を設定し、SFビット=/O′の時にはすべてI O
+を設定し、CSWのI/Oアドレスフィールドには該
サブチャネルのSCSWの割込みパラメータのビット1
6〜31を設定する手段を設けた。
〔作用〕
本発明においては、ゲストOSが発行したTSCH命令
によって得られたサブチャネルの割込み情報の各ビット
と、ホストがあらかじめ設定したマスクの各ビットの論
理積をとり、j 11であるビットが存在するか否かに
よって、該TSCH命令をホストへ割出すか否かを決定
する。よって、チャネル障害の発生を示すビットやパス
動作不能に対応するマスクのビット位置をホストがあら
かじめIll に設定しておくことにより、チャネル障
害が発生した際には、該TSCH命令がホストへ割出さ
れるので、ホストは割込み情報を取得でき、チャネルパ
ス障害処理を実行できる。
また、第1のI/OアーキテクチャのゲストのOSがS
IOF命令を発行したとき、該S IOF命令により指
定されたデバイスに対応するサブチャネルのscswが
、非同期割込み要因または直前の入出力起動に関する同
期割込み要因の同時発生の状態を示していた場合、該サ
ブチャネルのscswにおいて、遅延条件コードをlに
設定し、デバイスステータスフィールドは使用中(BS
Y)ビットとの論理和をとる。そして、サブチャネル状
態語の機能制御(FC)、動作制御(AC)。
ステータス制御(S C)のフィールドにおいて。
スタート機能(SF)ビット、スタート保留(SP)ビ
ット、アラートステータス(AS)ビット、ステータス
保留(STP)ビットのみを′‘1’に設定する。さら
°に該サブチャネルの割込みバラメータには該SIOF
命令で指定されたI/Oアドレスを設定する。そして、
該SIOF命令に対しては条件コード=0を設定し、該
SIOF命令を完了させる。これによって、第2のI/
Oアーキテクチャの仕様に従って変換、が実行されたこ
とになる。
また、第2のI/Oアーキテクチャの割込み情報である
scswから、第1のI/Oアーキテクチャの割込み情
報であるCSWへの入出力情報の変換において、SCS
Wのスタート機能(S F)ビット=‘0’の場合に有
効でないフィールドに関しては、対応するCSWにはO
をセットする。
また、scswが非同期割込み要因あるいは同期割込み
要因との同時発生の状態を示している場合は、SCSW
のデバイスステータスバイトと使用中(B S Y)の
ビットの論理和を、CSWのデバイスステータスバイト
(DSB)には設定する。
以上のようにすることにより、第2のI/Oアーキテク
チャの割込み情報(scsw)から第1のI/Oアーキ
テクチャの割込み情報(CS W)への変換が、第Iの
I/Oアーキテクチャの仕様に沿って実行されたことに
なる。
〔実施例〕
以下、本発明の一実施例を図面により説明する。
ただし、本実施例においてMモードとは前出の第1のI
/Oアーキテクチャのことを指し、M/EXモードとは
前出の第2のI/Oアーキテクチャのことを指す。
第1図は本発明の工実施例のシステムの全体図を示した
ものである。計算機は主記憶装置(/O00) 。
命令プロセッサ(以下、IPと記す)(2000)。
入出カプロセッサ(以下、IOPと記す) (3000
)。
入出力制御装置(以下、工○Cと記す)  (4000
) 。
入出力装置(5000)、システム制御装置(以下、S
Cと記す)(6000)、および拡張記憶装置(以下、
ESと記す)  (9000)から構成されている。こ
こではIOCおよび入出力装置は1台ずつ設けられてい
るが、いずれも複数台存在するのが普通である。
主記憶装置(/O00)には、I/O実行要求キュー(
1/O0) 、I/O割込み要求キュー(1200)、
入出力装置に対応する数だけのサブチャネル(1400
)、および各ゲストの状態を格納する領域であるSD 
(1500)が格納されている。
また、IP (2000)には、主記憶装置(/O00
)から読み出された命令が格納される命令レジスタ(2
/O0)、命令をデコードするための命令デコーダ(2
1/O)、命令を実行するための命令実行回路(212
0)、ホストが割込み可能か否かを判定するホスト割込
み起動回路(22/O)、ホストが割込み可能であるこ
とを記憶するラッチLH(2230)、ゲストが割込み
可能か否かを判定するゲスト割込み起動回路(2220
)、ゲストが割込み可能であることを記憶するラッチL
G (2240)、割込み処理を実行する割込み処理回
路(2300)が設けられる。また各種レジスタとして
、ゲスト実行モード(以下、IEモードと記す)ビット
(2400)ホストに対応するホストプログラムステー
タスワード(以下、ホストpswと記す)(24/O)
とホストコントロールレジスタ6(以下、ホストCR6
と記す)(2420)、ゲストに対応するゲストPSW
(2430)とゲストCR6(2440)。
走行中ゲストの専有サブクラスのマスクを保持する入出
力直接実行用ゲストCR6(2450)、ホストプリフ
ィクスレジスタ(2460)、およびゲストプリフィク
スレジスタ(2470)が設けられている。
割込み要求が発生した時には、ホスト割込み起動回路(
22/O)ではホストP 5W(24/O)のI/Oマ
スクとホストCR6(2420)を用いてホストの割込
み可能性を判断し1割込み可能ならばラッチLH(22
30)を′‘1’にする。また、ゲスト割込み起動回路
(2220)ではゲストP 5W(2430)のI/O
マスクとゲストCR6(2440)を用いてゲストの割
込み可能性を判断し、割込み可能ならばラッチLG (
2240)を‘1’にする。
次に、割込み処理回路(2300)の詳細を第2図に示
す。LH(2230)およびLG(2240)からの信
号は、ANDゲート(2322)、(2324)。
(2326)とORゲート(2328)の働きにより、
LH(2230)とLG (2240)が共に′‘1’
の時(ゲスト割込み、ホスト割込みが共に可能な時)と
、LH(2230)のみが′‘1’の時(ホスト割込み
のみが可能な時)には、ORゲート(2328)の出力
が′llになり、ホスト割込み処理マイクロプログラム
(μP)(2330)を起動する。一方、LG (22
40)のみが111の時(ゲスト割込みのみ可能な時)
にはANDゲート(2326)の出力が′‘1’になる
ホスト割込み処理μP (2330)では、まず、LG
(2240)をリセットしくステップ2332)、17
0割込み要求キュー(1200)から核剤込み要求をデ
キューして(ステップ2334)、ホストプリフィクス
レジスタ(2460)を用いてPSWのスワップが行わ
れる(ステップ2336)。
次に、割込みパラメータをサブチャネルから得て、それ
をホストPSAに格納しくステップ2338)。
LH(2230)をリセットして(ステップ2340)
、次の命令の実行を開始する(2360)。
さて、scswレジスタ(2302)にはサブチャネル
の割込み情報であるサブチャネル状態語(Subcha
nnel 5tatus Word : S CS W
)  (その詳細は後述する)が格納され、マスクレジ
スタ(2304)にはSIE命令の処理時に5D(15
00)中のMASK (1506)、MASK−DSB
(1508)、および、MASK−3SB(151o)
の内容がロードされる。そして、ゲストモードビット(
2306)は、ゲストの■/○アーキテクチャを示すた
めのビットで、‘1’の時にはM/EXモードを表わし
、/O′の時にはMモードを表わす。このゲストモード
ビット(2306)は、SIE命令の処理の中でセット
される。scswレジスタ(2302)とマスクレジス
タ(2304)の対応するビットはANDN−ゲート群
308)でそれぞれ論理積を取られ、ORゲート(23
工O)の働きにより、それら中で1ビツトでもその論理
積が′‘1’であるようなビットが存在した時には、O
Rゲート(23/O)の出力は+ 11 になる。
以上より、ORゲート(23/O)の出力が/O +で
、かつANDゲート(2326)の出力が′‘1’ (
ゲスト割込みが可能)で、かつゲストモードがMモード
の場合には、ANDゲート(2320)の出力が′‘1
’となり、Mモード割込み処理マイクロプログラム(μ
P)(2370)が起動される。Mモード割込み処理μ
P(2370)では、170割込み要求がI/O割込み
要求キュー(1200)からデキューされ(ステップ2
372) 。
ゲストプリフィクスレジスタ(2470)を用いてゲス
トPSAでPSWスワップが行なわれる(ステップ23
74)。そして、scswレジスタ(2302)に格納
されている情報を基にしてチャネル状態語(Chann
el 5tatus Word : CS W)が第7
図に示すような対応で構成され、ゲストPSAに格納さ
れ処理を終了し、次の命令を実行する(2360)。第
8図にCSWの構成を示す。
CSWは8バイトの大きさで、保護キー、ログアウト保
留(L)、遅延条件コード(cc)、ccwアドレス、
カウント、装置状態バイト(DSB)。
チャネル状態バイト(CSB)の各フィールドから成る
そして、ANDゲート(2326)の出力が′工′ (
ゲスト割込みが可能)で、かつゲストモードがM/EX
モードの場合には、ANDゲート(2318)(7)出
力が′‘1’となり、M/EXモード割込み処理マイク
ロプログラム(μP)(2350)が起動される。M/
EXモード割込み処理μp (2350)では、170
割込み要求がI/O割込み要求キュー(1200)から
デキューされ(ステップ2352)、ゲストプリフィク
スレジスタ(2470)を用いてゲストPSAでPSW
スワップが行ない(ステップ2354)、割込み情報を
ゲストPSAに格納して(ステップ2356)、処理を
終了し、次の命令を実行する(2360)。
また、ORゲート(23/O)の出力がtlJで、かつ
ゲストモードがM/EXモードの場合で、かつ命令がT
SCH命令であった場合には、ANDゲート(2314
)の出力が′‘1’ となり、ホストインタセプション
処理μP(2380)が起動される。ホストインタセプ
ション処理μP(2380)では命令インタセプション
用のインタセプションコードがSDに格納され(ステッ
プ2382)、IRBが格納され(ステップ2383)
、その他のインタセプション情報をSDに格納しくステ
ップ2390) 、SIE命令の次の命令の実行を行な
う (2360)。
さらに、○Rゲー)、(23/O)の出力が′‘1’で
、かつゲストモードがMモードの場合で、かつANDゲ
ート(2326)の出力が′‘1’ (ゲストが割込み
可能)であった場合には、ANDゲート(2312)の
出力が′‘1’となり、やはりホストインタセプション
処理μp (2380)が起動される。このケースでは
、I/O割込み要求をI/O割込み要求キュー(120
0)からデキューシ(ステップ2384)、割込み情報
をSDに格納する(ステップ2386)。そして、工/
O割込みインタセプション用のインタセプションコード
をSDに格納しくステップ2388)、あとは先はどと
同様に、その他のインタセプション情報をSDに格納し
くステップ2390)、SIE命令の次の命令の実行を
行なう(2360)。
また、処理している命令がTSCH命令で、かつORゲ
ート(23/O)の出力がt Ojの場合には、AND
ゲート(2311)の働きにより、命令実行用マイクロ
プログラム(μP)(2130)内のTSCH命令処理
用のマイクロプログラムが起動される。
次に、IEモードに入るためのS I E (Star
tInterpretive Execution)命
令のオペランドとして示されるSD (1500)の構
成のうちで本発明に関連のあるものを第3図に示す。第
3図において、PSW (1502)はゲストのpsw
を格納する領域であり、制御レジスタ(1504)はゲ
ストの制御レジスタを格納する領域である。当然、ゲス
トの制御レジスタ6 (CR6)はこの中に格納される
。MASK (1506)、MASK−DSB(150
8)、および、MASK−3SB(15/O)には、ゲ
ストのTSCH命令で得られる割込み情報に応じて該T
SCH命令をホストへ割出すか否かを指定するためのマ
スクがホストにより設定される。これらは、それぞれ、
後に示すサブチャネル状態語(scsw)のビット0〜
15、DSB、および、SSBの各ビットに対応するの
で、ホストは割出したい情報のビットに対応するマスク
を′‘1’に設定すればよい。
さて、SIE命令は主記憶装置(/O00)上にあるS
D (1500)のアドレスをオペランドとして有する
。このSIE命令が発行されると、命令実行回路(21
20)により、IEモードピット(2400)にはゲス
ト走行中を示すlitがセットされ、ホストP 5W(
24/O)とホストCR6(2420)にはホストのp
swとCR6の内容がロードされ、ゲストPSW (2
430)とゲストCR6(2440)には、該SIE命
令のオペランドで指定されたSD (1500)の中の
ゲストPSW(1502)とゲストCR6(1504)
の内容がロードされ、MASK(1506)、MASK
−DSB (1508)、および、MASK−8SB 
(15/O)の内容がマスクレジスタ(2304)にロ
ードされる。
次に、サブチャネルの状態をテストして、該サブチャネ
ルの割込み情報を格納するTe5tSubchanne
l (T S CH)命令について述べる。
第4図にTSCH命令の形式を示す、TSCH命令は、
汎用レジスタ1 (GRI)のビット16からビット3
1でサブチャネル番号を指定し、第2オペランドが示す
主記憶装置上の領域(B2+D2)にGRIで指定した
サブチャネルの割込み情報を格納する。さらに、このと
きのサブチャネルの状態(状態保留か否か)を条件コー
ド(Condition Code : CC)に反映
する。状態保留の時はCC=Oで、状態保留でない時は
CC=1である。また、格納されるサブチャネルの割込
み情報を割込み応答ブロック(Interruptio
nResponse Block : I RB )と
いう。このIRBの構成を第5図に示す。
割込み応答ブロックは、サブチャネル状態語(Subc
hannel 5tatus Word : S CS
 W) 、拡張状態語(Extended 5tatu
s Word : E S W) 、拡張制御語(Ex
tended Control Word : E C
W)の3つの部分から成る。SCSWの第0バイトの第
5ビツト(L)がlljの時にはESWにログアウト情
報が格納されていることを示しており、このビットはチ
ャネルあるいはデバイスで障害を検出した時に′‘1’
にされる。また、SCSWの第Oバイトの第15バイト
(N)が′‘1’の時にはパス動作不能を示している。
このSCSWの第O〜15ビット、DSB、および、S
SBは、S D (1500)中のMASK (150
6)、MASK−DSB(1508)、および、MA 
S K−S S B (15/O)における各ビットと
1対工に対応する。よって、ホストがMASK (15
06)の第Oバイトの第5ビツトと第Oバイトの第15
ビツトを‘1’に設定することにより、チャネルやデバ
イスで障害が発生したときやパス動作不能になっていた
場合には、該TSCH命令はホストに割出される。そし
て、ホストはその障害情報を取得し、チャネルパス障害
処理を行うことができる。
次に、ゲストOSが発行したTSCH命令の処理を述べ
る。命令デコーダ(21/O)でデコードされた命令が
TSCHであった場合は、信号線(2313)が′‘1
’にされ、サブチャネルの割込み情報をscswレジス
タ(2302)へ格納する。すると割込み処理回路(2
300)のANDゲート群(2308)で核剤込み情報
の各ビットとマスクレジスタ (2304)の各ビット
との論理積がとられる。その結果、1ビツトでも゛工′
であるビットが存在するときにはORゲート(23/O
)の出力がt 1 j となり、ホストインタセプショ
ン処理マイクロプログラム(μP)(2380)が起動
される。一方、 ′l′のビットが存在しないときには
、ORゲート(23/O)の出力はj Oj となり、
命令実行回路(2120)内の命令実行用μP (21
30)の中のTSCH命令処理のμPが起動され、該T
SCH命令の処理が実行される。上記の一連の処理によ
って、ゲストが発行したTSCH命令で得られた割込み
情報の中に、ホストがマスクで指定した情報が含まれて
いた場合には、該TSCH命令はホストに割出される。
次に、Mモードの論理的な計算機上のOSから発行され
たSIOF命令の処理を第6図に従って説明する。
まず、IE全モード否かを調べ(ステップ2802)、
IE全モードない場合には1通常のSIOF命令の処理
を実行して(ステップ2804)、処理を終了する(ス
テップ2806)。
IE全モードあった場合には、S IOF命令のLEモ
ードにおける実行環境をチエツクしくステップ2808
)、NGならその状況によってホストインタセプション
処理か、またはプログラム割込み処理を行って(ステッ
プ28/O)、処理を終了する(ステップ2812)。
OKであった場合には、つぎに、該SIOF命令で使用
するチャネルアドレス語(ChannelAddres
s Word : CAW)のビット4〜7がすべて0
か否かをチエツクしくステップ2814) 、0でない
ビットが存在する場合は該SIOF命令に対して条件コ
ード(Condition Code : CC) =
 1をセットしくステップ2816)、ゲストのチャネ
ル状態語(Channel 5tatus Word 
: CS W)にプログラムチエツクを格納して(ステ
ップ2818)、処理を終了する(ステップ2820)
ステップ2814においてCAWのビット4〜7がすべ
てOの場合は、次に、該SIOF命令で指定した装置に
対応するサブチャネルが非同期割込み、または直前の入
出力起動命令に関する同期割込みに関するステータスを
保留中か否かを調べる(ステップ2822)。これらの
いずれかのステータスを保留中であるということは、サ
ブチャネル状態語(Subchannel 5tatu
sすord : S CS W)の中のスタート記能(
S F)ビット=‘0’かっホルト機能(HF)ビット
=‘0’かつクリア機能(CF)ビット=‘0’かつア
ラートステータス(AS)ビット=‘1’かつステータ
ス保留(STP)ビット=‘1’であるということであ
る。いずれかのステータスを保留中の時は、該S IO
F命令に対してCC=0をセットする(ステップ282
4)。さらに、scswにおいて、遅延条件コードを1
にセットし、デバイスステータスバイト(DSB)の使
用中(BSY)ビットをセットし、機能制御(FC)、
動作制御(AC)。
ステータス制御(SC)の各フィールドにおいて、SF
、スタート保留(SP)、AS、STPのビットのみを
IIにし、サブチャネルの割込みパラメータにI/Oア
ドレスをセットする(ステップ2826)。そして、処
理を終了する(ステップ2828)。
一方、非同期割込み、または直前の入出力起動命令に関
する同期割込みに関するステータスを保留中でなかった
場合は、ステータス保留中か否かを調べ(ステップ28
30)、ステータス保留中の場合は、該SIOF命令に
対してCC=2をセットしくステップ2834)、処理
を終了する(ステップ2836)。
ステータス保留中でない場合は、スタート、ホルトまた
はクリア機能が進行中かどうかを調べ(ステップ283
2)、進行中の場合は該SIOF命令に対してCC=2
をセットしくステップ2834)、処理を終了する(ス
テップ2836)。進行中でない時は、該SIOF命令
で指定された装置に対応するサブチャネルに入出力を開
始するための情報をセットしくステップ2838)、該
S IOF命令に対してCC=Oをセットして(ステッ
プ2840)、入出カプロセッサ(IOP)に起動信号
を送出しくステップ2842)、処理を終了する(ステ
ップ2844)。
一方、入出力割込みは、Mモード割込み処理マイクロプ
ログラム(2370)内のステップ2376において、
第7図のようにscswを基にして、Mモードの入出力
割込み情報であるCSWに変換される。
〔発明の効果〕
本発明によれば、仮想計算機の入出力直接実行を行う場
合、ゲストOSが発行するTe5tSubchanne
l (T S CH)命令で得られる割込み情報の中に
、チャネル等での障害に関するものが含まれていた時に
は、該TSCHSC性ホストに割出され、該情報をホス
トも取得でき、チャネルパス障害処理を行なえる。また
、M/EXモードのホスト上でMモードのゲストを動作
させる場合、入出力起動命令(SIOF命令)および入
出力割込み情報の変換を両I/Oアーキテクチャの仕様
に沿って行うことができる。
【図面の簡単な説明】
第1図は本発明の一実施例のシステムの全体図であり、
第2図は割込み処理回路の説明図である。 第3図はSDの本発明に関連する部分の構成図、第4図
はTSCHSC性命令形式を示す図、第5図はTSCH
SC性得られる割込み応答ブロック(IRB)の構成図
である。第6図はSIOF命令の処理フロー図、第7図
はM/EXモードからMモードへの入出力割込み情報の
変換を示す図、第8図はMモードの入出力割込み情報で
あるチャネル状態語(C3W)の構成を示す図である。 /O00・・・主記憶装置、1500・・・SD、20
00・・・命令プロセッサ(IP)、2300・・・割
込み処理回路、2302・・・scswレジスタ、23
04・・・マスクレジスタ、2330・・・ホスト割込
み処理マイクロプログラム、2350・・・M/EXモ
ード割込み処理マイクロプログラム、2370・・・M
モード割込み処理マイクロプログラム、2380・・・
ホストインタセプション処理マイクロプログラム、30
00−A出カブ0−t=ツサ(I OP)、4000・
・・入出力制御装置(工○C)、5000・・・入出力
装置、6000・・・システム制御装置(SC)、90
00・・・拡張記憶装置。 粛 l 凹 弔 図 早 第 図 第 り 図 鴇 6 圀 第 図 鳩 ? 圀

Claims (1)

  1. 【特許請求の範囲】 1、1台の実計算機上で、該計算機資源を分割して複数
    の論理的な計算機を同時に走行させることができる計算
    機システムが、論理的な計算機上で動作するオペレーテ
    ィングシステム(OS)が発行する入出力命令および該
    OSへの入出力割込みを、ホストの介入なしに直接実行
    する入出力直接実行手段を有する入出力実行装置におい
    て、該OSが、サブチャネルの状態をテストしその割込
    み情報を取得するための命令(TestSubchan
    nel:TSCH命令)を発行した際に、得られた割込
    み情報の内容に応じて、該TSCH命令をホストへ割出
    す手段を有することを特徴とする計算機システムの入出
    力実行装置。 2、請求項第1項記載の割出し手段においては、あらか
    じめホストが設定したマスクを、用いることを特徴とす
    る計算機システムの入出力実行装置。 3、1台の実計算機上で、該計算機資源を分割して複数
    の論理的な計算機を同時に走行させることができる計算
    機システムで、論理的な計算機の入出力アーキテクチャ
    (第1のI/Oアーキテクチャ)と実計算機の入出力ア
    ーキテクチャ(第2のI/Oアーキテクチャ)が異なる
    時に、論理的な計算機上で動作するオペレーティングシ
    ステム(OS)が発行する入出力命令および該OSへの
    入出力割込みを、ホストの介入なしに直接実行すること
    を可能とする入出力直接実行装置を有する時、 該論理的な計算機上で動作するOSが発行した入出力起
    動命令(StartI/OFastRelease:S
    IOF)に対して、該SIOF命令で指定されたデバイ
    スに対応するサブチャネルのサブチャネル状態語(Su
    bchannelStatusWord:SCSW)の
    状態で、該SIOF命令と非同期割込み要因あるいはこ
    の直前の入出力起動命令に関する割込み要因との同時発
    生を示していた時、該サブチャネルの状態を、遅延条件
    コード(DCC)=‘1’とし、デバイスステータスフ
    ィールドは使用中(BSY)ビットとの論理和をとり、
    機能制御(FC)フィールドはスタート機能(SF)ビ
    ットのみを‘1’とし、動作制御(AC)フィールドは
    スタート保留(SP)ビットのみを‘1’とし、スター
    タス制御(SC)フィールドはアラートステータス(A
    S)ビットとステータス保留(STP)ビットのみを‘
    1’として、該サブチャネルの割込みパラメータには該
    SIOF命令で指定されたI/Oアドレスを設定し、該
    SIOF命令に対する条件コードには0を設定して、該
    SIOF命令を完了させる手段と、 該論理的な計算機上のOSへの入出力割込み要求が発生
    した場合には、チャネル状態語 (ChannelStatusWord:CSW)の保
    護キーフィールドについては、該サブチャネルのSCS
    Wのスタート機能(SF)ビット=‘1’の時にはSC
    SWのサブチャネル保護キーフィールドの内容を設定し
    、SFビット=‘0’の時にはすべて‘0’を設定し、
    CSWのビット4には‘0’を設定し、CSWのログア
    ウト保留(L)ビットには‘0’を設定し、CSWの遅
    延条件コード(CC)フィールドについては、該サブチ
    ャネルのSCSWのSFビット=‘1’の時にはSCS
    Wの遅延条件コード(CC)フィールドの内容を設定し
    、SFビット=‘0’の時にはすべて‘0’を設定し、
    CSWのCCWアドレスフィールドについては、該サブ
    チャネルのSCSWのSFビット=‘1’の時にはSC
    SWのCCWアドレスフィールドのビット8〜31の内
    容を設定し、SFビット=‘0’の時にはすべて‘0’
    を設定し、CSWの装置状態バイト(DSB)フィール
    ドについては、該SCSWの状態が入出力起動命令と非
    同期割込みあるいは同期割込みの同時発生を示す時には
    、SCSWのデバイスステータス(DSB)フィールド
    と使用中(BSY)ビットとの論理和を設定し、上記以
    外の時にはSCSWのデバイスステータス(DSB)フ
    ィールドの内容を設定し、CSWのチャネル状態バイト
    (CSB)フィールドには該サブチャネルのSCSWの
    サブチャネルステータス(SSB)の内容を設定し、カ
    ウントフィールドについては、該サブチャネルのSCS
    WのSFビット=‘1’の時にはSCSWのカウントフ
    ィールドの内容を設定し、SFビット=‘0’の時には
    すべて‘0’を設定し、CSWのI/Oアドレスフィー
    ルドについては、該サブチャネルのSCSWの割込みパ
    ラメータのビット16〜31を設定する手段を有するこ
    とを特徴とする計算機システムの入出力実行装置。
JP1279686A 1989-10-30 1989-10-30 計算機システムの入出力実行装置 Pending JPH03142532A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1279686A JPH03142532A (ja) 1989-10-30 1989-10-30 計算機システムの入出力実行装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1279686A JPH03142532A (ja) 1989-10-30 1989-10-30 計算機システムの入出力実行装置

Publications (1)

Publication Number Publication Date
JPH03142532A true JPH03142532A (ja) 1991-06-18

Family

ID=17614457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1279686A Pending JPH03142532A (ja) 1989-10-30 1989-10-30 計算機システムの入出力実行装置

Country Status (1)

Country Link
JP (1) JPH03142532A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0540643A (ja) * 1991-08-06 1993-02-19 Nec Corp 複数os同時動作時のh/w割込み制御方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0540643A (ja) * 1991-08-06 1993-02-19 Nec Corp 複数os同時動作時のh/w割込み制御方式

Similar Documents

Publication Publication Date Title
KR930008265B1 (ko) 가상 계산기 시스템의 입출력 제어방법
US5187802A (en) Virtual machine system with vitual machine resetting store indicating that virtual machine processed interrupt without virtual machine control program intervention
JP2629278B2 (ja) 仮想計算機システム
US12014199B1 (en) Virtualization extension modules
JPS58191046A (ja) Cpu制御方法
JPH0512045A (ja) 計算機システムの動作継続方法および装置
JPS61206043A (ja) 仮想計算機システムにおける割込制御方法
JPS6017539A (ja) エミユレ−シヨン方式
JPH0533423B2 (ja)
JPS6258341A (ja) 入出力割込処理方式
JPH05216689A (ja) コンピュータ装置およびコンピュータ装置を動作させる方法
EP0290942B1 (en) Guest machine execution control system for virtual machine system
JPH03142532A (ja) 計算機システムの入出力実行装置
JPH0192843A (ja) データ処理装置
JPH0564375B2 (ja)
JPH09282196A (ja) 複合論理プロセッサシステムのプログラム走行制御方式
JPS6049352B2 (ja) デ−タ処理装置
JPS61184643A (ja) 仮想計算機の起動制御方式
JPH04227547A (ja) 情報処理装置
JP2610966B2 (ja) 仮想計算機制御方法
JPS6097440A (ja) 仮想多重プロセツサ装置
JPH0219937A (ja) 電子計算機システム
JP2899009B2 (ja) 情報処理装置
JPH0754469B2 (ja) 仮想計算機システムのための入出力命令実行装置
JPS6325736A (ja) 仮想計算機システムにおける割込み制御方式