JPS6325736A - 仮想計算機システムにおける割込み制御方式 - Google Patents
仮想計算機システムにおける割込み制御方式Info
- Publication number
- JPS6325736A JPS6325736A JP16799586A JP16799586A JPS6325736A JP S6325736 A JPS6325736 A JP S6325736A JP 16799586 A JP16799586 A JP 16799586A JP 16799586 A JP16799586 A JP 16799586A JP S6325736 A JPS6325736 A JP S6325736A
- Authority
- JP
- Japan
- Prior art keywords
- level
- register
- interrupt
- computer system
- interruption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 7
- 238000012545 processing Methods 0.000 claims description 4
- 238000005452 bending Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は仮想算機システムのプログラム制御方式に係り
、特に複数の○Ｓを１つの計算機システム上で並行して
動作させるのに好適な管理プログラムをそなえた仮想計
算機システムの割込制御方式に関する。
、特に複数の○Ｓを１つの計算機システム上で並行して
動作させるのに好適な管理プログラムをそなえた仮想計
算機システムの割込制御方式に関する。
［従来の技術］
最近の計算機の利用形態として仮想計算機方式が広く使
用されている。仮想計算機システムと実計算システムの
比較を第２図に示す０通常の実計算機では第２図（ｂ）
に示すように、記憶装置（ＭＭ）１１１、処理装置（Ｃ
ＰＵ）１１２、入出力制御装置（ＩＯＧ）１１３．入出
力装置（Ｉｌｏ）１２に対してハードウェアとソフトウ
ェアの双方を制御する（Ｏ３）１５が存在し、その下に
各アプリケーションＡＰが存在している。これに対して
仮想計算機システム（ＶＭＳ）では第２図（ａ）に示す
ようにハードウェア（１１）に対してＯＳに対する特殊
な制御プログラムＶＭＣＰ（１３）が存在し、これが仮
想計算機を制御する。
用されている。仮想計算機システムと実計算システムの
比較を第２図に示す０通常の実計算機では第２図（ｂ）
に示すように、記憶装置（ＭＭ）１１１、処理装置（Ｃ
ＰＵ）１１２、入出力制御装置（ＩＯＧ）１１３．入出
力装置（Ｉｌｏ）１２に対してハードウェアとソフトウ
ェアの双方を制御する（Ｏ３）１５が存在し、その下に
各アプリケーションＡＰが存在している。これに対して
仮想計算機システム（ＶＭＳ）では第２図（ａ）に示す
ようにハードウェア（１１）に対してＯＳに対する特殊
な制御プログラムＶＭＣＰ（１３）が存在し、これが仮
想計算機を制御する。
仮想計算機は、実記憶装置内に各仮想記憶領域Ｖ Ｍ
１ 、Ｖ Ｍ ２ 、 Ｖ Ｍ ３ ”’をとり、そ、
ｌ： ニＣＰ Ｕ 。
１ 、Ｖ Ｍ ２ 、 Ｖ Ｍ ３ ”’をとり、そ、
ｌ： ニＣＰ Ｕ 。
ＭＭ、ＩＯＣ等の仮想ハードウェアを保持し、そこに通
常のＯ３（１４）を走向させることで各計算機が実計算
機を時分割に使用することで、１台の実計算機があたか
も複数の計算機のように動作する。
常のＯ３（１４）を走向させることで各計算機が実計算
機を時分割に使用することで、１台の実計算機があたか
も複数の計算機のように動作する。
上記仮想計算機システムの動作において、システム上で
発行される通常の命令に関しては実計算機のまま動作し
、仮想計算機システムを制御する命令、入出力装置を制
御する命令、割込の動作に関しては、仮想計算機システ
ムを制御するプログラムを通知し、このプログラムが仮
想計算機の動作として記憶装置ＭＭ上の仮想ハードウェ
ア情報を参照して、必要な処理を行った後、仮想計算機
システムにＭ御を戻す。したがって、１台の計算機にお
いて、複数のＯＳが見掛上同時に走行することになる。
発行される通常の命令に関しては実計算機のまま動作し
、仮想計算機システムを制御する命令、入出力装置を制
御する命令、割込の動作に関しては、仮想計算機システ
ムを制御するプログラムを通知し、このプログラムが仮
想計算機の動作として記憶装置ＭＭ上の仮想ハードウェ
ア情報を参照して、必要な処理を行った後、仮想計算機
システムにＭ御を戻す。したがって、１台の計算機にお
いて、複数のＯＳが見掛上同時に走行することになる。
しかしながら、仮想計算機システムでは、直接実計算機
でＡＰを実行する場合に比べて性能が低下する。これは
特権命令や割込みの制御、仮想計算機の切替え制御など
に時間が費やされるためである。この改善において上記
命令を一部ハードウエア化する方式がとられているが、
ここで特に割込みの制御に関する従来の方式として例え
ば、特開昭５５−１１２６５１号に記載のようにＯＳを
制御しているＰＳＷを修飾する修飾レジスタとＯＳに対
する割込みベンディング状態を保持するベンディングレ
ジスタとをもうけ上記修飾レジスタの内容によってＯＳ
がＰＳＷの内容をしって割込み不可とした場合でも現実
にハードウェアを制御するカレントＰＳＷに関して割込
み可となるような修飾が行われかつ上記ベンディング・
レジスタの内容によって、オペレーティング・システム
がＰＳＷの内容を割込み可とした場合に当該○Ｓに割込
みベンディング状態を、反映するためにカレントＰＳＷ
−と上記ベンディング・レジスタの内容とにより上記管
理プログラムに割出すように制御される仮想計算機シス
テムが知られている。
でＡＰを実行する場合に比べて性能が低下する。これは
特権命令や割込みの制御、仮想計算機の切替え制御など
に時間が費やされるためである。この改善において上記
命令を一部ハードウエア化する方式がとられているが、
ここで特に割込みの制御に関する従来の方式として例え
ば、特開昭５５−１１２６５１号に記載のようにＯＳを
制御しているＰＳＷを修飾する修飾レジスタとＯＳに対
する割込みベンディング状態を保持するベンディングレ
ジスタとをもうけ上記修飾レジスタの内容によってＯＳ
がＰＳＷの内容をしって割込み不可とした場合でも現実
にハードウェアを制御するカレントＰＳＷに関して割込
み可となるような修飾が行われかつ上記ベンディング・
レジスタの内容によって、オペレーティング・システム
がＰＳＷの内容を割込み可とした場合に当該○Ｓに割込
みベンディング状態を、反映するためにカレントＰＳＷ
−と上記ベンディング・レジスタの内容とにより上記管
理プログラムに割出すように制御される仮想計算機シス
テムが知られている。
［発明が解決しようとする問題点］
上述の従来方法では、上記ベンディング・レジスタがベ
ンディング状態であるか否かの２値の情報しか保持して
おらず割込みレベルに関する問題を認識していないため
他レベルから割込みは受けつけられないという問題があ
った。
ンディング状態であるか否かの２値の情報しか保持して
おらず割込みレベルに関する問題を認識していないため
他レベルから割込みは受けつけられないという問題があ
った。
本発明の第１の目的は、前述の仮想計算機における特権
命令のシミュレーション、特にステータス・レジスタＳ
Ｒを制御する特権命令群に対するオーバヘッドを削減す
ることにある。
命令のシミュレーション、特にステータス・レジスタＳ
Ｒを制御する特権命令群に対するオーバヘッドを削減す
ることにある。
さらに、本発明の第２の目的はステータス・レジスタＳ
Ｒの変更にともなう各レベルの割込みの受けつけを可能
にすることにある。
Ｒの変更にともなう各レベルの割込みの受けつけを可能
にすることにある。
［問題点を解決するための手段］
と記目的を達成するため本発明は、上記オーバヘッドを
削減するため特権命令特にステータス・レジスタＳＲを
制御する場合に、割込みレベルの情報を、新たにハード
ウェアに設けたレジスタに保持させる。
削減するため特権命令特にステータス・レジスタＳＲを
制御する場合に、割込みレベルの情報を、新たにハード
ウェアに設けたレジスタに保持させる。
［作用］
」二記レジスタに保持させることで、ステータスの変更
にともなう各レベルの割込みを受けつけることを可能に
したことにより制御プログラムの処理が著しく簡素化さ
れる。
にともなう各レベルの割込みを受けつけることを可能に
したことにより制御プログラムの処理が著しく簡素化さ
れる。
［実施例コ
以下１本発明の一実施例を第１図、第３図、第４図によ
り詳細に説明する。第３図はＭ Ｃ６１１１０００マイ
クロプロセツサにおけるステータス・レジスタＳＲの構
成を示す図である。第１図はＩＰＬレジスタで本発明に
いう割込み保留レベルレジスタに対応するものである。
り詳細に説明する。第３図はＭ Ｃ６１１１０００マイ
クロプロセツサにおけるステータス・レジスタＳＲの構
成を示す図である。第１図はＩＰＬレジスタで本発明に
いう割込み保留レベルレジスタに対応するものである。
第３図で示したステータス・レジスタ内の割込みマスク
２１，３ビツトが示すＯ〜７の実行レベルに対応して、
ＩＰＬレジスタ内に１〜７のレベルの割込み保留情報を
保持するビット（３１〜３７）を設ける。第４図は特権
命令であるステータス・レジスタを制御する命令をＶＭ
で実行するマイクロプログラムのフローを示すものであ
る。ステップ４１ではステータス・レジスタを制御する
命令で割込みマスクレベルの変更であるかを判定し、否
であればステップ４２で処理を終了するが、真であれば
ステップ４３でマスクレベルは前の値より下がったかを
判定し、否であればステップ４４で処理は終了させるが
真の場合にはステップ４５でＩＰＬレジスタを参照し、
各レベルごとの割込み保留の状態の参照を行い変更後の
レベル以上の保留割込みが存在したならばＶＭＭへ割出
しステップ４７を行う。
２１，３ビツトが示すＯ〜７の実行レベルに対応して、
ＩＰＬレジスタ内に１〜７のレベルの割込み保留情報を
保持するビット（３１〜３７）を設ける。第４図は特権
命令であるステータス・レジスタを制御する命令をＶＭ
で実行するマイクロプログラムのフローを示すものであ
る。ステップ４１ではステータス・レジスタを制御する
命令で割込みマスクレベルの変更であるかを判定し、否
であればステップ４２で処理を終了するが、真であれば
ステップ４３でマスクレベルは前の値より下がったかを
判定し、否であればステップ４４で処理は終了させるが
真の場合にはステップ４５でＩＰＬレジスタを参照し、
各レベルごとの割込み保留の状態の参照を行い変更後の
レベル以上の保留割込みが存在したならばＶＭＭへ割出
しステップ４７を行う。
即ち、先に保留状態とされていた各レベルごとの割込み
が正しくＶＭに対する制御に反映する。
が正しくＶＭに対する制御に反映する。
［発明の効果］
本発明により、特権命令特にステータスレジスタを制御
する命令のシミュレーションによるオーバヘッドの増大
という問題が、ＶＭにおける特権命令の直接実行により
軽減され、さらに割込みの各レベルの保留レジスタを設
置したことによりレベルごとの割込みの対応が可能とな
り制御プログラムの処理は著しく簡素化され、その効果
は大きい。
する命令のシミュレーションによるオーバヘッドの増大
という問題が、ＶＭにおける特権命令の直接実行により
軽減され、さらに割込みの各レベルの保留レジスタを設
置したことによりレベルごとの割込みの対応が可能とな
り制御プログラムの処理は著しく簡素化され、その効果
は大きい。
第１図は本発明の割込み保留レベルレジスタの構成図、
第２図は仮想計算機システムと実計算機システムの比較
ブロック図、第３図は一般的なマイクロプロセッサにお
けるステータス・レジスタの構成図、第４図はステータ
ス・レジスタを制御する命令をＶＭで処理するマイクロ
プログラムを説明するフローチャートである。
第２図は仮想計算機システムと実計算機システムの比較
ブロック図、第３図は一般的なマイクロプロセッサにお
けるステータス・レジスタの構成図、第４図はステータ
ス・レジスタを制御する命令をＶＭで処理するマイクロ
プログラムを説明するフローチャートである。
Claims (1)
- 複数のＯＳ（オペレーティング・システム）を１つの計
算機システム上で並行して動作させるための管理プログ
ラムをそなえ、上記複数のＯＳが上記管理プログラムの
管理の下で処理を行う仮想計算機システムにおいて、Ｏ
Ｓに対する、割込みの各レベルに対する保留状態を保持
する割込み保留レベルレジスタを有し、当該ＯＳに対す
る割込みレベルと保留状態を当該ＯＳに反映するため上
記割込み保留レベルレジスタの内容により、上記管理プ
ログラムに割出すよう制御されることを特徴とする仮想
計算機システムにおける割込み制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16799586A JPS6325736A (ja) | 1986-07-18 | 1986-07-18 | 仮想計算機システムにおける割込み制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16799586A JPS6325736A (ja) | 1986-07-18 | 1986-07-18 | 仮想計算機システムにおける割込み制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6325736A true JPS6325736A (ja) | 1988-02-03 |
Family
ID=15859847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16799586A Pending JPS6325736A (ja) | 1986-07-18 | 1986-07-18 | 仮想計算機システムにおける割込み制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6325736A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102110008A (zh) * | 2009-12-29 | 2011-06-29 | 联想(北京)有限公司 | 访问主板附加设备的方法、虚拟机管理器及计算机 |
-
1986
- 1986-07-18 JP JP16799586A patent/JPS6325736A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102110008A (zh) * | 2009-12-29 | 2011-06-29 | 联想(北京)有限公司 | 访问主板附加设备的方法、虚拟机管理器及计算机 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU613823B2 (en) | Virtual computer system having improved input/output interrupt control | |
| US5187802A (en) | Virtual machine system with vitual machine resetting store indicating that virtual machine processed interrupt without virtual machine control program intervention | |
| JPS6258341A (ja) | 入出力割込処理方式 | |
| JPH0430053B2 (ja) | ||
| KR20160033517A (ko) | 인터럽트 컨트롤러를 위한 하이브리드 가상화 방법 | |
| EP0290942B1 (en) | Guest machine execution control system for virtual machine system | |
| KR910007743B1 (ko) | 가상 컴퓨터 시스템 | |
| US4994961A (en) | Coprocessor instruction format | |
| JPS6325736A (ja) | 仮想計算機システムにおける割込み制御方式 | |
| KR0136111B1 (ko) | 데이터요소의 수정장치 및 그 방법 | |
| JPS6049352B2 (ja) | デ−タ処理装置 | |
| JPS6376028A (ja) | 仮想計算機システムにおける命令ステツプ実行制御方式 | |
| JPH04227547A (ja) | 情報処理装置 | |
| JPS62120542A (ja) | 情報処理装置 | |
| JPS60163134A (ja) | 仮想計算機システム | |
| JPH02146634A (ja) | 仮想計算機システムにおける割込み制御方式 | |
| JPS6223895B2 (ja) | ||
| JP2587451B2 (ja) | 仮想計算機システムにおける入出力制御方式 | |
| JPS60225944A (ja) | 仮想計算機システム | |
| JPS61160147A (ja) | 仮想計算機制御方式 | |
| JPS6338729B2 (ja) | ||
| JPH03142532A (ja) | 計算機システムの入出力実行装置 | |
| JPS61184644A (ja) | 仮想計算機システム制御方式 | |
| JPH0229831A (ja) | 仮想計算機システム | |
| JPS6220035A (ja) | 仮想計算機システム制御方式 |