JPS6338729B2 - - Google Patents
Info
- Publication number
- JPS6338729B2 JPS6338729B2 JP55057217A JP5721780A JPS6338729B2 JP S6338729 B2 JPS6338729 B2 JP S6338729B2 JP 55057217 A JP55057217 A JP 55057217A JP 5721780 A JP5721780 A JP 5721780A JP S6338729 B2 JPS6338729 B2 JP S6338729B2
- Authority
- JP
- Japan
- Prior art keywords
- virtual machine
- register
- virtual
- instruction
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 claims description 36
- 101001004623 Homo sapiens Lactase-like protein Proteins 0.000 description 16
- 102100025640 Lactase-like protein Human genes 0.000 description 16
- 238000010586 diagram Methods 0.000 description 4
- 238000004088 simulation Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/10—Address translation
Description
【発明の詳細な説明】
本発明は、複数の仮想計算機のそれぞれに対し
て主記憶の連続せる領域が割当てられている仮想
計算機システムにおいて、アドレス変換テーブル
のロードを行う特権命令をハードウエア的にシミ
ユレーシヨンする仮想計算機援助機構を設けた仮
想計算機システムに関するものである。
て主記憶の連続せる領域が割当てられている仮想
計算機システムにおいて、アドレス変換テーブル
のロードを行う特権命令をハードウエア的にシミ
ユレーシヨンする仮想計算機援助機構を設けた仮
想計算機システムに関するものである。
仮想計算機システムにおいては、仮想計算機の
発行する特権命令は一般に仮想計算機モニタによ
つてソフトウエア的にシミユレーシヨンされてい
るが、このような方式ではシミユレーシヨンのた
めのオーバヘツドが増大するので、特権命令をハ
ードウエア的にシミユレーシヨンする仮想計算機
援助機構が採用されている。特権命令の中には
LPSW（ロードPSW）命令やSSK（セツト・スト
レージ・キー）命令、LCTL（ロード・コントロ
ール）命令などが知られているが、LCTL命令を
実行する仮想計算機援助機構は存在しなかつた。
LCTL命令は なる形式を有するものである。この命令では、
R1で指定された番号に始まり、R3で指定された
番号までの連続する複数の制御レジスタに対し
て、B2で指定されたレジスタに含まれる値とD2
の値を加算した値の番地からデータをロードす
る。例えばR1が“１”、R3が“３”、B2とD2が
1000番地を示しているとすると、この命令の実行
により制御レジスタCR1に1000番地のデータが、
制御レジスタCR2に1001番地のデータが、制御レ
ジスタCR3に1002番地のデータがロードされる。
制御レジスタは、複数のレジスタから構成され、
それぞれレジスタは異なる機能を持つている。
LCTL命令によつて指定された制御レジスタ番号
によりLCTL命令は種々の機能を果すが、統計的
にみると、LCTL命令のうちでセグメント・テー
ブル・オリジン・レジスタにデータをロードする
ための命令が最も多く使用されている。セグメン
ト・テーブル・オリジン・レジスタにはセグメン
ト・テーブル先頭アドレスおよびセグメント長が
セツトされるものであり、制御レジスタCR1がセ
グメント・テーブル・オリジン・レジスタとして
使用されている。
発行する特権命令は一般に仮想計算機モニタによ
つてソフトウエア的にシミユレーシヨンされてい
るが、このような方式ではシミユレーシヨンのた
めのオーバヘツドが増大するので、特権命令をハ
ードウエア的にシミユレーシヨンする仮想計算機
援助機構が採用されている。特権命令の中には
LPSW（ロードPSW）命令やSSK（セツト・スト
レージ・キー）命令、LCTL（ロード・コントロ
ール）命令などが知られているが、LCTL命令を
実行する仮想計算機援助機構は存在しなかつた。
LCTL命令は なる形式を有するものである。この命令では、
R1で指定された番号に始まり、R3で指定された
番号までの連続する複数の制御レジスタに対し
て、B2で指定されたレジスタに含まれる値とD2
の値を加算した値の番地からデータをロードす
る。例えばR1が“１”、R3が“３”、B2とD2が
1000番地を示しているとすると、この命令の実行
により制御レジスタCR1に1000番地のデータが、
制御レジスタCR2に1001番地のデータが、制御レ
ジスタCR3に1002番地のデータがロードされる。
制御レジスタは、複数のレジスタから構成され、
それぞれレジスタは異なる機能を持つている。
LCTL命令によつて指定された制御レジスタ番号
によりLCTL命令は種々の機能を果すが、統計的
にみると、LCTL命令のうちでセグメント・テー
ブル・オリジン・レジスタにデータをロードする
ための命令が最も多く使用されている。セグメン
ト・テーブル・オリジン・レジスタにはセグメン
ト・テーブル先頭アドレスおよびセグメント長が
セツトされるものであり、制御レジスタCR1がセ
グメント・テーブル・オリジン・レジスタとして
使用されている。
仮想計算機の処理能力は、仮想計算機モニタの
ソフトウエア・シミユレーシヨンのためのオーバ
ヘツドにより、通常の実計算機の処理能力より低
いが、仮想計算機の処理能力を向上させるために
は、仮想計算機モニタのソフトウエア・シミユレ
ーシヨンに基づくオーバヘツドを減すことが必要
となる。
ソフトウエア・シミユレーシヨンのためのオーバ
ヘツドにより、通常の実計算機の処理能力より低
いが、仮想計算機の処理能力を向上させるために
は、仮想計算機モニタのソフトウエア・シミユレ
ーシヨンに基づくオーバヘツドを減すことが必要
となる。
本発明は、上記の要求に応えるものであつて、
特定の仮想計算機の発行する特定のLCTL命令を
仮想計算機援助機構によりシミユレートし、これ
により仮想計算機モニタのソフトウエア・シミユ
レーシヨンに基づくオーバヘツドを減少できるよ
うにすることを目的としている。そしてそのた
め、本発明の仮想計算機システムは、複数の仮想
計算機のそれぞれに対して主記憶の連続せる領域
が割当てられると共に、或る仮想計算機の実記憶
のアドレスと当該仮想計算機に割当てられている
主記憶の物理アドレスが一致するように構成され
た仮想計算機システムであつて、 仮想計算機モニタによつて、主記憶の物理アド
レスと動作中の仮想計算機の実記憶のアドレスと
が一致するか否かを示す情報が格納される所定の
制御レジスタCR7と、 動作中の仮想計算機がスーパバイザ状態である
か或いはプロプレム状態であるかを示す情報が格
納される他の所定の制御レジスタCR6と、 命令レジスタ１と、 仮想計算機援助機構VMAと を具備し、 且つ、上記仮想計算機援助機構VMAが、 上記制御レジスタCR6を参照して仮想計算機
がスーパバイザ状態か否かを調べ、 上記の条件が成立する場合には上記命令レ
ジスタ１に格納されている命令がロード・コン
トロール命令であるか否かを調べ、 上記の条件が成立する場合にはロード・コ
ントロール命令の第１レジスタ・オペランド
R1の値と第３レジスタ・オペランドR3の値が
等しく、且つこれらの値が所定値であるか否か
を調べ、 上記の条件が成立する場合には上記制御レ
ジスタCR7を参照して主記憶の物理アドレスと
動作中の仮想計算機の実記憶のアドレスとが一
致するか否かを調べ、 上記の条件が成立している場合にはロー
ド・コントロール命令を直接実行する ように構成されていること を特徴とするものである。以下、本発明を図面を
参照しつつ説明する。
特定の仮想計算機の発行する特定のLCTL命令を
仮想計算機援助機構によりシミユレートし、これ
により仮想計算機モニタのソフトウエア・シミユ
レーシヨンに基づくオーバヘツドを減少できるよ
うにすることを目的としている。そしてそのた
め、本発明の仮想計算機システムは、複数の仮想
計算機のそれぞれに対して主記憶の連続せる領域
が割当てられると共に、或る仮想計算機の実記憶
のアドレスと当該仮想計算機に割当てられている
主記憶の物理アドレスが一致するように構成され
た仮想計算機システムであつて、 仮想計算機モニタによつて、主記憶の物理アド
レスと動作中の仮想計算機の実記憶のアドレスと
が一致するか否かを示す情報が格納される所定の
制御レジスタCR7と、 動作中の仮想計算機がスーパバイザ状態である
か或いはプロプレム状態であるかを示す情報が格
納される他の所定の制御レジスタCR6と、 命令レジスタ１と、 仮想計算機援助機構VMAと を具備し、 且つ、上記仮想計算機援助機構VMAが、 上記制御レジスタCR6を参照して仮想計算機
がスーパバイザ状態か否かを調べ、 上記の条件が成立する場合には上記命令レ
ジスタ１に格納されている命令がロード・コン
トロール命令であるか否かを調べ、 上記の条件が成立する場合にはロード・コ
ントロール命令の第１レジスタ・オペランド
R1の値と第３レジスタ・オペランドR3の値が
等しく、且つこれらの値が所定値であるか否か
を調べ、 上記の条件が成立する場合には上記制御レ
ジスタCR7を参照して主記憶の物理アドレスと
動作中の仮想計算機の実記憶のアドレスとが一
致するか否かを調べ、 上記の条件が成立している場合にはロー
ド・コントロール命令を直接実行する ように構成されていること を特徴とするものである。以下、本発明を図面を
参照しつつ説明する。
第１図は本発明が適用される仮想計算機システ
ムにおける主記憶と仮想計算機の実記憶と仮想計
算機の仮想記憶の関係を示す図、第２図は本発明
による仮想計算機援助機構の１実施例のブロツク
図、第３図は第２図の仮想計算機援助機構の動作
を説明するフローチヤートである。
ムにおける主記憶と仮想計算機の実記憶と仮想計
算機の仮想記憶の関係を示す図、第２図は本発明
による仮想計算機援助機構の１実施例のブロツク
図、第３図は第２図の仮想計算機援助機構の動作
を説明するフローチヤートである。
第１図において、VM1ないしVM3は仮想計算
機、VMMは仮想計算機モニタ、MSは主記憶、
RS1ないしRS3は仮想計算機VM1ないしVM3のそ
れぞれよりみた実記憶、VS1ないしVS3は仮想計
算機VM1ないしVM3の仮想記憶をそれぞれ示し
ている。
機、VMMは仮想計算機モニタ、MSは主記憶、
RS1ないしRS3は仮想計算機VM1ないしVM3のそ
れぞれよりみた実記憶、VS1ないしVS3は仮想計
算機VM1ないしVM3の仮想記憶をそれぞれ示し
ている。
主記憶MSは例えば０番地ないし5M番地の大
きさを有しており、０番地ないし1M番地は仮想
計算機VM1に割当てられ、1M番地ないし2M番
地は仮想計算機VM2に割当てられ、2M番地ない
し3M番地は仮想計算機VM3に割当てられ、3M
番地ないし5M番地は仮想計算機モニタVMMに
割当てられている。仮想計算機VM1ないしVM3
のそれぞれは、仮想アドレスをアドレス変換テー
ブルを用いて実アドレスに変換するが、アドレス
変換の結果得られる実アドレスを主記憶の物理ア
ドレスに変換するためには、シヤドウ・テーブル
と呼ばれる別のアドレス変換テーブルを必要とす
る。従来技術においては、LCTL命令を仮想計算
機モニタVMMがソフトウエア・シミユレーシヨ
ンしているが、上記のシヤドウ・テーブルの作成
に相当の処理ステツプを必要としている。ところ
で、仮想計算機VM1に割当てられた主記憶上の
領域と実記憶RS1とは、アドレスが一致している
ので、仮想計算機VM1の発行したLCTL命令に
関しては、シヤドウ・テーブルによるアドレス変
換は不要となる。本発明は、特定の仮想計算機の
発行するLCTL命令に関してはシヤドウ・テーブ
ルによるアドレス変換が不要であることおよびセ
グメント・テーブル・オリジン・レジスタへデー
タをロードするためのLCTL命令が最も多く使用
されること等の事実に基づいて考案されたもので
ある。
きさを有しており、０番地ないし1M番地は仮想
計算機VM1に割当てられ、1M番地ないし2M番
地は仮想計算機VM2に割当てられ、2M番地ない
し3M番地は仮想計算機VM3に割当てられ、3M
番地ないし5M番地は仮想計算機モニタVMMに
割当てられている。仮想計算機VM1ないしVM3
のそれぞれは、仮想アドレスをアドレス変換テー
ブルを用いて実アドレスに変換するが、アドレス
変換の結果得られる実アドレスを主記憶の物理ア
ドレスに変換するためには、シヤドウ・テーブル
と呼ばれる別のアドレス変換テーブルを必要とす
る。従来技術においては、LCTL命令を仮想計算
機モニタVMMがソフトウエア・シミユレーシヨ
ンしているが、上記のシヤドウ・テーブルの作成
に相当の処理ステツプを必要としている。ところ
で、仮想計算機VM1に割当てられた主記憶上の
領域と実記憶RS1とは、アドレスが一致している
ので、仮想計算機VM1の発行したLCTL命令に
関しては、シヤドウ・テーブルによるアドレス変
換は不要となる。本発明は、特定の仮想計算機の
発行するLCTL命令に関してはシヤドウ・テーブ
ルによるアドレス変換が不要であることおよびセ
グメント・テーブル・オリジン・レジスタへデー
タをロードするためのLCTL命令が最も多く使用
されること等の事実に基づいて考案されたもので
ある。
第２図は仮想計算機援助機構の１実施例を示す
ものであつて、VMAは仮想計算機援助機構、
CR6とCR7は制御レジスタ、１は命令レジスタ、
２ないし４は比較回路、５と６はAND回路、７
は反転回路をそれぞれ示している。
ものであつて、VMAは仮想計算機援助機構、
CR6とCR7は制御レジスタ、１は命令レジスタ、
２ないし４は比較回路、５と６はAND回路、７
は反転回路をそれぞれ示している。
制御レジスタCR7のビツト０は、主記憶の物理
アドレスと実記憶RSiのアドレスが一致するか否
かを示すものであり、一致する場合には論理
「１」が立てられる。制御レジスタCR7のビツト
０へのデータの書込みは、仮想計算機モニタ
VMMによつて行われる。制御レジスタCR6のビ
ツト１は、現に実計算機を使用している仮想計算
機がスーパバイザ状態であるか、或はプロブレム
状態にあるかを指示するものであり、スーパバイ
ザ状態にある場合には論理「０」とされる。比較
回路２には定数Ｘ‘B7'が入力されている。定数
Ｘ‘B7'はLCTL命令の命令コードであり、比較
回路２は命令レジスタ１にセツトされた命令が
LCTL命令であるとき論理「１」を出力する。比
較回路３には、命令レジスタ１内の命令のオペラ
ンドR1とR3が入力され、両者が一致するとき、
すなわち、ただ１つの制御レジスタのみがロード
されるべきとき、論理「１」を出力する。比較回
路４には、オペランドR3とセグメント・テーブ
ル・オリジン・レジスタの番号を示す定数“１”
とが入力され、両者が一致するとき論理「１」を
出力する。
アドレスと実記憶RSiのアドレスが一致するか否
かを示すものであり、一致する場合には論理
「１」が立てられる。制御レジスタCR7のビツト
０へのデータの書込みは、仮想計算機モニタ
VMMによつて行われる。制御レジスタCR6のビ
ツト１は、現に実計算機を使用している仮想計算
機がスーパバイザ状態であるか、或はプロブレム
状態にあるかを指示するものであり、スーパバイ
ザ状態にある場合には論理「０」とされる。比較
回路２には定数Ｘ‘B7'が入力されている。定数
Ｘ‘B7'はLCTL命令の命令コードであり、比較
回路２は命令レジスタ１にセツトされた命令が
LCTL命令であるとき論理「１」を出力する。比
較回路３には、命令レジスタ１内の命令のオペラ
ンドR1とR3が入力され、両者が一致するとき、
すなわち、ただ１つの制御レジスタのみがロード
されるべきとき、論理「１」を出力する。比較回
路４には、オペランドR3とセグメント・テーブ
ル・オリジン・レジスタの番号を示す定数“１”
とが入力され、両者が一致するとき論理「１」を
出力する。
第３図は第２図の仮想計算機援助機構の動作を
示すフローチヤートである。仮想計算機援助機構
VMAは、制御レジスタCR6のビツト１により現
に動作中の仮想計算機VMiがスーパバイザ状態
であるか否かを調べる。スーパバイザ状態でない
ときには仮想計算機モニタVMMに割込みが掛け
られる。スーパバイザ状態である場合には、命令
コードをデコードし、命令がLCTL命令があるか
否かを調べる。命令がLCTL命令の場合には、オ
ペランドR1とR3が等しく且つR1およびR3が
“１”であるか否かを調べる。この条件を満して
いないときには仮想計算機モニタVMMに割込み
がかけられ、この条件を満しているときには制御
レジスタCR7のビツト０が論理「１」であるか否
かを調べる。制御レジスタCR7のビツト０が論理
「１」の場合には、命令レジスタ１のLCTL命令
のオペランドB2，D2で指定される主記憶上のデ
ータを制御レジスタCR1へセツトする。
示すフローチヤートである。仮想計算機援助機構
VMAは、制御レジスタCR6のビツト１により現
に動作中の仮想計算機VMiがスーパバイザ状態
であるか否かを調べる。スーパバイザ状態でない
ときには仮想計算機モニタVMMに割込みが掛け
られる。スーパバイザ状態である場合には、命令
コードをデコードし、命令がLCTL命令があるか
否かを調べる。命令がLCTL命令の場合には、オ
ペランドR1とR3が等しく且つR1およびR3が
“１”であるか否かを調べる。この条件を満して
いないときには仮想計算機モニタVMMに割込み
がかけられ、この条件を満しているときには制御
レジスタCR7のビツト０が論理「１」であるか否
かを調べる。制御レジスタCR7のビツト０が論理
「１」の場合には、命令レジスタ１のLCTL命令
のオペランドB2，D2で指定される主記憶上のデ
ータを制御レジスタCR1へセツトする。
以上の説明から明らかなように、本発明によれ
ば、主記憶上の物理アドレスと実記憶上のアドレ
スとが一致するような仮想計算機の発行するアド
レス変換テーブルのアドレス情報などを制御レジ
スタにロードするためのロード命令は、全て仮想
計算機援助機構により実行されるので、仮想計算
機モニタによるシミユレーシヨンは不要となり、
そのためのオーバヘツドは殆んど零となる。
ば、主記憶上の物理アドレスと実記憶上のアドレ
スとが一致するような仮想計算機の発行するアド
レス変換テーブルのアドレス情報などを制御レジ
スタにロードするためのロード命令は、全て仮想
計算機援助機構により実行されるので、仮想計算
機モニタによるシミユレーシヨンは不要となり、
そのためのオーバヘツドは殆んど零となる。
第１図は本発明が適用される仮想計算機システ
ムにおける主記憶と仮想計算機の実記憶と仮想計
算機の仮想記憶の関係を示す図、第２図は本発明
による仮想計算機援助機構の１実施例のブロツク
図、第３図は第２図の仮想計算機援助機構の動作
を説明するフローチヤートである。 VM1ないしVM3……仮想計算機、VMM……
仮想計算機モニタ、MS……主記憶、RS1ないし
RS3……仮想計算機VM1ないしVM3のそれぞれ
よりみた実記憶、VS1ないしVS3……仮想計算機
VM1ないしVM3の仮想記憶、VMA……仮想計
算機援助機構、CR6とCR7……制御レジスタ、１
……命令レジスタ、２ないし４……比較回路、５
と６……AND回路、７……反転回路。
ムにおける主記憶と仮想計算機の実記憶と仮想計
算機の仮想記憶の関係を示す図、第２図は本発明
による仮想計算機援助機構の１実施例のブロツク
図、第３図は第２図の仮想計算機援助機構の動作
を説明するフローチヤートである。 VM1ないしVM3……仮想計算機、VMM……
仮想計算機モニタ、MS……主記憶、RS1ないし
RS3……仮想計算機VM1ないしVM3のそれぞれ
よりみた実記憶、VS1ないしVS3……仮想計算機
VM1ないしVM3の仮想記憶、VMA……仮想計
算機援助機構、CR6とCR7……制御レジスタ、１
……命令レジスタ、２ないし４……比較回路、５
と６……AND回路、７……反転回路。
Claims (1)
- 【特許請求の範囲】 １ 複数の仮想計算機のそれぞれに対して主記憶
の連続せる領域が割当てられると共に、或る仮想
計算機の実記憶のアドレスと当該仮想計算機に割
当てられている主記憶の物理アドレスが一致する
ように構成された仮想計算機システムであつて、 仮想計算機モニタによつて、主記憶の物理アド
レスと動作中の仮想計算機の実記憶のアドレスと
が一致するか否かを示す情報が格納される所定の
制御レジスタCR7と、 動作中の仮想計算機がスーパバイザ状態である
か或いはプロブレム状態であるかを示す情報が格
納される他の所定の制御レジスタCR6と、 命令レジスタ１と、 仮想計算機援助機構VMAと を具備し、 且つ、上記仮想計算機援助機構VMAが、 上記制御レジスタCR6を参照して仮想計算機
がスーパバイザ状態か否かを調べ、 上記の条件が成立する場合には上記命令レ
ジスタ１に格納されている命令がロード・コン
トロール命令であるか否かを調べ、 上記の条件が成立する場合にはロード・コ
ントロール命令の第１レジスタ・オペランド
R1の値と第３レジスタ・オペランドR3の値が
等しく、且つこれらの値が所定値であるか否か
を調べ、 上記の条件が成立する場合には上記制御レ
ジスタCR7を参照して主記憶の物理アドレスと
動作中の仮想計算機の実記憶のアドレスとが一
致するか否かを調べ、 上記の条件が成立している場合にはロー
ド・コントロール命令を直接実行する ように構成されていること を特徴とする仮想計算機システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5721780A JPS56153452A (en) | 1980-04-30 | 1980-04-30 | Virtual computer system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5721780A JPS56153452A (en) | 1980-04-30 | 1980-04-30 | Virtual computer system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56153452A JPS56153452A (en) | 1981-11-27 |
| JPS6338729B2 true JPS6338729B2 (ja) | 1988-08-02 |
Family
ID=13049353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5721780A Granted JPS56153452A (en) | 1980-04-30 | 1980-04-30 | Virtual computer system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56153452A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5960652A (ja) * | 1982-09-30 | 1984-04-06 | Fujitsu Ltd | デ−タ処理装置 |
| JPS59123943A (ja) * | 1982-12-29 | 1984-07-17 | Fujitsu Ltd | Ｖｍアシスト制御方式 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53142137A (en) * | 1977-05-18 | 1978-12-11 | Hitachi Ltd | Memory control unit |
-
1980
- 1980-04-30 JP JP5721780A patent/JPS56153452A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53142137A (en) * | 1977-05-18 | 1978-12-11 | Hitachi Ltd | Memory control unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56153452A (en) | 1981-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4347565A (en) | Address control system for software simulation | |
| US5303378A (en) | Reentrant protected mode kernel using virtual 8086 mode interrupt service routines | |
| US4084235A (en) | Emulation apparatus | |
| EP0671685A2 (en) | Method and apparatus for detecting and executing cross-domain calls in a computer system | |
| JPH0430053B2 (ja) | ||
| JPS61206043A (ja) | 仮想計算機システムにおける割込制御方法 | |
| JPS60171552A (ja) | アドレス変換処理方法 | |
| US4821231A (en) | Method and apparatus for selectively evaluating an effective address for a coprocessor | |
| KR920003044B1 (ko) | 가상 머신 시스템용의 게스트 머신 실행 제어 시스템 | |
| US20030093258A1 (en) | Method and apparatus for efficient simulation of memory mapped device access | |
| JPS6338729B2 (ja) | ||
| US5822607A (en) | Method for fast validation checking for code and data segment descriptor loads | |
| JPS6049352B2 (ja) | デ−タ処理装置 | |
| US5815729A (en) | Method and apparatus for on the fly descriptor validation | |
| JP2557366B2 (ja) | 入出力手順変換装置 | |
| JP2523502B2 (ja) | リカ−シブ仮想計算機の制御方式 | |
| JPS6225334A (ja) | 命令処理方式 | |
| JPS62120542A (ja) | 情報処理装置 | |
| JPH0754469B2 (ja) | 仮想計算機システムのための入出力命令実行装置 | |
| JP3140028B2 (ja) | サブルーチンの引数の受け渡し方式 | |
| JPH03113548A (ja) | 拡張メモリ制御装置 | |
| JPH0567973B2 (ja) | ||
| JPH03269628A (ja) | 例外処理方式 | |
| JPS6252334B2 (ja) | ||
| JPH0535499A (ja) | データ処理装置及びデータ処理方法 |