JP2587451B2

JP2587451B2 - 仮想計算機システムにおける入出力制御方式

Info

Publication number: JP2587451B2
Application number: JP63112618A
Authority: JP
Inventors: 和男本間; 英雄澤本; 良山縣
Original assignee: Hitachi Ltd; Hitachi Higashi Shohin Engineering KK
Current assignee: Hitachi Ltd; Hitachi Higashi Shohin Engineering KK
Priority date: 1988-05-11
Filing date: 1988-05-11
Publication date: 1997-03-05
Anticipated expiration: 2012-03-05
Also published as: JPH01283643A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、仮想計算機システムにおける入出力制御方
式に係り、特に、ゲストプログラムの入出力割込み処理
及び保留中入出力割込みを受付ける命令の処理を高速に
行うことを可能とした仮想計算機システムにおける入出
力制御方式に関する。

〔従来の技術〕

仮想計算機システムは、実計算機を時分割に使用し、
時分割された各タイムスロツトにおいて、仮想のハード
ウエア情報を設定することにより、１台の実計算機を、
各タイムスロツト毎に、あたかも、別々の計算機のごと
く動作させるものである。このような仮想計算機システ
ムに関する従来技術として、例えば、特公昭60−49352
号公報等に記載された技術が知られている。

この種従来技術による仮想計算機システムは、仮想計
算機上で走行しているゲストプログラム（以下、ゲスト
という）に通知すべき割込みと、実計算機を管理し仮想
計算機システムを実現しているホストプログラム（以
下、ホストという）に通知すべき割込みとを有し、ゲス
トに対する割込みを高速に行い得るものである。一般
に、割込みは、夫々の該当プログラムに直接割込むよう
に行うことが望ましく、このことは、入出力割込みにつ
いても同様である。

入出力割込みにおける直接実行方式に関する従来技術
としては、例えば、特開昭61−240333号公報等に記載さ
れた技術が知られている。

この種従来技術は、ゲストにコントロールレジスタを
開放し、入出力処理装置配下からの入出力割込要求とと
もに送出されたゲスト識別情報が、走行中の該当ゲスト
と一致した場合に、割込発生を許可するものである。

〔発明が解決しようとする課題〕

前記従来技術は、ゲスト走行中にそのゲストに対する
入出力割込要求が発生した場合に、該当プログラムに直
接割込みを行うことを可能にしているが、ホストに対す
る入出力割込要求が発生した場合、実計算機上で、入出
力割込みの可否を個々に決定するサブクラス毎の入出力
割込みの許可を制御するコントロールレジスタを走行中
のゲストに開放しているため、ホストへの入出力割込受
付制御が困難である。このため、前記従来技術は、ゲス
ト走行中に、ホストに対する入出力割込要求が保留され
た場合に、ホストに制御がもどるまでの間、その入出力
割込みに対する応答が遅延するという問題点を有してい
る。

本発明の目的は、前記従来技術の問題点を解決し、比
較的少量のハードウエアで、入出力割込みをホスト、ゲ
ストの適切な方へ直接通知することを可能とし、入出力
割込要求が存在しているときに、入出力割込制御ビツト
の影響を受けることなく、コントロールレジスタの制御
下で、入出力割込受付の可否を判定し、割込可能と判断
され、その入出力割込要求の１つを受付けるTPI命令を
ゲスト上で直接実行する場合に、ゲストのコントロール
レジスタの制御下で、入出力割込受付可能として、処理
の高速化を図ることができるようにした仮想計算機シス
テムにおける入出力制御方式を提供することにある。

〔課題を解決するための手段〕

本発明によれば、前記目的は、入出力割込要求を個々
に制御する単位である各サブクラスをホストとゲストと
に分割して割当て、ホスト及びゲストのプログラムが各
サブクラスの入出力割込発生条件を一括して制御でいる
入出力割込制御ビツトと、プログラムがサブクラス毎に
入出力割込発生条件を制御できるコントロールレジスタ
と、サブクラス毎に入出力割込禁止状態とすることので
きる実サブクラスマスクと、入出力割込制御ビツトが禁
止状態のときにサブクラス毎に該禁止状態を解除するこ
とのできる制御サブクラスマスクと、入出力割込要求の
あるサブクラスを記憶する入出力割込保留レジスタと、
入出力割込制御ビツト、実サブクラスマスク及び制御サ
ブクラスマスクにより入出力割込要求を制御した結果、
入出力割込発生可能なサブクラスが存在する場合に、入
出力割込マイクロプログラムを起動し、該当サブクラス
を通知する手段と、入出力割込制御ビツトの影響を排除
し、実サブクラスマスク及び制御サブクラスマスクによ
り入出力割込要求を制御した結果、前記マイクロプログ
ラムに、入出力割込受付の可否と、受付可能な場合にそ
のサブクラスとを通知する手段とを備えることにより達
成される。

〔作用〕

ゲスト走行中に発生したホストまたはゲストに対する
入出力割込要求は、入出力割込保留ビツトと、実サブク
ラスマスクと、制御サブクラスマスクとによりマスク制
御を受ける。これにより、ホストに対する入出力割込要
求は、ホストと入出力割込発生条件に従い、ゲストに対
する入出力割込要求は、ゲストの入出力割込発生条件に
従い処理される。いずれの要求の場合も、入出力割込発
生条件を満たしたサブクラス存在する場合に、マイクロ
プログラムが起動され、発生した入出力割込のサブクラ
スが、ホスト，ゲストのいずれに属するかに応じて、該
当プログラムの方に入出力割込が通知される。また、TP
I命令の実行は、入出力割込制御ビツトの影響を受けず
に、実サブクラスマスク及び制御サブクラスマスクの制
御を受け、ゲストのみの入出力割込条件に従つて処理さ
れ、該条件を満たしたサブクラスが存在する場合に、入
出力割込受付可能と判断され、該当サブクラスに対する
入出力割込を受付けることにより行われる。

〔実施例〕

以下、本発明の一実施例を図面により詳細に説明す
る。

第１図は本発明を実施する論理回路の一実施例を示す
ブロツク図、第２図はホストサブクラスマスク設定処理
を説明するフローチヤート、第３図はゲストサブクラス
マスク設定処理を説明するフローチヤート、第４図はゲ
スト走行時の割込処理を説明するフローチヤート、第５
図はホスト走行時のTPI命令処理を説明するフローチヤ
ート、第６図はゲスト走行時のTPI命令処理を説明する
フローチヤートである。第１図において、１は入出力割
込制御ビツト、２は制御サブクラスマスク、３は実サブ
クラスマスク、４は割込保留レジスタ、5,9,14はORゲー
ト、６は論理和出力、7,13はANDゲート、８は論理積信
号、10は割込発生要求信号、11は優先回路、12は割込レ
ジスタ、15は割込保留信号である。なお、以下の説明に
おいて、入出力割込を単に割込と記述する。

本発明を実施する論理回路は、第１図に示すように、
制御サブクラスマスク（以下、CSCMという）２と、実サ
ブクラスマスク（以下、RSCMという）３と、割込保留レ
ジスタ（以下、INTPという）４と、これらのマスク及び
レジスタの内容による論理を行うゲート5,7,9,13,14
と、優先回路11と、割込レジスタ（以下、INTRという）
12とにより構成されている。

第１図において、入出力装置、入出力制御装置、入出
力処理装置の夫々により生成された各サブクラスの割込
要求がINTP4に格納される。このINTP4内の割込要求と、
RSCM3内のマスク情報と、CSCM2内のマスク情報及び割込
制御ビツト（以下、PSWIという）１のORゲート５による
論理和出力６とは、夫々各サブクラス対応に、ANDゲー
ト７により論理積がとられ、論理積出力８として出力さ
れる。この論理積出力８は、優先回路11に通つた後、IN
TR12に格納される。また、この論理積出力８は、全ての
サブクラスの論理和がORゲート９によりとられて、割込
発生要求信号10として、ORゲート９より出力される。

一方、CSCM2内のマスク情報の反転信号と、RSCM3内の
マスク情報と、INTP4内の割込要求とは、夫々サブクラ
ス対応にANDゲート13により論理積がとられた後、ORゲ
ート14により全てのサブクラスの論理和がとられ、割込
保留信号15として出力される。

CSCM2及びRSCM3は、マイクロプログラムにより、読出
し、書込み共に可能なレジスタにより構成され、INTR12
は、読出しが可能なレジスタである。割込発生要求信号
10は、システムに対し、割込発生の必要のあることを表
示し、割込処理マイクロプログラムの起動トリガとな
る。割込保留信号15は、割込要求を刈取る命令であるTP
I命令の起動において、受付けるべき割込要求の有無を
表示する。INTR12は、割込、TPI命令共に、割込発生対
象のサブクラスを格納しており、複数のサブクラスが割
込保留となつた場合、優先回路11により、若番のサブク
ラスが格納される。PSWIは、ホスト走行中にはホスト
の、ゲスト走行中にはゲストの割込許可情報を表示し、
“1"のときに許可を意味する。

また、入出力割込要求を個々に制御する単位であるサ
ブクラスは、ホストとゲストの夫々に分割して割当てら
れており、その情報は、ホストとゲストの夫々の図示し
ないコントロールレジスタ内に設定されている。

次に、前述のように構成された第１図に示すハードウ
エアによる論理回路を用いた、ホスト及びゲスト上での
割込及びTPI命令の処理における動作を説明する。

まず、ホスト走行前及びゲスト状態からホスト状態に
移行する場合のホストのサブクラスマスク設定処理を第
２図により説明する。

この場合のサブクラス設定処理は、第２図に示すよう
に、CSCM2をクリアし（ステツプ201）、RSCM3に、ホス
トプログラムによつて指定されるサブクラス毎の割込の
許可を制御するコントロールレジスタ（以下、HCRとい
う）の内容を格納する（ステツプ202）。もし、ホスト
プログラムにより、HCRが書き替えられる場合には、そ
れに応じてRSCM3を更新する。これにより、ホスト状態
のときの全てのサブクラスの割込は、HCR及びPSWI1の内
容によつてのみ制御されることになる。

一方、ゲストプログラム起動時、走行中でないゲスト
の状態は、ホストにより退避されているので、その値を
再度ハードウエア上に回復する必要がある。この場合の
ゲストのサブクラスマスク設定処理を第３図により説明
する。

（１）まず、ホストのPSWIが“1"であるか否かをチエツ
クする（ステツプ301）。

（２）ホストのPSWI1が“1"の場合、CSCM2にHCRの内容
を格納する（ステツプ303）。

（３）また、ホストのPSWI1が“0"の場合、CSCM2をクリ
アする（ステツプ302）。

この（１）〜（３）の処理は、ホストに割当てられた
サブクラスの割込要求の有無及び割込の可否がゲストを
割込制御に干渉することを避け、また、後述するよう
に、ゲスト走行中に発生した割込が、ホスト，ゲストの
どちらに属するものかを判定するために必要なものであ
る。

（４）次に、HCRの内容と、ゲストプログラムにより指
定されるコントロールレジスタ（以下、GCRという）の
内容との論理和を取つた内容をRSCM3へ格納する（ステ
ツプ304）。

前述のゲストのサブクラスマスクの設定処理におい
て、ホストとゲストとにより１つのサブクラスを共有し
てもよいが、その場合は、ホストが、割込の切り分け等
の制御を保証する必要がある。また、GCRは、変換前と
変換後とに夫々存在させてもよいが、説明を簡略化する
ため、これらを区別することはしない。ゲストによりGC
Rが書き替えられる場合には、ゲスト実行中には、ホス
トのPSWI、HCRとも変化することがないので、その都
度、ステツプ304だけが実行される。

次に、ゲスト走行時における割込処理の動作を第４図
により説明する。

この場合、前述した第３図に示すフローに従つてサブ
クラスマスク2,3を設定処理が行われている。このよう
な状態のゲスト走行時に発生したホストのサブクラス割
込要求は、ホストのPSWIが、“0"あるいは“1"で、HCR
の該当するサブクラスの内容が“0"である場合、第１図
に示すオアゲート９の出力である割込発生要求信号10を
“0"として割込を発生させない。一方、ホストのPSWIが
“1"で、HCRの該当するサブクラスが“1"の場合に、ホ
ストのサブクラス割込要求が発生すれば、割込発生要求
信号10は、“1"となり、割込発生を通知する。

（１）前述により、割込みマイクロプログラムが起動さ
れ、INTR12から、発生した割込のサブクラスが読出され
る（ステツプ401）。

（２）CSCM2の対応するサブクラスの内容とステツプ401
により続出したサブクラスの内容との論理積演算を行う
（ステツプ402）。

（３）ホストに対する割込みの場合、このステツプ401
の演算結果は“1"となり、ホストに割当てられたサブク
ラスの割込と判断され、実計算機の状態がホストに遷移
される（ステツプ403）。

（４）この状態となつた後、ホストに対する割込受付処
理がホストにより実行される（ステツプ404）。

前述の処理は、ゲスト走行時にホストに対する割込が
発生した場合であるが、ゲスト走行時に、ゲストのサブ
クラスに対する割込要求が発生すると、PSWI1が“1"でG
CRの該当するサブクラスの内容が“1"の場合に、第１図
に示す割込発生要求信号10が“1"となり、割込の発生が
割込マイクロプログラムに通知される。その後、前述の
ステツプ401,402が前述と同様に行われる。ステツプ402
における論理積演算の結果は、この場合“0"となり、ゲ
ストに割当てられたサブクラスに対する割込と判断さ
れ、ホストへの遷移を行うことなく、ステツプ404で直
接走行中のゲストにより割込受付処理が実行される。

なお、ホスト走行中の割込処理は、従来技術の場合と
同様に行うことが可能であるので、その説明を省略す
る。

次に、ホスト上でTPI命令を実行する場合の処理を第
５図により説明する。この場合、サブクラスマスク2,3
は、第２図により説明した処理に従つて設定されてい
る。

（１）第１図に示す割込保留信号が“1"であるか否か、
すなわち、割込要求のあるホストのサブクラスが存在
し、PSWI1にかかわらずHCRの該当サブクラスの内容が
“1"となつているか否かをチエツクする。割込保留信号
15が“0"の場合、割込を要求しているホストのサブクラ
スが存在していないので処理が終了となる（ステツプ50
1）。

（２）ステツプ501で、割込保留信号15が“1"の場合、C
SCM2の内容をオール“1"にした後、INTR12の読出しを行
う（ステツプ502,503）。

（３）その後、CSCM2の内容をステツプ502の実行直前の
クリアされた状態にもどし、割込受付処理の実行を行う
（ステツプ504,505）、前述したホスト上でTPI命令を実行する処理におい
て、割込保留信号15をテストするステツプ501の時点
で、CSCM2は、オール“0"となつており、該テスト条件
は、HCRを格納したRSCM3のみによりマスクされた結果が
反映されたものとなる。また、ステツプ503の実行前に
ステツプ502でCSCM2の内容をオール“1"とするのは、PS
WI1の影響を排除し、INTR12の読出しに、RSCM3の内容の
みを反映させるためである。

次に、ゲスト上でTPI命令を直接実行する場合の処理
を第６図により説明する。この場合、サブクラスマスク
2,3は、第３図により説明した処理に従つて設定されて
いる。

（１）まず、第１図に示す割込保留信号が“1"であるか
否か、すなわち、割込要求のあるゲストのサブクラスが
存在し、PSWIにかかわらず、GCRの該当サブクラスの内
容が“1"となつているか否かをチエツクする。割込保留
信号15が“0"の場合、割込を要求しているゲストのサブ
クラスが存在していないので、処理は終了となる（ステ
ツプ601）。

（２）ステツプ601で、割込保留信号15が“1"の場合、R
SCM3及びCSCM2の内容を一旦退避する（ステツプ602）。

（３）CSCM2の反転結果とRSCM3の内容との論理積演算を
行い、その演算結果をRSCM3に格納した後、CSCM2の内容
をオール“1"とする（ステツプ603,604）。

（４）INTR12を読出す。この読出しにより、ゲストのサ
ブクラスの割込要求のあるサブクラスだけを読出すこと
ができる（ステツプ605）。

（５）その後、RSCM3及びCSCM2の内容の回復処理を実行
し、割込受付処理の実行を行う（ステツプ606,607）。

前述のゲスト上でTPI命令を実行する処理において、
ステツプ601で割込保留信号15の判定を行う場合、その
時点で既に、CSCM2にはHCRの内容が、また、RSCM3にはH
CRとGCRとの内容の論理和が格納されており、第１図の
論理からも理解できるように、ホストのサブクラスの割
込要求は、ステツプ601の判定条件に影響を与えること
がない。また、ステツプ603,604における処理は、INTR1
2を読出す際に、PSWI1の影響を排除し、割込要求のある
サブクラスのうち、ゲストに割当てられたサブクラスだ
けを読出し可能とするための処理である。

前述した本発明の実施例によれば、ゲスト走行中にお
いて発生した割込を、ホスト，ゲストの適切な方に通知
することが可能とでき、さらに、TPI命令を実行する場
合、該当ゲストが専有しているサブクラスについての
み、割込発生要求のテスト及び受付け動作を可能とする
ことができる。

〔発明の効果〕

以上説明したように、本発明によれば、ゲストプログ
ラムの走行中に発生した入出力割込を、ホストプログラ
ムまたはゲストプログラムの適切な方へ通知することが
でき、また、TPI命令の実行も、ゲストプログラム走行
中に、ゲストの割込だけを受付けて直接実行することを
可能とできるので、仮想計算機システムの処理を高速化
でき性能向上を図ることができる。

【図面の簡単な説明】

第１図は本発明を実施する論理回路の一実施例を示すブ
ロツク図、第２図はホストサブクラスマスクの設定処理
を説明するフローチヤート、第３図はゲストサブクラス
マスクの設定処理を説明するフローチヤート、第４図は
ゲスト走行時の割込処理を説明するフローチヤート、第
５図はホスト走行時のTPI命令処理を説明するフローチ
ヤート、第６図はゲスト走行時のTPI命令処理を説明す
るフローチヤートである。１……割込制御ビツト、２……制御サブクラスマスク、
３……実サブクラスマスク、４……割込保留レジスタ、
5,9,14……ORゲート、６……論理和出力、7,13……AND
ゲート、８……論理積信号、10……割込発生要求信号、
11……優先回路、12……割込レジスタ、15……割込保留
信号。

───────────────────────────────────────────────────── フロントページの続き (72)発明者山縣良神奈川県秦野市堀山下１番地株式会社日立製作所神奈川工場内 (56)参考文献特開昭61−240333（ＪＰ，Ａ)

Claims

(57)【特許請求の範囲】

【請求項１】複数のオペレーティングシステムを同時に
動作可能とする仮想計算機システムにおいて、仮想計算
機システムを制御するホストプログラム及び仮想計算機
上で走行するゲストプログラムが、入出力割込要求を個
々に制御する単位である各サブクラスの入出力割込発生
条件を一括して制御できる入出力割込制御ビットと、ホ
スト及びゲストプログラムが、サブクラス毎に入出力割
込発生条件を制御できる夫々のプログラム対応のコント
ロールレジスタと、サブクラス毎に入出力割込禁止状態
とすることのできる実サブクラスマスクと、前記入出力
割込制御ビットが禁止状態のときに、サブクラス毎に該
禁止状態を解除することのできる制御サブクラスマスク
と、入出力割込要求のあるサブクラスを記憶する入出力
割込保留レジスタとを備えたことを特徴とする仮想計算
機システムにおける入出力制御方式。