JP2878037B2 - プロセッサの停止方式 - Google Patents
プロセッサの停止方式Info
- Publication number
- JP2878037B2 JP2878037B2 JP4214830A JP21483092A JP2878037B2 JP 2878037 B2 JP2878037 B2 JP 2878037B2 JP 4214830 A JP4214830 A JP 4214830A JP 21483092 A JP21483092 A JP 21483092A JP 2878037 B2 JP2878037 B2 JP 2878037B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- mode
- flag
- guest
- stop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Debugging And Monitoring (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、プロセッサの停止方
式、特にホストプログラムが動作可能なホストモード
と、ゲストプログラムが動作可能なゲストモードで動作
する仮想計算機をサポートするプロセッサの停止方式に
関する。
式、特にホストプログラムが動作可能なホストモード
と、ゲストプログラムが動作可能なゲストモードで動作
する仮想計算機をサポートするプロセッサの停止方式に
関する。
【０００２】
【従来の技術】従来のこの種のプロセッサ停止方式は、
保守盤から指示された分岐命令の分岐成功、命令アドレ
ス一致、オペランドストアアドレス一致等のプロセッサ
停止要因が発生すると、プロセッサ停止割り込み要因フ
ラグ（以下ＳＴＯＰＰフラグと記す）がセットされ、ハ
ードウェアはこれを無条件にイベントとして検出し、Ｓ
ＴＯＰＰフラグのセット時に、プロセッサの動作モード
がゲストモードであってもホストモードであっても、そ
の動作モード配下で実行中のソフトウェア命令が終了す
るとき、イベント処理マイクロプログラムが起動され、
ＳＴＯＰＰフラグがセットされたときの動作モードのま
ま、プロセッサを停止させていた。また、ホストモード
とゲストモード間でモード遷移が生じた際にプロセッサ
を停止させる機能はなかった。
保守盤から指示された分岐命令の分岐成功、命令アドレ
ス一致、オペランドストアアドレス一致等のプロセッサ
停止要因が発生すると、プロセッサ停止割り込み要因フ
ラグ（以下ＳＴＯＰＰフラグと記す）がセットされ、ハ
ードウェアはこれを無条件にイベントとして検出し、Ｓ
ＴＯＰＰフラグのセット時に、プロセッサの動作モード
がゲストモードであってもホストモードであっても、そ
の動作モード配下で実行中のソフトウェア命令が終了す
るとき、イベント処理マイクロプログラムが起動され、
ＳＴＯＰＰフラグがセットされたときの動作モードのま
ま、プロセッサを停止させていた。また、ホストモード
とゲストモード間でモード遷移が生じた際にプロセッサ
を停止させる機能はなかった。
【０００３】
【発明が解決しようとする課題】この従来のプロセッサ
の停止方式では、ＳＴＯＰＰフラグセット時のプロセッ
サの動作モードのままプロセッサが停止していたので、
ホストＯＳを実現するソフトウェアのデバッグのため
に、ホストモードでプロセッサを停止させてデバッグに
必要な情報を採取しようとしても、プロセッサ停止要因
発生によるＳＴＯＰＰフラグセット時のプロセッサの動
作モードがホストモードであるとは限らないため、ホス
トモードで動作するソフトウェアやマイクロプログラム
のデバッグが困難であった。
の停止方式では、ＳＴＯＰＰフラグセット時のプロセッ
サの動作モードのままプロセッサが停止していたので、
ホストＯＳを実現するソフトウェアのデバッグのため
に、ホストモードでプロセッサを停止させてデバッグに
必要な情報を採取しようとしても、プロセッサ停止要因
発生によるＳＴＯＰＰフラグセット時のプロセッサの動
作モードがホストモードであるとは限らないため、ホス
トモードで動作するソフトウェアやマイクロプログラム
のデバッグが困難であった。
【０００４】また、プロセッサの動作モードが遷移した
ときに、停止させる事が不可能であったため、ホストモ
ード、ゲストモード間でのモード遷移時の情報の採取が
困難であった。
ときに、停止させる事が不可能であったため、ホストモ
ード、ゲストモード間でのモード遷移時の情報の採取が
困難であった。
【０００５】
【課題を解決するための手段】本発明の方式は、ホスト
プログラムが動作可能なホストモードと、ゲストプログ
ラムが動作可能なゲストモードで動作する仮想計算機を
サポートするプロセッサの停止方式において、該プロセ
ッサが保守盤であらかじめ指定した条件を満足したと
き、再スタート可能な状態でプロセッサを停止させるプ
ロセッサ停止割り込み要因フラグと、保守盤からセット
／リセットされるゲストストップ有効フラグと、前記プ
ロセッサ停止割り込み要因フラグがセットされたとき、
プロセッサが前記ホストモードであれば、ホストモード
のままプロセッサを停止させ、またプロセッサが前記ゲ
ストモードでかつ前記ゲストストップ有効フラグが
“０”であれば、ゲストモードからホストモードへ遷移
した際にプロセッサを停止させ、前記またプロセッサが
前記ゲストモードでかつ前記ゲストストップ有効フラグ
が“１”であれば、ゲストモードのままプロセッサを停
止させる事を特徴とする。
プログラムが動作可能なホストモードと、ゲストプログ
ラムが動作可能なゲストモードで動作する仮想計算機を
サポートするプロセッサの停止方式において、該プロセ
ッサが保守盤であらかじめ指定した条件を満足したと
き、再スタート可能な状態でプロセッサを停止させるプ
ロセッサ停止割り込み要因フラグと、保守盤からセット
／リセットされるゲストストップ有効フラグと、前記プ
ロセッサ停止割り込み要因フラグがセットされたとき、
プロセッサが前記ホストモードであれば、ホストモード
のままプロセッサを停止させ、またプロセッサが前記ゲ
ストモードでかつ前記ゲストストップ有効フラグが
“０”であれば、ゲストモードからホストモードへ遷移
した際にプロセッサを停止させ、前記またプロセッサが
前記ゲストモードでかつ前記ゲストストップ有効フラグ
が“１”であれば、ゲストモードのままプロセッサを停
止させる事を特徴とする。
【０００６】
【実施例】以下、本発明の実施例について図面を参照し
ながら詳細に説明する。
ながら詳細に説明する。
【０００７】図１は本発明の第１の実施例のブロック図
である。
である。
【０００８】図１において、ＳＴＯＰＰフラグ１０２
は、プロセッサ立ち上げ直後は“０”であり、保守盤１
０１から指示されたプロセッサ停止要因が発生したと
き、ハードウェアにより“１”にセットされ、プロセッ
サを再スタート可能な状態で停止さてたとき、マイクロ
プログラムのリセットコマンドによりリセットされる。
は、プロセッサ立ち上げ直後は“０”であり、保守盤１
０１から指示されたプロセッサ停止要因が発生したと
き、ハードウェアにより“１”にセットされ、プロセッ
サを再スタート可能な状態で停止さてたとき、マイクロ
プログラムのリセットコマンドによりリセットされる。
【０００９】ＶＭＭフラグ１０３は、ゲストモードであ
ることを示すフラグであり、ホストモード時は“０”で
あり、ＶＭ遷移命令によってホストモードからゲストモ
ードに遷移時にマイクロプログラムにより“１”にセッ
トされ、ゲストモードからホストモードへの割り込み要
因、またはホストモードへの遷移命令によってホストモ
ードへ遷移時にマイクロプログラムによって“０”にさ
れる。
ることを示すフラグであり、ホストモード時は“０”で
あり、ＶＭ遷移命令によってホストモードからゲストモ
ードに遷移時にマイクロプログラムにより“１”にセッ
トされ、ゲストモードからホストモードへの割り込み要
因、またはホストモードへの遷移命令によってホストモ
ードへ遷移時にマイクロプログラムによって“０”にさ
れる。
【００１０】ＧＰＮＬフラグ１０４は、保守盤１０１か
らセット／リセット可能なフラグである。ＧＰＮＬフラ
グ１０４が“１”の時は、ＳＴＯＰＰフラグ１０２が点
灯したときの動作モードでプロセッサを停止させ、
“０”の時は、ＳＴＯＰＰフラグ１０２が点灯時に、ゲ
ストモードであれば、ホストモード遷移命令またはホス
トモードへの割り込み要因発生によるホストモードへの
遷移後にプロセッサを停止させる。
らセット／リセット可能なフラグである。ＧＰＮＬフラ
グ１０４が“１”の時は、ＳＴＯＰＰフラグ１０２が点
灯したときの動作モードでプロセッサを停止させ、
“０”の時は、ＳＴＯＰＰフラグ１０２が点灯時に、ゲ
ストモードであれば、ホストモード遷移命令またはホス
トモードへの割り込み要因発生によるホストモードへの
遷移後にプロセッサを停止させる。
【００１１】ＧＰＮＬフラグ１０４＝“０”で、かつプ
ロセッサ停止要因発生によるＳＴＯＰＰフラグ１０２点
灯時に、プロセッサの動作モードがホストモードであれ
ば、ＶＭＭフラグ１０３は“０”なのでＯＲゲート１１
２の出力は“１”となり、その結果、ＡＮＤゲート１１
１の出力が“１”となり、この出力がイベント検出回路
１０５へ送出され、実行中のソフトウェア命令終了時
に、イベント処理マイクロプログラム１０６を起動し
て、プロセッサを停止させる。
ロセッサ停止要因発生によるＳＴＯＰＰフラグ１０２点
灯時に、プロセッサの動作モードがホストモードであれ
ば、ＶＭＭフラグ１０３は“０”なのでＯＲゲート１１
２の出力は“１”となり、その結果、ＡＮＤゲート１１
１の出力が“１”となり、この出力がイベント検出回路
１０５へ送出され、実行中のソフトウェア命令終了時
に、イベント処理マイクロプログラム１０６を起動し
て、プロセッサを停止させる。
【００１２】ＧＰＮＬフラグ１０４＝“０”で、プロセ
ッサ停止要因発生によるＳＴＯＰＰフラグ１０２点灯時
に、ゲストモードであれば、ＶＭＭフラグ１０３＝
“１”であるのでＯＲゲート１１２の出力は“０”とな
り、その結果ＡＮＤゲート１１１からイベント検出回路
１０５には“０”が送出され、イベント処理マイクロプ
ログラム１０６は起動されず、プロセッサの停止は行わ
れない。
ッサ停止要因発生によるＳＴＯＰＰフラグ１０２点灯時
に、ゲストモードであれば、ＶＭＭフラグ１０３＝
“１”であるのでＯＲゲート１１２の出力は“０”とな
り、その結果ＡＮＤゲート１１１からイベント検出回路
１０５には“０”が送出され、イベント処理マイクロプ
ログラム１０６は起動されず、プロセッサの停止は行わ
れない。
【００１３】しかし、ＳＴＯＰＰフラグ１０２は保持さ
れるので、ホスト割り込み要因発生またはホストモード
遷移命令によってゲストモードからホストモードへ遷移
すると、ＶＭＭフラグ１０３が“０”となり、ＯＲゲー
ト１１２の出力が“１”となり、ＡＮＤゲート１１１か
ら“１”がイベント検出回路１０５に送出されるのでホ
ストモードへ遷移後の最初の命令終了時に、イベント処
理マイクロプログラム１０６が起動され、プロセッサを
停止させる。したがってＧＰＮＬフラグ１０４が“０”
の時には、プロセッサ停止要因が発生するとプロセッサ
は常に、ホストモードで停止することとなる。
れるので、ホスト割り込み要因発生またはホストモード
遷移命令によってゲストモードからホストモードへ遷移
すると、ＶＭＭフラグ１０３が“０”となり、ＯＲゲー
ト１１２の出力が“１”となり、ＡＮＤゲート１１１か
ら“１”がイベント検出回路１０５に送出されるのでホ
ストモードへ遷移後の最初の命令終了時に、イベント処
理マイクロプログラム１０６が起動され、プロセッサを
停止させる。したがってＧＰＮＬフラグ１０４が“０”
の時には、プロセッサ停止要因が発生するとプロセッサ
は常に、ホストモードで停止することとなる。
【００１４】ＧＰＮＬフラグ１０４＝“１”の時、プロ
セッサ停止要因の発生によるＳＴＯＰＰフラグ１０２点
灯時ホストモードであったとき、ＯＲゲート１１２の出
力が“１”となり、ＡＮＤゲート１１１から“１”がイ
ベント検出回路１０５に送出され、実行中のソフトウェ
ア命令終了時にイベント処理マイクロプログラム１０６
が起動され、プロセッサを停止させる。
セッサ停止要因の発生によるＳＴＯＰＰフラグ１０２点
灯時ホストモードであったとき、ＯＲゲート１１２の出
力が“１”となり、ＡＮＤゲート１１１から“１”がイ
ベント検出回路１０５に送出され、実行中のソフトウェ
ア命令終了時にイベント処理マイクロプログラム１０６
が起動され、プロセッサを停止させる。
【００１５】ＧＰＮＬフラグ１０４＝“１”の時、プロ
セッサ停止要因の発生によるＳＴＯＰＰ点灯時、ゲスト
モードであったとき、ＯＲゲート１１２の出力が“１”
であるので、実行中のソフトウェア命令終了時にイベン
ト処理マイクロプログラム１０６が起動されプロセッサ
をゲストモードのまま停止させる。したがってＧＰＮＬ
フラグ１０４＝“１”のときには、プロセッサ停止要因
の発生によるＳＴＯＰＰフラグ１０２の点灯時の、プロ
セッサの動作モードのまま停止状態となる。このＧＰＮ
Ｌフラグ１０４のセット／リセットは、保守盤１０１か
ら行われ、デバッグの状況に応じ、２つのプロセッサ停
止機能を選択できる。
セッサ停止要因の発生によるＳＴＯＰＰ点灯時、ゲスト
モードであったとき、ＯＲゲート１１２の出力が“１”
であるので、実行中のソフトウェア命令終了時にイベン
ト処理マイクロプログラム１０６が起動されプロセッサ
をゲストモードのまま停止させる。したがってＧＰＮＬ
フラグ１０４＝“１”のときには、プロセッサ停止要因
の発生によるＳＴＯＰＰフラグ１０２の点灯時の、プロ
セッサの動作モードのまま停止状態となる。このＧＰＮ
Ｌフラグ１０４のセット／リセットは、保守盤１０１か
ら行われ、デバッグの状況に応じ、２つのプロセッサ停
止機能を選択できる。
【００１６】図２は図１に示した実施例の動作を示した
フローチャートである。
フローチャートである。
【００１７】図３は本発明の第２の実施例のブロック図
であり、図４はそのタイムチャートである。
であり、図４はそのタイムチャートである。
【００１８】図３において、ＤＶＭＭフラグ１０７は、
ＶＭＭフラグ１０３の出力を入力として、ＶＭＭフラグ
１０３のセット／リセットから１クロック遅れてセット
／リセットされる。ＭＣＳＰフラグ１０８は、プロセッ
サ立ち上げ直後は“０”であり保守盤１０１かセット／
リセット可能である。
ＶＭＭフラグ１０３の出力を入力として、ＶＭＭフラグ
１０３のセット／リセットから１クロック遅れてセット
／リセットされる。ＭＣＳＰフラグ１０８は、プロセッ
サ立ち上げ直後は“０”であり保守盤１０１かセット／
リセット可能である。
【００１９】ＭＣＳＰフラグ１０８＝“１”の時、プロ
セッサの動作モードがホストモードからゲストモードへ
遷移した場合、図４におけるタイミングＴ１の時ゲスト
モードとなり、ＶＭＭフラグ１０３＝“１”となりＤＶ
ＭＭフラグ１０７＝“０”であるのでＡＮＤゲート１０
９の出力は“０”となりＡＮＤゲート１１０の出力は
“１”となるのでＳＴＯＰＰフラグ１０２は“１”にセ
ットされる。ＳＴＯＰＰフラグ１０２以降の制御は第１
の実施例におけるのと同様な動作を行う。またゲストモ
ードからホストモードへ遷移した場合はタイミングＴ６
においてＡＮＤゲート１０９の出力が“１”となりＳＴ
ＯＰＰフラグ１０２をセットする。
セッサの動作モードがホストモードからゲストモードへ
遷移した場合、図４におけるタイミングＴ１の時ゲスト
モードとなり、ＶＭＭフラグ１０３＝“１”となりＤＶ
ＭＭフラグ１０７＝“０”であるのでＡＮＤゲート１０
９の出力は“０”となりＡＮＤゲート１１０の出力は
“１”となるのでＳＴＯＰＰフラグ１０２は“１”にセ
ットされる。ＳＴＯＰＰフラグ１０２以降の制御は第１
の実施例におけるのと同様な動作を行う。またゲストモ
ードからホストモードへ遷移した場合はタイミングＴ６
においてＡＮＤゲート１０９の出力が“１”となりＳＴ
ＯＰＰフラグ１０２をセットする。
【００２０】本実施例においては、プロセッサの動作モ
ードが遷移した瞬間に、プロセッサを停止する事によ
り、ソフトウェア及びマイクロプログラムのデバッグが
効率よく行える。
ードが遷移した瞬間に、プロセッサを停止する事によ
り、ソフトウェア及びマイクロプログラムのデバッグが
効率よく行える。
【００２１】
【発明の効果】以上説明したように本発明は、計算機の
停止するモードをホストモードに限定するか、ゲストモ
ードかホストモードどちらかの動作のモードとするかを
保守盤から選択できることにより、ソフトウェアのデバ
ッグはもとより、マイクロプログラムのデバッグを効率
よく行える効果がある。
停止するモードをホストモードに限定するか、ゲストモ
ードかホストモードどちらかの動作のモードとするかを
保守盤から選択できることにより、ソフトウェアのデバ
ッグはもとより、マイクロプログラムのデバッグを効率
よく行える効果がある。
【図１】本発明の第１の実施例のブロック図である。
【図２】図１に示した実施例におけるプロセッサの停止
処理に関する動作を示したフローチャートである。
処理に関する動作を示したフローチャートである。
【図３】本発明の第２の実施例のブロック図である。
【図４】図３に示した実施例のタイムチャートである。
１０１ 保守盤 １０２ プロセッサ停止割り込み要因フラグ（ＳＴＯ
ＰＰフラグ） １０３ ゲストモードフラグ（ＶＭＭフラグ） １０４ ゲストストップ有効フラグ（ＧＰＮＬフラ
グ） １０５ イベント検出回路 １０６ イベント処理マイクロプログラム １０７ ＤＶＭＭフラグ １０８ モード遷移時停止フラグ（ＭＣＳＰフラグ） １０９ ＡＮＤゲート １１０ ＡＮＤゲート １１１ ＡＮＤゲート １１２ ＯＲゲート
ＰＰフラグ） １０３ ゲストモードフラグ（ＶＭＭフラグ） １０４ ゲストストップ有効フラグ（ＧＰＮＬフラ
グ） １０５ イベント検出回路 １０６ イベント処理マイクロプログラム １０７ ＤＶＭＭフラグ １０８ モード遷移時停止フラグ（ＭＣＳＰフラグ） １０９ ＡＮＤゲート １１０ ＡＮＤゲート １１１ ＡＮＤゲート １１２ ＯＲゲート
───────────────────────────────────────────────────── フロントページの続き (72)発明者 谷本 晋二 東京都港区高輪二丁目17番11号日本電気 ソフトウェア株式会社内 (72)発明者 嶋田 真一 山梨県甲府市大津町1088−３甲府日本電 気株式会社内 (56)参考文献 特開 平２−83747（ＪＰ，Ａ) 特開 平３−228145（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 9/46 G06F 11/28
Claims (2)
- 【請求項１】 ホストプログラムが動作可能なホストモ
ードと、ゲストプログラムが動作可能なゲストモードで
動作する仮想計算機をサポートするプロセッサの停止方
式において、 該プロセッサが保守盤であらかじめ指定した条件を満足
したとき、再スタート可能な状態でプロセッサを停止さ
せるプロセッサ停止割り込み要因フラグと、 保守盤からセット／リセットされるゲストストップ有効
フラグと、 前記プロセッサ停止割り込み要因フラグがセットされた
とき、プロセッサが前記ホストモードであれば、ホスト
モードのままプロセッサを停止させ、またプロセッサが
前記ゲストモードでかつ前記ゲストストップ有効フラグ
が“０”であれば、ゲストモードからホストモードへ遷
移した際にプロセッサを停止させ、前記またプロセッサ
が前記ゲストモードでかつ前記ゲストストップ有効フラ
グが“１”であれば、ゲストモードのままプロセッサを
停止させる事を特徴とするプロセッサの停止方式。 - 【請求項２】 保守盤からセット／リセットするモード
遷移時停止フラグと、 該モード遷移時停止フラグが“１”であれば、前記ホス
トモードと前記ゲストモード間で遷移が生じた際に前記
プロセッサ停止割り込み要因フラグをセットする事を特
徴とする請求項１記載のプロセッサの停止方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4214830A JP2878037B2 (ja) | 1992-08-12 | 1992-08-12 | プロセッサの停止方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4214830A JP2878037B2 (ja) | 1992-08-12 | 1992-08-12 | プロセッサの停止方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0659918A JPH0659918A (ja) | 1994-03-04 |
| JP2878037B2 true JP2878037B2 (ja) | 1999-04-05 |
Family
ID=16662250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4214830A Expired - Fee Related JP2878037B2 (ja) | 1992-08-12 | 1992-08-12 | プロセッサの停止方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2878037B2 (ja) |
-
1992
- 1992-08-12 JP JP4214830A patent/JP2878037B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0659918A (ja) | 1994-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2765411B2 (ja) | 仮想計算機方式 | |
| US5187802A (en) | Virtual machine system with vitual machine resetting store indicating that virtual machine processed interrupt without virtual machine control program intervention | |
| US9465617B1 (en) | Implementing upcall from secure to non-secure mode by injecting exception into non-secure mode | |
| JPH0430053B2 (ja) | ||
| JPS60171552A (ja) | アドレス変換処理方法 | |
| JPH06242987A (ja) | コンピュータ装置においてマイクロプロセッサの正常な処理の引継ぎをホストプロセッサが実行する方法および装置 | |
| US5003468A (en) | Guest machine execution control system for virutal machine system | |
| JP2005122334A (ja) | メモリダンプ方法、メモリダンプ用プログラム及び仮想計算機システム | |
| JP2878037B2 (ja) | プロセッサの停止方式 | |
| CN111158863A (zh) | 中断控制器的处理方法、装置及电子设备 | |
| JP2708647B2 (ja) | コプロセサによる補助機能のサポート方法 | |
| JPH05165663A (ja) | データ処理装置 | |
| JP2503210B2 (ja) | マイクロプログラム制御装置 | |
| JPH02135545A (ja) | デバッガの実行制御処理方式 | |
| JP2998299B2 (ja) | プロセッサ制御装置 | |
| JPH0638238B2 (ja) | 仮想計算機システム | |
| JPS6116338A (ja) | 仮想計算機システムにおける割込み処理方式 | |
| JPH04123235A (ja) | マイクロプログラムのデバッグ方式及び方法 | |
| JPS59202548A (ja) | デバツグ装置 | |
| JPH0754472B2 (ja) | 割込み処理制御方式 | |
| JPH0772874B2 (ja) | 割込み受取り装置 | |
| JPH05313916A (ja) | 電子計算機における割込み処理方法及び電子計算機 | |
| JPS6139135A (ja) | 仮想計算機システムにおけるインタバル・タイマ割り込み制御装置 | |
| JPS6222154A (ja) | デバツグ装置 | |
| JPH0695926A (ja) | ホルトアドレス保持機能を有する情報処理装置及び情報処理装置のホルトアドレス保持方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981222 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080122 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090122 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |