JPS6277656A - プログラムデバッグ方式 - Google Patents
プログラムデバッグ方式Info
- Publication number
- JPS6277656A JPS6277656A JP60109751A JP10975185A JPS6277656A JP S6277656 A JPS6277656 A JP S6277656A JP 60109751 A JP60109751 A JP 60109751A JP 10975185 A JP10975185 A JP 10975185A JP S6277656 A JPS6277656 A JP S6277656A
- Authority
- JP
- Japan
- Prior art keywords
- routine
- output
- information
- address
- editing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
艮血且1
本発明はプログラムのデバッグ方式に関し、特に電子計
算機におけるプログラムのデバッグ方式新規計剪機シス
テム上でのプログラムのデバッグ時に、中央処理装置I
(CPU)が割込禁止状態のまま待ち(WAIT)状態
に陥ったり、あるいは無限ループ状態に陥るいわゆる“
ダンマリ″状態となることがある。従来、かかる状態が
発生した場合、サービスプロセッサ(SVP)によりC
PUを停止させた後、同じ<svpによりCPU及びメ
モリの内部状態情報をディスプレイ若しくはコンソール
プリンタにて表示出力している。
算機におけるプログラムのデバッグ方式新規計剪機シス
テム上でのプログラムのデバッグ時に、中央処理装置I
(CPU)が割込禁止状態のまま待ち(WAIT)状態
に陥ったり、あるいは無限ループ状態に陥るいわゆる“
ダンマリ″状態となることがある。従来、かかる状態が
発生した場合、サービスプロセッサ(SVP)によりC
PUを停止させた後、同じ<svpによりCPU及びメ
モリの内部状態情報をディスプレイ若しくはコンソール
プリンタにて表示出力している。
上述した従来のSVPによる表示出力方式では、1回の
出力がディスプレイ画面に表示できる範囲に限られ、か
つBはシリアルプリンタ上に出力されるため、スピード
が遅く大量データの出力が困難であるという欠点がある
。また、デバッグ対象プログラムに関連するCPLJや
メモリの内部状態情報を特定する場合、そのレジスタや
アドレス等の情報を人手で1画面分ずつ入力しなければ
ならず効率が悪い。更に、デバッグ情報に見出しを付け
て見易く編集出力することができないという欠点がある
。
出力がディスプレイ画面に表示できる範囲に限られ、か
つBはシリアルプリンタ上に出力されるため、スピード
が遅く大量データの出力が困難であるという欠点がある
。また、デバッグ対象プログラムに関連するCPLJや
メモリの内部状態情報を特定する場合、そのレジスタや
アドレス等の情報を人手で1画面分ずつ入力しなければ
ならず効率が悪い。更に、デバッグ情報に見出しを付け
て見易く編集出力することができないという欠点がある
。
1里皇gn
本発明は、CPUがWAIT状態あるいは無限ループ状
態にあってもデバッグ用情報を大量に見易く編集出力可
能なプログラムデバッグ方式を提供することを目的とし
ている。
態にあってもデバッグ用情報を大量に見易く編集出力可
能なプログラムデバッグ方式を提供することを目的とし
ている。
λ1夏璽り
本発明によるプログラムデバッグ方式は、デバッグ対象
プログラムに、編集開始情報に基づいてデバッグ情報を
編集出力する編集出力ルーチンと、特定番地からの実行
開始が可能でかつ前記編集開始情報を生成する再初期設
定ルーチンとを付加し、前記特定番地をプログラム状態
語(PSW)の値として設定することによりデバッグ情
報を編集出力可能としたことを特徴とする。
プログラムに、編集開始情報に基づいてデバッグ情報を
編集出力する編集出力ルーチンと、特定番地からの実行
開始が可能でかつ前記編集開始情報を生成する再初期設
定ルーチンとを付加し、前記特定番地をプログラム状態
語(PSW)の値として設定することによりデバッグ情
報を編集出力可能としたことを特徴とする。
実施例
次に、本発明について図面を参照して説明する。
第1図は本発明の一実施例を示すブロック図である。第
1図に示すプログラムのデバッグシステムは、パネル等
の入力手段10と、中央処理装置20と、プログラムを
格納する主起記憶装置30と、印字装置1140とで構
成される。
1図に示すプログラムのデバッグシステムは、パネル等
の入力手段10と、中央処理装置20と、プログラムを
格納する主起記憶装置30と、印字装置1140とで構
成される。
第1図において、デバッグ対象プログラム31の実行中
に中央処理¥2置20が割込禁止状態のまま無限ループ
または持ち(WAIT)状態となっている場合のデバッ
グ情報数1q動作について説明する。
に中央処理¥2置20が割込禁止状態のまま無限ループ
または持ち(WAIT)状態となっている場合のデバッ
グ情報数1q動作について説明する。
まず、入力手段10を操作して中央処理装置20を停止
状態とした後、PSW21のシステムマスク値に割込回
前状態を設定する。持ち(WA IT)状態になってい
る場合には、当該システムマスク値に動作状態値を設定
する。そして、PSW21のリングレベル値に再初期設
定ルーチン32のリングレベル値を、また命令アドレス
に再初期設定ルーチン32の開始アドレスを夫々設定す
る。
状態とした後、PSW21のシステムマスク値に割込回
前状態を設定する。持ち(WA IT)状態になってい
る場合には、当該システムマスク値に動作状態値を設定
する。そして、PSW21のリングレベル値に再初期設
定ルーチン32のリングレベル値を、また命令アドレス
に再初期設定ルーチン32の開始アドレスを夫々設定す
る。
次に同じく入力手段10を操作して中央処理装置20を
走行状態にすると、再初期設定ルーチン32が実行され
、デバッグに有用なメモリ内容の編集指示情報と編集出
力ルーチン33の動作に必要なアドレス情報とが生成さ
れる。しかる後、編集出力ルーチン33によってデバッ
グ情報が出力手段40に出力されるのである。
走行状態にすると、再初期設定ルーチン32が実行され
、デバッグに有用なメモリ内容の編集指示情報と編集出
力ルーチン33の動作に必要なアドレス情報とが生成さ
れる。しかる後、編集出力ルーチン33によってデバッ
グ情報が出力手段40に出力されるのである。
以下に第2図に従って再初期設定ルーチン32の動作を
説明する。動作ステップ101によって再初期設定ルー
チン32自身の動作に必要なアドレッシング情報がアド
レッシングレジスタに設定された後、動作ステップ10
2でデバッグに有用な中央処理装置20のレジスタ情報
が再初期設定ルーチン32内のエリアに退避される。
説明する。動作ステップ101によって再初期設定ルー
チン32自身の動作に必要なアドレッシング情報がアド
レッシングレジスタに設定された後、動作ステップ10
2でデバッグに有用な中央処理装置20のレジスタ情報
が再初期設定ルーチン32内のエリアに退避される。
次に動作ステップ103によりデバッグに有用なメモリ
内容のアドレスとレングスを要素とする編集指示情報テ
ーブルが作成される。但し、動的に変化しないアドレス
とレングスであれば初期値として静的に作成されるので
動作ステップ103は省略可能であり、例えば前記した
レジスタ情報20の退避域のアドレスとレングスに関し
ては動作ステップ103は不要である。次に、動作ステ
ップ104により編集情報指示テーブルのアドレスがレ
ジスタに設定され、編集出力ルーチン33に制御が渡さ
れる。
内容のアドレスとレングスを要素とする編集指示情報テ
ーブルが作成される。但し、動的に変化しないアドレス
とレングスであれば初期値として静的に作成されるので
動作ステップ103は省略可能であり、例えば前記した
レジスタ情報20の退避域のアドレスとレングスに関し
ては動作ステップ103は不要である。次に、動作ステ
ップ104により編集情報指示テーブルのアドレスがレ
ジスタに設定され、編集出力ルーチン33に制御が渡さ
れる。
以下に第3図に従って編集出力ルーチン33の動作を説
明する。動作ステップ201によって編集指示情報テー
ブルのエントリが終了かどうか調べられる。テーブルエ
ントリが終了ならばデバッグ情報出力も終了する。テー
ブルエントリが終了でない場合、動作ステップ202に
より編集指示情報のアドレスのメモリ内容がその意味を
表示する文字列を付されて、編集指示情報の長さだけ出
力イメージに編集される。次に動作ステップ203によ
り上記出力イメージが出力手段40に出力される。その
後、動作ステップ204により編集指示情報テーブルの
エントリが1つ更新されて動作ステップ201が再び実
行される。
明する。動作ステップ201によって編集指示情報テー
ブルのエントリが終了かどうか調べられる。テーブルエ
ントリが終了ならばデバッグ情報出力も終了する。テー
ブルエントリが終了でない場合、動作ステップ202に
より編集指示情報のアドレスのメモリ内容がその意味を
表示する文字列を付されて、編集指示情報の長さだけ出
力イメージに編集される。次に動作ステップ203によ
り上記出力イメージが出力手段40に出力される。その
後、動作ステップ204により編集指示情報テーブルの
エントリが1つ更新されて動作ステップ201が再び実
行される。
1更立AI
以上説明したように本発明によれば、デバッグ対象プロ
グラムに再初期設定ルーチンと編集出力ルーチンとを付
加し、パネル入力手段を操作して再初期設定ルーチンの
アドレスを設定することにより、中央処理装置が無限ル
ープ状態あるいは持ち(WAIT)状態であってもデバ
ッグ用情報を人聞に見易く編集出力できるという効果が
ある。
グラムに再初期設定ルーチンと編集出力ルーチンとを付
加し、パネル入力手段を操作して再初期設定ルーチンの
アドレスを設定することにより、中央処理装置が無限ル
ープ状態あるいは持ち(WAIT)状態であってもデバ
ッグ用情報を人聞に見易く編集出力できるという効果が
ある。
第1図は本発明の実施例のブロック図、第2図は再初期
設定ルーチンの動作フロー図、第3図は編集出力ルーチ
ンの動作フロー図である。 主要部分の符号の説明 1o・・・・・・入力手段 20・・・・・・中央処3!I!装置 30・・・・・・主記憶装置
設定ルーチンの動作フロー図、第3図は編集出力ルーチ
ンの動作フロー図である。 主要部分の符号の説明 1o・・・・・・入力手段 20・・・・・・中央処3!I!装置 30・・・・・・主記憶装置
Claims (1)
- デバッグ対象プログラムに、編集開始情報に基づいてデ
バッグ情報を編集出力する編集出力ルーチンと、特定番
地からの実行開始が可能でかつ前記編集開始情報を生成
する再初期設定ルーチンとを付加し、前記特定番地をプ
ログラム状態語(PSW)の値として設定することによ
りデバッグ情報を編集出力可能としたことを特徴とする
プログラムデバッグ方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60109751A JPS6277656A (ja) | 1985-05-22 | 1985-05-22 | プログラムデバッグ方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60109751A JPS6277656A (ja) | 1985-05-22 | 1985-05-22 | プログラムデバッグ方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6277656A true JPS6277656A (ja) | 1987-04-09 |
Family
ID=14518325
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60109751A Pending JPS6277656A (ja) | 1985-05-22 | 1985-05-22 | プログラムデバッグ方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6277656A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013186781A (ja) * | 2012-03-09 | 2013-09-19 | Nec Corp | クラスタシステム |
-
1985
- 1985-05-22 JP JP60109751A patent/JPS6277656A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013186781A (ja) * | 2012-03-09 | 2013-09-19 | Nec Corp | クラスタシステム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4819234A (en) | Operating system debugger | |
JPH0430053B2 (ja) | ||
US5003468A (en) | Guest machine execution control system for virutal machine system | |
JPS6277656A (ja) | プログラムデバッグ方式 | |
JP2001331342A (ja) | 情報処理装置のエラー表示方法、及びそのプログラムを記録した記録媒体 | |
JP2659366B2 (ja) | デバッグ方法及びその装置 | |
JPH0283749A (ja) | マイクロプロセッサの内部割込み制御方式 | |
JP3085309B2 (ja) | デバッグシステム | |
JPS59128652A (ja) | デイスプレイ装置を用いたプログラム検査方式 | |
JPH05250221A (ja) | シミュレータ実行方式 | |
JPS5835648A (ja) | プログラム実行制御方式 | |
JPH0232651B2 (ja) | ||
JP2540605B2 (ja) | デ―タフロ―コンピュ―タの実行検知方式 | |
JPS60193046A (ja) | 命令例外検出方式 | |
JPS6214240A (ja) | プログラム検査方式 | |
JPH0333939A (ja) | マイクロプロセッサ | |
Kaplan | Some debugging strategies for assembler-based minicomputer operating systems | |
JPH0772874B2 (ja) | 割込み受取り装置 | |
JPS6373336A (ja) | 特権プログラム呼出し方式 | |
JPS6144343B2 (ja) | ||
JPH0522258B2 (ja) | ||
JPH04324525A (ja) | プログラム移植支援装置 | |
JPH08212104A (ja) | 情報処理装置および情報処理装置における命令トレース方法 | |
JPH05324389A (ja) | 擬似障害評価方式 | |
JPH04248634A (ja) | デバッガ |