JPS6214240A - プログラム検査方式 - Google Patents
プログラム検査方式Info
- Publication number
- JPS6214240A JPS6214240A JP60153212A JP15321285A JPS6214240A JP S6214240 A JPS6214240 A JP S6214240A JP 60153212 A JP60153212 A JP 60153212A JP 15321285 A JP15321285 A JP 15321285A JP S6214240 A JPS6214240 A JP S6214240A
- Authority
- JP
- Japan
- Prior art keywords
- program
- simulator
- register
- interrupt
- debugging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
不発８ＡＦｉプログラム検査（デバグ）方式に関し、＃
に、シミュレータを使用したデバグ方式に関する。
に、シミュレータを使用したデバグ方式に関する。
従来、この株のプログラム検査方式においては、実際に
ブロクラムが動作する情報処理装置上でテバグ対象プロ
グラムを実行し、その実行結果に基づいてプログラムを
デバグ（検査）し１いる。
ブロクラムが動作する情報処理装置上でテバグ対象プロ
グラムを実行し、その実行結果に基づいてプログラムを
デバグ（検査）し１いる。
上述の従来のプログラム検査方式では実際にプログラム
が動作する情報処理装置上でテパグ対象プログラムを実
行する必要があるので、プログラムのデバグ以前に、こ
のプログラムを実行させたいターゲット情報処理装置が
動作可能な状態でなければならないという欠点がある。
が動作する情報処理装置上でテパグ対象プログラムを実
行する必要があるので、プログラムのデバグ以前に、こ
のプログラムを実行させたいターゲット情報処理装置が
動作可能な状態でなければならないという欠点がある。
＊た、プログラムのデバグのためにターゲット情報処理
装置を確保する必要があるという欠点もある。
装置を確保する必要があるという欠点もある。
〔問題点を解決するための手段）
本発明のプログラム検査方式は、検査対象プログラムが
実行されるべき情報処理装置と同一の命令セットを有す
るシミュレータ手段と、該シミュレータ手段を有する情
報処理装置と、′＠記プログラムを前記シミュレータ手
段上で実行するよう指示する起動手段と、前記プログラ
ムの実行結果を前記ンミλレータ手段から読み出す読出
し手段とを偏え、前記プログラムを前記シミュレータ上
で実行することによりｕプログラムの検査を行う。
実行されるべき情報処理装置と同一の命令セットを有す
るシミュレータ手段と、該シミュレータ手段を有する情
報処理装置と、′＠記プログラムを前記シミュレータ手
段上で実行するよう指示する起動手段と、前記プログラ
ムの実行結果を前記ンミλレータ手段から読み出す読出
し手段とを偏え、前記プログラムを前記シミュレータ上
で実行することによりｕプログラムの検査を行う。
次に本発明について図面を＆照して詳細に説明する。
第１図を参照すると、本発明の−Ｓｋ九例ｈ１メペレー
テインクシステム２１やシミュレータ２２勢が格納され
る第１の主記憶部２０と、こｔらのオペレーティング７
ステム２１や７ミユレータ２２を実行する陪ｌの命令処
理部３０と、入出力動作を制御する入出力制御部１０と
を廟する汎用情報処理装置】と：デバグ対象プログラム
が格納さ１１ている磁気ティスフ装置ｉ２と：操作員と
対話を行う端末装置３と：央行結来を出力するプリンタ
４とから構成さオｌる。シミュレータ２２に″ｉメタ−
ット情報処理装置をシミュレーションするためにターケ
ラト情報処理装置と同一の命令セントを有している。
テインクシステム２１やシミュレータ２２勢が格納され
る第１の主記憶部２０と、こｔらのオペレーティング７
ステム２１や７ミユレータ２２を実行する陪ｌの命令処
理部３０と、入出力動作を制御する入出力制御部１０と
を廟する汎用情報処理装置】と：デバグ対象プログラム
が格納さ１１ている磁気ティスフ装置ｉ２と：操作員と
対話を行う端末装置３と：央行結来を出力するプリンタ
４とから構成さオｌる。シミュレータ２２に″ｉメタ−
ット情報処理装置をシミュレーションするためにターケ
ラト情報処理装置と同一の命令セントを有している。
第２図はシミュレータ２２の構成を示し、第３融、第５
図、第６図、第７−および第９図ねシミュレータ２２の
処理の流れを示す。
図、第６図、第７−および第９図ねシミュレータ２２の
処理の流れを示す。
第４図および第８図は、シミュレータ２２のデータ構成
を示す。
を示す。
次に本実施例の動作を説明する。
壕す、オペレーティング７ステム２１ね、ティスフ装置
１２から７ミユレータ２２を謝ｌの主記憶部２０内にロ
ードし、シミュレータ２２を起動する。仁の結果、起動
されたシミュレータ２２のプログラム制御部２２０（１
ｉ４２図）が動作し、第３図に示した処理が実行壊れる
。
１２から７ミユレータ２２を謝ｌの主記憶部２０内にロ
ードし、シミュレータ２２を起動する。仁の結果、起動
されたシミュレータ２２のプログラム制御部２２０（１
ｉ４２図）が動作し、第３図に示した処理が実行壊れる
。
す々わち、制御部２２０は、第８図に構成が示されたレ
ジスタ群２２４のうちのＣＰ８Ｂレジスタに”２００”
を、ＮＰ８ＢレジスタにＩ４００１を、他のレジスタに
一〇′を初期設定する処理２２０１と、操作員から起動
パラメータによシ与えられたテバグ対象プログラムのフ
ァイル名を求める処理２２０２と、これによりデバグ対
象プログラムを格納する処理２２０３と、細８図に示さ
れたレジスタ群２２４のうちの割込原因を表示するレジ
スタにプロセッサ間通信（以９Ｆ通信と称す）割込要因
を設定する処理２２０４と、割込処理部２２３を呼び出
す処理２２０５と、このあと、第２の命令処理部２２２
を叶ひ出す処理２２０６とを実行する。
ジスタ群２２４のうちのＣＰ８Ｂレジスタに”２００”
を、ＮＰ８ＢレジスタにＩ４００１を、他のレジスタに
一〇′を初期設定する処理２２０１と、操作員から起動
パラメータによシ与えられたテバグ対象プログラムのフ
ァイル名を求める処理２２０２と、これによりデバグ対
象プログラムを格納する処理２２０３と、細８図に示さ
れたレジスタ群２２４のうちの割込原因を表示するレジ
スタにプロセッサ間通信（以９Ｆ通信と称す）割込要因
を設定する処理２２０４と、割込処理部２２３を呼び出
す処理２２０５と、このあと、第２の命令処理部２２２
を叶ひ出す処理２２０６とを実行する。
次に、ＩＲ２の主記憶部２２１に格納されたテバク対象
でプログラムのメモリ上の配置を第４図を参照して説明
する。０奇地から始まるサービスプロセッサ通信領域は
、サービスプロセッサを呼び出すときのインタフェース
領域であシ、コマンドとパラメータとが設定される。コ
マンドとしては、端末装置ｉ３への入出力コマンドおよ
びプリンタ４へのメツセージ出力コマンド等がある。２
００番地から始まるＰＳＢ退避領域には、割込みが発生
したときに、第８図で示されるレジスタ群のうちの割込
み寸スクおよび割込み原因レジスタ、ＩＣレジスタ、タ
イにレジスタおよび汎用レジスタの内容が格納され、Ｃ
Ｐ８Ｂレジスタによシ格納開始アドレスが指定される。
でプログラムのメモリ上の配置を第４図を参照して説明
する。０奇地から始まるサービスプロセッサ通信領域は
、サービスプロセッサを呼び出すときのインタフェース
領域であシ、コマンドとパラメータとが設定される。コ
マンドとしては、端末装置ｉ３への入出力コマンドおよ
びプリンタ４へのメツセージ出力コマンド等がある。２
００番地から始まるＰＳＢ退避領域には、割込みが発生
したときに、第８図で示されるレジスタ群のうちの割込
み寸スクおよび割込み原因レジスタ、ＩＣレジスタ、タ
イにレジスタおよび汎用レジスタの内容が格納され、Ｃ
Ｐ８Ｂレジスタによシ格納開始アドレスが指定される。
４００番地から始まる割込処理用Ｐ８Ｂにれ、割込みが
発生したときに、ＰＳＥ退避領域に内容が退避源ねた上
記レジスタに新たに格納されべきデータが格納されてお
り、ＮＰＳＢレジスタによシ読出開始アドレスが指定さ
れる０６００査地から始まるプログラム領域には、デバ
グ対象となるプログラムのデータ部とコード部とが格納
される。
発生したときに、ＰＳＥ退避領域に内容が退避源ねた上
記レジスタに新たに格納されべきデータが格納されてお
り、ＮＰＳＢレジスタによシ読出開始アドレスが指定さ
れる０６００査地から始まるプログラム領域には、デバ
グ対象となるプログラムのデータ部とコード部とが格納
される。
次に、第７図を参照すると、第３図の処理２２０５で呼
び出される割込処理部２２３Ｆｉ、割込原因レジスタに
登録されている割込要因を割込みとしてソフトウェアに
報告するか否かの検査を割込マスクを用いて行い割込み
がマスクされていれは割込処理部２２３の動作を終了す
る処理２２３１と、処理２２３１において割込みがマス
クされていないときは割込処理に費する時間分だけタイ
マを更新する処、理２２３２と、ＣＰ８Ｂレジスタが指
示する格納開始アドレスに基づいてν２の主記憶部２２
１にレジスタ群２２４のうちの割込マスクレジスタ、割
込原因レジスタ、ＩＣレジスタ、タイ６一 マレジスタおよび汎用レジスタの内容を退避する処理２
２３３と、ＮＰ８Ｂレジスタの指示する読出開始アドレ
スに基ついで第２の主記＋ｉ部２２１からレジスタ訃２
２４のうちの割込マスクレジスタ、割込ｉｊＡ因レジス
タ、ＩＣレジスタ、タイマレジスタおよび汎用レジスタ
に書ｒ＊なデータを格納する処理２２３４とを実行する
。
び出される割込処理部２２３Ｆｉ、割込原因レジスタに
登録されている割込要因を割込みとしてソフトウェアに
報告するか否かの検査を割込マスクを用いて行い割込み
がマスクされていれは割込処理部２２３の動作を終了す
る処理２２３１と、処理２２３１において割込みがマス
クされていないときは割込処理に費する時間分だけタイ
マを更新する処、理２２３２と、ＣＰ８Ｂレジスタが指
示する格納開始アドレスに基づいてν２の主記憶部２２
１にレジスタ群２２４のうちの割込マスクレジスタ、割
込原因レジスタ、ＩＣレジスタ、タイ６一 マレジスタおよび汎用レジスタの内容を退避する処理２
２３３と、ＮＰ８Ｂレジスタの指示する読出開始アドレ
スに基ついで第２の主記＋ｉ部２２１からレジスタ訃２
２４のうちの割込マスクレジスタ、割込ｉｊＡ因レジス
タ、ＩＣレジスタ、タイマレジスタおよび汎用レジスタ
に書ｒ＊なデータを格納する処理２２３４とを実行する
。
さらに、泥５図を参照すると、第３図の処理２２０６で
呼び出される第２の命令処理部２２２は、ＩＣレジスタ
で指定された災効アドレスを第２の主記憶部２２１にお
ける絶対アドレスに変換する処理２２２１と、変換され
た絶対アドレスに基づいてに２の主記憶部２２１から命
令語を取り出す処理２２２２と、取シ出さ第１だ命令語
の長さをＩＣレジスタの内容に加算する処理２２２３と
、命令語の命令コードに従った処理を実行する処理２２
２４と、タイマレジスタの値を検査するＪＡ理２２２５
と、処理２２２５でタイマ割込みが発生しているときＫ
ｉタイマ割込要因を設定する処理２２２６と、割込処理
部２２３を叶ひ出して１命令の実行を終了して処理２２
２１に戻シ次の命令の実行に移る処Ｊ１２２２７と、処
理２２２５でタイマ割込みが発生していないときにｔｉ
Ｐ通信割込みの南無を検査し割込要因があれＦｉ１命令
の実りを終了しＰ通信割込要因がおれば処理２２２７を
実行させる処理２２２８とを実行する。
呼び出される第２の命令処理部２２２は、ＩＣレジスタ
で指定された災効アドレスを第２の主記憶部２２１にお
ける絶対アドレスに変換する処理２２２１と、変換され
た絶対アドレスに基づいてに２の主記憶部２２１から命
令語を取り出す処理２２２２と、取シ出さ第１だ命令語
の長さをＩＣレジスタの内容に加算する処理２２２３と
、命令語の命令コードに従った処理を実行する処理２２
２４と、タイマレジスタの値を検査するＪＡ理２２２５
と、処理２２２５でタイマ割込みが発生しているときＫ
ｉタイマ割込要因を設定する処理２２２６と、割込処理
部２２３を叶ひ出して１命令の実行を終了して処理２２
２１に戻シ次の命令の実行に移る処Ｊ１２２２７と、処
理２２２５でタイマ割込みが発生していないときにｔｉ
Ｐ通信割込みの南無を検査し割込要因があれＦｉ１命令
の実りを終了しＰ通信割込要因がおれば処理２２２７を
実行させる処理２２２８とを実行する。
ここで、第５図の処理２２２４の一例として固定小数点
加算命令の実行を第６図を用いて説明する。このときの
処理２２２４ｉｔ、命令語で指定された２個の入力用汎
用レジスタの内容を餓８図の汎用レジスタの領域から求
める処理２２２４１と、この２個の汎用レジスタの内容
に対して固定小数点加算を行う処理２２２４２と、処理
２２２４２の加算によジオ−バフローが発生したか否か
を検査する処理２２２４３と、処理２２２４３でオーバ
ーフローが発生していないときには命令語で指定された
出力用汎用レジスタに演算結果を格納する処理２２２４
４と、処理２２２４３でオーバフローが発生していると
きにはオーバフロー割込要因を割込原因レジスタに設定
する処理２２２４５と、割込処理部２２３を呼ひ出す処
理２２２４６と、固定小数点加算命令実行に要する時間
分だけタイマレジスタを更新して本命令の実行を終了す
る処理２２２４７とからなる。
加算命令の実行を第６図を用いて説明する。このときの
処理２２２４ｉｔ、命令語で指定された２個の入力用汎
用レジスタの内容を餓８図の汎用レジスタの領域から求
める処理２２２４１と、この２個の汎用レジスタの内容
に対して固定小数点加算を行う処理２２２４２と、処理
２２２４２の加算によジオ−バフローが発生したか否か
を検査する処理２２２４３と、処理２２２４３でオーバ
ーフローが発生していないときには命令語で指定された
出力用汎用レジスタに演算結果を格納する処理２２２４
４と、処理２２２４３でオーバフローが発生していると
きにはオーバフロー割込要因を割込原因レジスタに設定
する処理２２２４５と、割込処理部２２３を呼ひ出す処
理２２２４６と、固定小数点加算命令実行に要する時間
分だけタイマレジスタを更新して本命令の実行を終了す
る処理２２２４７とからなる。
続いて、サービスプロセッサ部２２５の動作を示す第９
図を参照して、テバグ対象プログラムと操作員との対話
およびプログラムの実行結果の出力手順について説明す
る。まず、デパグ対象プログラムはサービスプロセッサ
に要求したいコマンドとパラメータとを第４図に示され
たサービスプロセッサ通信領域に設定し、サービスプロ
セッサを起動するＰ通信命令を実行する。第５図の処理
２２２２でＰ通信命令を取シ出した第２の命令処理部２
２２は、処理２２２４でサービスプロセッサ部２２５を
呼ひ出す。呼び出されたサービスプロセッサ部２２５は
、サービスプロセッサ通信領域からコマンドを取シ出す
処理２２５１と、取シ出したコマンドがプログラム終了
要求か否かを検査し終了要求であればプログラム制御部
２２０に制御を移して全ての処理を終了する処理２２５
２と、処理２２５２でコマンドが終了要求でないときに
はこのコマンドに従った処理すなわち端末装置１３への
入出力ｔｆｃｉｔプリンタ４へのメツセージ出力をオペ
レーティングンステム２１に依頼する処理２２５３と、
サービスプロセッサでの処理が終了したことをデバグ対
象プログラムに通知するためＰ通信割込要因を割込原因
レジスタに設定する処１１２２２４と、とのＰ通信割込
要因に基づいて割込処理部を呼び出し割込みを発生させ
る処理２２５５とを実行する。
図を参照して、テバグ対象プログラムと操作員との対話
およびプログラムの実行結果の出力手順について説明す
る。まず、デパグ対象プログラムはサービスプロセッサ
に要求したいコマンドとパラメータとを第４図に示され
たサービスプロセッサ通信領域に設定し、サービスプロ
セッサを起動するＰ通信命令を実行する。第５図の処理
２２２２でＰ通信命令を取シ出した第２の命令処理部２
２２は、処理２２２４でサービスプロセッサ部２２５を
呼ひ出す。呼び出されたサービスプロセッサ部２２５は
、サービスプロセッサ通信領域からコマンドを取シ出す
処理２２５１と、取シ出したコマンドがプログラム終了
要求か否かを検査し終了要求であればプログラム制御部
２２０に制御を移して全ての処理を終了する処理２２５
２と、処理２２５２でコマンドが終了要求でないときに
はこのコマンドに従った処理すなわち端末装置１３への
入出力ｔｆｃｉｔプリンタ４へのメツセージ出力をオペ
レーティングンステム２１に依頼する処理２２５３と、
サービスプロセッサでの処理が終了したことをデバグ対
象プログラムに通知するためＰ通信割込要因を割込原因
レジスタに設定する処１１２２２４と、とのＰ通信割込
要因に基づいて割込処理部を呼び出し割込みを発生させ
る処理２２５５とを実行する。
以上１本発明にＦｉ、デバグ対象プログラムが実行され
るべきターゲット情報処理装置と同一の命令セットを有
するンミュレータ上でプログラムを実行し、デバグする
ことによシ、プログラムが実行されるべきターゲット情
報処理装置が動作不可能々状態またはテパグ用にターゲ
ット情報処理装置が確保できないときでもプログラムの
テバグができる効果がある。
るべきターゲット情報処理装置と同一の命令セットを有
するンミュレータ上でプログラムを実行し、デバグする
ことによシ、プログラムが実行されるべきターゲット情
報処理装置が動作不可能々状態またはテパグ用にターゲ
ット情報処理装置が確保できないときでもプログラムの
テバグができる効果がある。
第１図は本発明のプログラムテバグカ式を用いる７ステ
ムの一実施例を示すブロック図、第２図はシミュレータ
の構成を示すブロック図、第３図はプログラム制御部の
処理を示す流れ図、第４図Ｆｉ！２図の主記憶部のメモ
リ配置を示す図、第５図ｉｔ第２の命令処理部の処理を
示す流れ図、第６図は固定小数点加算命令の処理を示す
流れ図、第７図は割込処理部の処理を示す流れ図、第８
図はレジスタの構成を示す図および第９図はサービスプ
ロセッサ部の処理を示す流れ図である。 図において、ｌ・・・・・・汎用情報処理装置、２・・
・・・・磁気ディスク装置、３・・・・・・端末装置、
４・・・・・・プリンタ、１０・・・・・・入出力制御
部、２０・・・・・・第１の主配憶ｍ、２１・・・・・
・オペレーティングシステム、２２・・・・・・シミュ
レータ、３０・・・・・・第１の命令処理部、２２０・
・・・・・プログラム制御部、２２１・・・・・・第２
の主記憶部、２２２・・・・・・＠２の命令処理部、２
２３・・・・・・割込処理部、２２４・・・・・・レジ
スタ群、−茅、３ ［ンＩ ／王り １，４７つＶ 芽４Ｉ￥１ 芽 Ｓ 図 ＃Ｚ 図 芽７ 図 芽ｌ 芽７ 図 ’）Ｃ’）−
ムの一実施例を示すブロック図、第２図はシミュレータ
の構成を示すブロック図、第３図はプログラム制御部の
処理を示す流れ図、第４図Ｆｉ！２図の主記憶部のメモ
リ配置を示す図、第５図ｉｔ第２の命令処理部の処理を
示す流れ図、第６図は固定小数点加算命令の処理を示す
流れ図、第７図は割込処理部の処理を示す流れ図、第８
図はレジスタの構成を示す図および第９図はサービスプ
ロセッサ部の処理を示す流れ図である。 図において、ｌ・・・・・・汎用情報処理装置、２・・
・・・・磁気ディスク装置、３・・・・・・端末装置、
４・・・・・・プリンタ、１０・・・・・・入出力制御
部、２０・・・・・・第１の主配憶ｍ、２１・・・・・
・オペレーティングシステム、２２・・・・・・シミュ
レータ、３０・・・・・・第１の命令処理部、２２０・
・・・・・プログラム制御部、２２１・・・・・・第２
の主記憶部、２２２・・・・・・＠２の命令処理部、２
２３・・・・・・割込処理部、２２４・・・・・・レジ
スタ群、−茅、３ ［ンＩ ／王り １，４７つＶ 芽４Ｉ￥１ 芽 Ｓ 図 ＃Ｚ 図 芽７ 図 芽ｌ 芽７ 図 ’）Ｃ’）−
Claims (1)
- 検査対象プログラムが実行されるべき情報処理装置と同
一の命令セットを有するシミュレータ手段と、前記プロ
グラムの実行結果を前記シミュレータ手段から読み出す
読出し手段とを備え、前記プログラムを前記シミュレー
タ上で実行することにより該プログラムの検査を行うこ
とを特徴とするプログラム検査方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60153212A JPS6214240A (ja) | 1985-07-10 | 1985-07-10 | プログラム検査方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60153212A JPS6214240A (ja) | 1985-07-10 | 1985-07-10 | プログラム検査方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6214240A true JPS6214240A (ja) | 1987-01-22 |
Family
ID=15557496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60153212A Pending JPS6214240A (ja) | 1985-07-10 | 1985-07-10 | プログラム検査方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6214240A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01155277A (ja) * | 1987-12-11 | 1989-06-19 | Nec Kansai Ltd | 電子部品の特性自動選別方法 |
| JPH01159743A (ja) * | 1987-12-17 | 1989-06-22 | Fujitsu Ltd | ファームソフトシミュレータ |
-
1985
- 1985-07-10 JP JP60153212A patent/JPS6214240A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01155277A (ja) * | 1987-12-11 | 1989-06-19 | Nec Kansai Ltd | 電子部品の特性自動選別方法 |
| JPH01159743A (ja) * | 1987-12-17 | 1989-06-22 | Fujitsu Ltd | ファームソフトシミュレータ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5680584A (en) | Simulator system for code execution and debugging within a multi-architecture environment | |
| EP0111952B1 (en) | Verification of a processor architecture having a partial instruction set | |
| JPS6214240A (ja) | プログラム検査方式 | |
| JP2005353020A (ja) | コンピュータプログラムのシミュレーション方式 | |
| WO2024069730A1 (ja) | デバッグ装置及びデバッグ方法 | |
| JPS63271542A (ja) | Ｒｏｍデバツガ | |
| JP2659366B2 (ja) | デバッグ方法及びその装置 | |
| JP2507789B2 (ja) | 仮想計算機の論理シミュレ―ション処理方式 | |
| JP2860054B2 (ja) | プログラムデバッグ装置 | |
| JP2001166966A (ja) | デバッガにおける被テストプログラムの実行環境管理方法 | |
| JPS5835648A (ja) | プログラム実行制御方式 | |
| JPH02135545A (ja) | デバッガの実行制御処理方式 | |
| JP2002366378A (ja) | プログラムのデバッグ装置及びデバッグ方法、並びに記憶媒体 | |
| JPS604492B2 (ja) | 計算機 | |
| CN114327648A (zh) | 一种驱动调试方法、装置、电子设备及存储介质 | |
| JPH04324525A (ja) | プログラム移植支援装置 | |
| JPH02232744A (ja) | シミュレータの構成制御方式 | |
| JPH02284236A (ja) | プログラムデバッグ処理装置 | |
| JPH02277146A (ja) | プログラム・デバッグ方式 | |
| JPH11191072A (ja) | デバッグのブレイク処理方法及びデバッグ処理装置 | |
| JPS6049442A (ja) | マイクロ診断方式 | |
| JPH0452493B2 (ja) | ||
| JPH0695910A (ja) | 異常処理のための対話型デバッグ制御方式 | |
| JPS6167146A (ja) | 擬似障害発生方式 | |
| JPS59108148A (ja) | コンピユ−タの保守及びデバツグ方式 |