JPS63271542A - Romデバツガ - Google Patents

Romデバツガ

Info

Publication number
JPS63271542A
JPS63271542A JP62105828A JP10582887A JPS63271542A JP S63271542 A JPS63271542 A JP S63271542A JP 62105828 A JP62105828 A JP 62105828A JP 10582887 A JP10582887 A JP 10582887A JP S63271542 A JPS63271542 A JP S63271542A
Authority
JP
Japan
Prior art keywords
program
debugging
operating system
rom
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62105828A
Other languages
English (en)
Inventor
Yoichi Nakajima
洋一 中嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alps Alpine Co Ltd
Original Assignee
Alps Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alps Electric Co Ltd filed Critical Alps Electric Co Ltd
Priority to JP62105828A priority Critical patent/JPS63271542A/ja
Publication of JPS63271542A publication Critical patent/JPS63271542A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は、オペレーティング・システム等の基本的な
システムのデバッグを容易に行うことができるデバッガ
に関する°。
° 「従来の技術」 プログラム中の誤りを見付けて直す際には、周知のよう
にデバッガが用いられる。このデバッガは、テストデー
タ作成プログラムやデバッグ支援プログラム等から構成
されており、オペレーティング・システムの制御の下に
動作するようになっている。
「発明が解決しようとする問題点」 ところで、従来のデバッガにおいては、オペレーティン
グ・システムが起動された後Iこ初めて動作可能となる
ため、非起動状態においてはデバッグはできないという
不都合があった。また、オペレーティング・システムの
起動後においても、オペレーティング・システム自体、
各種ドライバ、および割込み処理ルーチン(特にハード
ウェア割込み処理ルーチン)等のデバッグは行うことが
できなかった。このようなソフトウェアをデバッグする
際には、従来はICE(インサーキットエミュレータ)
等の高価な開発ツールをg要とした。
この発明は、上述した事情に鑑みてなされたもので、簡
単かつ安価な構成でありながら、オペレーティング拳シ
ステム自体およびその他各種ドライバ、割込処理などの
デバッグを容易に行うことができるrlOMデバッガを
提供することを目的としている。
「問題点を解決するための手段」 この発明は、上記問題点を解決するために、システムの
初期化時に起動されてプログラムのロードを行うイニシ
ャル・プログラム・ロー7110M内に、中央処理装置
と外部操作部との間でデータの授受を行う人出力ボート
を初期化するプログラムと、予め設定されたデバッグ用
プログラムとを組み込んだことを特徴としている。
「作用」 システム起動時およびリセット時においては、イニシャ
ル・プログラム・ローダROM内のプログラムが起動さ
れるため、前記入出力ボートが初期化されるとともに、
nη記郊外部操作部よってnf記中央処理装置に命令を
与えることにより、前記デバッグ用プログラムを適宜起
動することができ、これにより、メモリにロードされた
オベレーティグ・システムを含むすべてのプログラムに
対し、デバッグを行うことができる。
「実施例」 以下、図面を参照してこの発明の実施例について説明す
る。
第1図は、この発明の一実施例の構成を示すブロック図
である。図において、lはホストCPU(中央処理装置
)で弗り、2は種々のプログラムがロードされるメイン
メモリ(HAM)である。
3はイニシャル・プログラム・ローダROM (以下、
IPL−ROMという)であり、回路全体の初期化およ
び入出力ボート4を初期化するプログラム、外部記憶装
置(磁気ディススフ装置等)からプログラムを―出して
メインメモリ2にロードするプログラム、およびデバッ
グ用のプログラムが書き込まれている。この場合のデバ
ッグ用のプログラムには以下の機能が入っている゛。す
なイつち、アセンブル、メモリ上のコンベア、メモリの
ダンプ、メモリ上の1バイトのデータの変更、メモリ上
の複数バイトのデータの変更、プログラムの実行、16
進数の加減算、r10ボートからの読み取り、メ舌り上
でのデータのコピー、I10ボートへの書き込み、割り
込み/続出しに対応したトレース、レジスタの表示/変
更、メモリ上のデータのサーチ、単純なトレース、逆ア
ッセンブル等である。
入出力ボート4は、中央処理装置lとコンソール端末6
との間でデータの授受を行うものであり、コンソール端
末6に対してはR8232C規格によるシリアルデータ
転送を行うようになっている。
上述した中央処理装置1、メインメモリ2、!PL−R
OM3および入出力ボート4により、システム7が構成
されている。また、コンソール端末6は、各種命令等の
入力を行うキーボード8とプログラムやデータ等を表示
するCIIT9等から構成されている。
次に、上記構成によるこの実施例の動作につい第簾図お
よび第2図を参照して説明する。
まず、システムに対し、電源が投入されるか、あるいは
、リセットがかけられると(第2図のステップSPI参
照)、ステップSP2に移って入出力ボート4の初期化
が行われる。ステップSr2の処理の後には、中央処理
装置Iに対し割り込み時の飛び先アドレスの設定、すな
わち、ベクタアドレスの設定を行う(ステップ5P3)
。ここで、中央処理装置Iが例えばインテル社の808
6であるとすれば、この実施例においては、[INT 
 OIn]および[INT  03u]に対してI P
L −ROMa内のトレース機能およびブレーク機能に
対応する部分のアドレスを書き込む。以上の動作により
IPL−rtOM3の初期設定処理が終了する。
次に、外部記憶装置5からオペレーティング・システム
をメイン・メモリ2にロードする。この時、ロードされ
るオペレーティング・システムはデバッグの対象となる
ものであり、所定のアドレスに[INT  01++]
命令および[INT  03□]命令が書き込まれてい
る。このオペレーティング−システムのロードによって
、キーボード8によるデータの入力を可能とする。そし
て、オペレーティング・システム中の所定番地に書き込
まれた[INT  O1o]が実行されると、システム
jこついての制御がIPL・ll0M3内のプログラム
の支配下となり、トレースの実行可能状態となる。ここ
で、オペレータが、オペレーティング・システム中の実
行さ仕たい番地、命令等をキーボード8から入力すると
、中央処理、装置lがこれを認識し、オペレーティング
・システムにおける当該番地、命令を実行し、命令実行
後に所定のメツセージをCnT6に表示する。
また、オペレータが、IPL−ROMS内のいずれかの
機能を選択するために、予め設定されたコードをキーボ
ード8から入力すると、当該コードに対応する機能のプ
ログラムが実行され、デバッグ操作がサポートされる。
例えば、プログラムの実行が選択されれば、オペレーテ
ィング・システム内の指定された番地から[IN、T 
 03u]が書き込まれている番地まで動作が行われる
。この[I NT  03n]命令は、上述のようにオ
ペレーティング・システム内に予め書き込まれてい、る
が、キーボード8により新たに任意の番地に書き込むこ
とができる。したがって、オペレータは、オペレーティ
ング・システムの所望の部分について動作を行わせるこ
とができる。
以上のようにして種々の機能を用いながらデバッグを行
っていく。そして、デバッグ終了後においては、デバッ
グのために使われた命令[INT01u]、[INT 
 03n]を消去し、修正されたオペレーティング・シ
ステムとして所定の磁気ディスク等に記憶する。
また、アプリケーション等の他のプログラムおよびI1
0ボートについてのデバッグを行うときも、上記と同様
にして、IPL・ROMS内の所  一定の機能1こ対
応するコードを適宜入力することにより行うことができ
る。
なお、この実施例においては、CPUIがポーリングに
よるデータの授受を行うのみで、割り込みが行なわれな
いため、IPL−rtOM3内のデバッグ用のプログラ
ムには割り込みに係る処理を考慮する必要はない。
さらに、この実施例においては、従来困難であった、ハ
ードウェア処理の割り込み処理ルーチンのデバッグも行
うことができる。また、オペレーティング・システム自
体のデバッグを行うことができるから、ユーザ先におけ
るシステムの点検、保守等を確実かつ正確に行うことが
できる利点が得られる。
「発明の効果」 以上説明したように、この発明によれば、システムの初
期化時に起動されてプログラムのロードを行うイニシャ
ル・プログラム・ローダROM内に、中央処理装置と外
部操作部との間でデータの授受を行う入出力ボートを初
期化するプログラムと、予め設定されたデバッグ用プロ
グラムとを組み込んだので、簡単かつ安価な措成であり
ながら、オペレーティング・システム自体およびその他
各種ドライバ、割込処理などのデバッグを容易に行うこ
とができる利点が得られる。
【図面の簡単な説明】
第1図はこの発明の一実施例のh3成を示すブロック図
、第2図は同実施例の動作を示すフローチャートである
。 !・・・・・・CPU(中央処理装置)、2・・・・・
・メインメモリ、3・・・・・・イニシャル・プログラ
ム・ローダ、4・・・・・・入出力ボート。

Claims (1)

    【特許請求の範囲】
  1. システムの初期化時に起動されてプログラムのロードを
    行うイニシャル・プログラム・ローダROM内に、中央
    処理装置と外部操作部との間でデータの授受を行う入出
    力ボートを初期化するプログラムと、予め設定されたデ
    バッグ用プログラムとを組み込んだことを特徴とするR
    OMデバッガ。
JP62105828A 1987-04-28 1987-04-28 Romデバツガ Pending JPS63271542A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62105828A JPS63271542A (ja) 1987-04-28 1987-04-28 Romデバツガ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62105828A JPS63271542A (ja) 1987-04-28 1987-04-28 Romデバツガ

Publications (1)

Publication Number Publication Date
JPS63271542A true JPS63271542A (ja) 1988-11-09

Family

ID=14417914

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62105828A Pending JPS63271542A (ja) 1987-04-28 1987-04-28 Romデバツガ

Country Status (1)

Country Link
JP (1) JPS63271542A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6444552A (en) * 1987-08-12 1989-02-16 Mitsubishi Electric Corp Os debugging system
JPH04287133A (ja) * 1991-03-15 1992-10-12 Oki Electric Ind Co Ltd モニタデバッグ方法
DE102007008244A1 (de) * 2007-02-20 2008-09-04 Fujitsu Siemens Computers Gmbh Computersystem, Diagnoseverfahren und Computerprogrammprodukt

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6242241A (ja) * 1985-08-20 1987-02-24 Fujitsu Ltd デバツグ制御方式

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6242241A (ja) * 1985-08-20 1987-02-24 Fujitsu Ltd デバツグ制御方式

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6444552A (en) * 1987-08-12 1989-02-16 Mitsubishi Electric Corp Os debugging system
JPH04287133A (ja) * 1991-03-15 1992-10-12 Oki Electric Ind Co Ltd モニタデバッグ方法
DE102007008244A1 (de) * 2007-02-20 2008-09-04 Fujitsu Siemens Computers Gmbh Computersystem, Diagnoseverfahren und Computerprogrammprodukt

Similar Documents

Publication Publication Date Title
US5850562A (en) Personal computer apparatus and method for monitoring memory locations states for facilitating debugging of post and BIOS code
EP0897151A1 (en) Device and method for debugging systems controlled by microprocessors
US6425122B1 (en) Single stepping system and method for tightly coupled processors
JPS63271542A (ja) Romデバツガ
CN114036047A (zh) 一种基于串口的固件即时调试器的实现方法
JPH08255096A (ja) マイクロプロセッサ及びデバッグシステム
JPH0477833A (ja) デバッグ環境を備えた集積回路
KR100952762B1 (ko) 디지털 시그널 프로세서의 실시간 디버깅 방법
JPH0550016B2 (ja)
KR19990053043A (ko) 진단용 메모리를 구비한 컴퓨터 및 그 진단방법
JP2002366378A (ja) プログラムのデバッグ装置及びデバッグ方法、並びに記憶媒体
JPH02135545A (ja) デバッガの実行制御処理方式
JP2659366B2 (ja) デバッグ方法及びその装置
JPH0465729A (ja) シンボリック・デバッガ
JPS59202546A (ja) デバツグ装置
JP2001209555A (ja) 入出力エミュレーション装置、入出力装置のエミュレーション方法および入出力装置エミュレーションプログラムを記録した記録媒体
JPH04287136A (ja) デバッグ方式及びエミュレータ
JPH02308342A (ja) シミュレート・デバッガの構築方法
Guide Alpha Microprocessors Motherboard Debug Monitor User’s Guide
JP2003263335A (ja) デバッグモニター
JPS60117344A (ja) 演算処理装置
JPH02120940A (ja) デバッグ支援回路
JP2000322289A (ja) 制御装置エミュレーション方式及び制御装置エミュレーション方法及び制御装置エミュレーション方法を計算機に実現させるためのプログラムを記憶した計算機読取可能な記録媒体
JPH05189267A (ja) マイクロプロセッサの動作制御方式、及びエミュレータ
JP2006139440A (ja) エミュレータ装置およびその制御方法