JPH0477833A

JPH0477833A - デバッグ環境を備えた集積回路

Info

Publication number: JPH0477833A
Application number: JP2185337A
Authority: JP
Inventors: Yasuhiro Kunioka; 国岡　保弘
Original assignee: Nippon Chemi Con Corp
Current assignee: Nippon Chemi Con Corp
Priority date: 1990-07-16
Filing date: 1990-07-16
Publication date: 1992-03-11
Anticipated expiration: 2010-03-29
Also published as: JPH0727472B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明はデバッグ環境を備えた集積回路に係り、特に
マイクロコンピュータ（以下、マイコンと称する。）の
組込まれた集積回路に適し、内蔵したソフトウェアのデ
バッグを容易に実行することができるデバッグ環境を備
えた集積回路に関する。

〔従来の技術〕

従来、マイコン組込み製品における組込みソフトウェア
のデバッグは、マイコンの動作を確言忍することができ
るインサーキ・ントエミュレータ（以下、ＩＣＥと称す
る。）と呼ばれる装置を用いて行われている。この種の
装置は、一般に第２図に示すような構成をしている。第
２図において、参照符号４０は、マイコン組込み製品で
あるターゲットマシーンであり、このターゲットマシー
ン４０上のマイコンＬ　Ｓ　Ｉ用ソゲ・ント４２に、マ
イコンチツブ４８が内蔵されたプローブ４６のケーブル
４４が接続される。プローブ４６はケーブル５０を介し
てＩＣＥ本体５２と接続される。

このように構成されるＩＣＥにおいて、ターゲットマシ
ーン４０と同種のマイコンチップ４８が実装されたプロ
ーブ４６は、ターゲラ１〜マシーン４０とＩＣＥ本体５
２とを接続するためのインタフェース部分に相当し、こ
れによりＩＣＥ本体５２があたかもソケッ）・４２上に
あるかのように動作し、ターゲラ１〜マシーン５０のエ
ミュレーション、部分命令の実行、解析などを行ってハ
ードウェアおよびソフトウェアを含めたシステムデバッ
グを行うことができる。

〔発明が解決しようとする課題〕

しかしながら、前述したＩＣＥの構成では、ターゲラ１
〜マシーン４０とプローブ４６との間にケーブル４４で
接続される距離が必ず存在し、信号遅延、負荷容量、ノ
イズマージン等に影響を与えるため、ターゲットマシー
ン４０の設計時にＩＣＥの接続を充分考慮して設計マー
ジンを取る必要がある。しかるに、設置現場での実稼動
条件が、開発現場におけるＩＣＥとの接続用に見積もっ
た実稼動条件の設計マージン以上となるようなノイズの
影響を受ける悪環境下であったりすると、実機デバッグ
作業用にＩ　ＣＥ　’？：使用できなくなったりする。

また、最近のマイコンの高性能化に伴い動作周波数か益
々高周波化され、信号遅延、負荷容量、ノイズマージン
等の影響を受は易くなり、ＩＣＥ使用による実機デバッ
グ環境が益々困難なものとなってきている６更に、ター
ゲットマシーン４０の規模が大きくなるにつれ、開発時
のハードウェアを設計する時以上にそのソフトウェアの
開発にも多くの労力を必要とし、ソフトウェアのデバッ
グツールであるＩＣＥの果たす役目が益々重要になり、
ＩＣＥが不可欠となってきている。特にターゲラ１〜マ
シーン４０が特定ユーザー向マイコンＡＳＩＣである場
合には、特定ユーザー専用のＩＣＥを開発する必要があ
るが、しかし、特定ユーザー専用のためのマイコンＡＳ
ＩＣ用ＩＣＥを新たに開発することは、ユーザーへの開
発費用負担が非常に大きくなり、それはマイコンＡＳＩ
Ｃ開発とほぼ同等の負担規模となる。このため、マイコ
ンＡＳＩＣ開発では個別に従来のような専用のＩＣＥを
提供するということか困難になってきている。

そこで、本発明の目的は、ＩＣＥと同様のシステムデバ
ッグ機能を持ち、しかも実稼動状態でのエミュレーショ
ンのために従来のようにシステム設計時にＩＣＥとの余
分なケーブルの接続マージンを見積もる必要がなく、容
易に外部からのホストコンピュータと相互に通信を行い
ながらエミュレーションを行うことができ、コスト的に
も特定ユーサ向のマイコンＡＳＩＣに適するデバッグ環
境を備えた集積回路を提供するにある。

〔課題を解決するための手段〕

本発明に係るデバッグ環境を備えた集積回路は、メイン
ＣＰＵをコアにしてＲＯＭやＲＡＭおよび周辺ＬＳＩの
各種機能を１チ・ンプに組み合わせて特定用途向けに作
られるマイコンＡＳＩＣチップ内に、システムデノ（・
ソゲを行うためにインサーキットエミュレータとして少
なくとも必要な実時間実行機能、ブレーク機能、内容確
認機能、トレース機能、マツピング機能を制御する前記
メインＣＰＵとは独立したコントロールＣＰＵブロック
と、このシステムデバッグのためのコントロールソフト
を格納するＲＯＭおよびＲＡＭと、トレース内容結果を
格納するトレースメモリＲＡＭと、プログラム実行中断
のためのブレーク回路部と、デバッグ時にホストコンピ
ュータとの通信を行うためのシリアル通信ブロックとか
ら少なくとも構成することを特徴とする。

〔作　用〕

本発明に係るデバッグ環境を備えた集積口路によれは、
コンｌ−ｏ−ルソフ）〜Ｒ，ＯＭおよびＲＡＭ内に格納
されたプログラムデバッグのためのソフｌ〜ウェアの一
部は、主にメモリ内容のリード・ライト、命令の実行お
よびレジスタの参照・変更など、コアになるマイクロプ
ロセッサのハードウェア構成に依存する部分を処理する
必要最少限のプログラムであり、かつ、ポストコンピュ
ータ上のデバッグ用ソフ１〜ウェアにより処理したい機
能に共通的に使用できる最も低レベルの処理内容のプロ
グラムである。例えは、ホストコンピュータからシリア
ル通信ブロックを介してアドレスデータを読み、そのア
ドレスの内容をシリアル通信ブロックへ出力するという
ような処理プログラムであり、ホスト側は、この機能を
組み合わせてメモリダンプ（メモリ内容の表示）コマン
ドを実現する。このように、ホストコンピュータからシ
リアル通信ブロックを介してコントロールＣＰＵ及びコ
ンＩ−ロールソフトＲＯＭ　−ＲＡＭとの間で通信を行
いながら、ユーザＲＯＭ及びＲＡＭ内に格納されたプロ
グラムのデバッグを外部から容易に実行することができ
る。

さらに、本発明に係るデバッグ環境を面えた集積回路は
、ＩＣＥとして少なくとも必要なメモリの代替機能であ
るマツピング機能を実行できると共に、実行経緯の確認
を行うトレース機能により１−レースメモリＲＡＭ内に
トレース内容を格納することかできる。

〔実施例〕

次に本発明に係るデバッグ環境を備えた集積回路の実施
例につき、添付図面を参照しながら以下詳細に説明する
。

第１図は、本発明の一実施例を示すデバッグ環境を備え
た集積回路の内部ブロック構成図である。第１図におい
て参照符号１０は、対象となるマイコン（メインＣＰＵ
と以下称する）を内蔵したマイコンＡＳＩＣチップであ
り、このチップ１０はメインＣＰＵおよびＩ１０ブロッ
ク１２と、リモートテバッカプリミティブプログラム（
以下、モニタプログラムと称する。）等のＩＣＥとして
動作するのに必要なプログラムの一部を格納しなコン１
ヘロールソフ１〜ＲＯＭ１８及びコンｌ−ロールラフ１
〜ＲＡ、Ｍ２０と、デバッグ制御用に付加されたブレー
ク回路部２４および“これらを制御するコントロールＣ
ＰＵ１６と、ポストコンピュータと通信を行いなからデ
バッグするためのシリアル通信ブロック１４と、タロツ
ク制御ブロック２６と、トレース制御ブロツク２８と、
マツピング制御ブロック３０と、バスアービタ３２と、
さらにこれらのブロック間を結ぶＩＣＥ機能制御用バス
及び制御信号用バス３４と、メインＣＰＵ用バス及び制
御信号用バス３６とから構成される。

このようなマイコンＡＳＩＣチップ１０か搭載されるタ
ーゲットマシーンを図示しないホス１〜コンピユータと
接続して、マイコンＡ　Ｓ　Ｉ　Ｃ１，０内のユーザプ
ログラムを、内蔵するコントロールＣＰＵ１６とホスト
コンビ二一夕とか相互に通信を行いながらデバッグする
ことができる。このプログラムをデバッグする際の処理
シーケンスにつき、以下説明する。

（１）起動時：ホスト側は、マイコンＡＳＩＣＩＯを先ず初期化させる
ためマイコンＡ　Ｓ　１．　Ｃ１０に対して通信線を介
して　パＲ゛の文字（リセット１〜−クン）を送る。マ
イコンＡＳＩＣＩＯ側は起動時、マイコンＡ　Ｓ　Ｉ　
Ｃ１，０内のコン）〜ロールソフトＲＯＭ１８に格納さ
れたモニタプログラムか制御権を持つようコントロール
ＣＰＵ１６か制御し、シリアル通信ブロック１４を介し
て通信線からのトークンか入力されるのを待っている。

そこにホスト側からトークンが送られてくるのでマイコ
ンＡＳＩＣ１０側はこのトークンを解析して（この場合
はリセットトークンだから）、モニタの初期化（例えは
、モニタプログラムの管理するレジスタセーブエリアの
内容を初期化する）や回路の初期化（例えば、ブレーク
回路部２４をリセッ１へする）を行い、再び通信線から
の１−−クンが入力されるのを待つ。

（２）ブレークアドレスの設定：ユーザがポストコンピュータのキーボードから、ブレー
クアドレスの設定のためのコマンドを入力すると、ホス
ト側デバッガプログラムかこのコマンドを解析して、マ
イコンＡＳＩＣＩＯに対して通信線を介して　”Ｂ”の
文字（ブレーク１〜−クン）およびブレークアドレスデ
ータを送る。

マイコンＡＳＩＣＩＯ側のコントロールＣＰ　Ｕ　１．
６は、このトークンを解析しくこの場合はブレークトー
クンだから）、ブレーク回路部２４にブレークアドレス
データの設定を行い、再び通信線からの１〜−クンが入
力されるのを待つ。

（３）ユーザプログラムの実行とブレークの発生：ユーザがホストコンピュータのキーボードから、図示し
ないユーザＲ，ＯＭおよびＲＡＭ内に格納されたユーザ
プログラム実行のためのコマンドを入力すると、ポスト
１則デバッガプログラムがこのコマンドを解析して、マ
イコンＡ　Ｓ　Ｉ　Ｃ１，０に通信線を介して　°“Ｇ
′′の文字（ゴートークン）および実行開始アドレスデ
ータを送り、その後マイコンＡＳＩＣ１０側からブレー
ク発生１・−クンか送られるのを待つ。

マイコンＡ、　Ｓ　Ｉ　Ｃ側１０のコントロールＣＰＵ
１６は、ホスト側から送られてきたトークンを解析しく
この場合はゴートークンだから）、レジスタセーブエリ
アの内容を各レジスタに戻し、指定アドレスにジャンプ
する。

これにより、ユーザプログラムが実行される。

ユーザプログラムが実行され、ブレークアドレスまで来
ると、ブレーク回路部２４によるソフトウェア割り込み
が発生し、制御権はコン１〜ロールＣＰＵ１６によりモ
ニタプログラムに戻る。モニタプログラムは、ブレーク
が発生したことをホスト側に１・−クンを送ることによ
り知らせ、再びホスト側から通信線を介してトークンが
入力されるのを待つ。

以下、」二記した（２）、　（３）の動作シーケンスを
繰り返すことによって、ホス１〜コンピユータからマイ
コンＡＳＩＣＩＯのユーザプログラムのエミュレーショ
ンを行って、システムデバッグを行うことかできる。

このように動作するモニタプログラム格納のためのコン
１〜ロールソフ１−ＲＯＭ１８およびコン１ロールソフ
１−ＲＡＭ２０およびこれらを制御するコントロールＣ
ＰＵ１６をマイコンＡＳＩＣＩＯのチップ内にメインＣ
ＰＵ１２と独立して設けることによって、メインＣＰＵ
１２がユーザプログラムを実行中にデバッグを行うこと
が可能となる。すなわち、ユーザプログラム実行中のメ
インＣＰＵ１２およびバス３６の状態、メモリ内容の確
認等の機能を持つことができ、デバッグ作業を行うこと
ができる。

なお、モニタプログラムは、個々のターゲットマシーン
のメインＣＰＵ１２用に作る必要はあるか、小規模プロ
グラムなのでその労力は従来の専用ＩＣＥの開発に比べ
て大したことではない。また、ホストコンピュータ側の
テバッカポストプログラムは、高級言語で記述可能なプ
ログラムであるので、−度プログラムを作成すれば、専
用のホストコンピュータだけを使用する必要はなく、容
易に池のコンピュータへの移植ができ、ホス１〜コンピ
ユータの使用に融通性かある。

その他、本実施例ではＩＣＥの主機能であるマツピング
機能およびトレース機能を実行するために、トレース制
御ブロック２８と、マツピンク制御ブロック３０とか搭
載されている。マツピング制御ブロック３０では、ター
ゲットメモリアドレス（メインＣＰＵ１２のメモリアド
レス）をエミュレーションメモリアドレス（内部または
外部のメモリ）に変換し、このときバスアービタ３２に
よるバスの切替えが行われる。また、トレース制御ブロ
ック２８は、メインＣＰＵ１２の実行履歴をリアルタイ
ムでトレースし、１−レース内容を１−レースメモリＲ
ＡＭ２２に格納するよう動作する。

また、第１図に示すタロツク制御ブロック２６への２本
の入力は、ＩＣＥ固有のクロックと図示しないターゲラ
１〜ボードのクロックからの入力であり、いずれを選択
するかはプログラムに依存し、選択されたクロック信号
がメインＣＰＵ１２に対して出力される。

なお、本実施例では、メインＣＰＵ１２として特定用途
向のマイコンＡＳＩＣチップを例に説明したが、汎用マ
イコンチップに対しても適用できることは勿論である。

〔発明の効果〕

前述した実施例から明らかなように、本発明によれば゛
、マイコンＡＳＩＣ内のユーザプログラムをチップ内に
搭載されたコントロールＣＰＵと外部のホスｌ−コンピ
ュータとが通信を行いながらデバッグでき、しかもこの
ようなプリミティブデバッガプログラムをマイコンＡＳ
ＴＣチップ上に設けたコントロールソフトＲＯＭおよび
ＲＡＭ内に格納する構成とすると共に、デバッグサポー
トの大部分をホス１〜コンピユータ側のテバッカホスト
プログラムが行うようにしているため、このリモー１〜
プリミティブデバッカプログラムは小規模のもので良い
。このためマイコンＡＳＩＣ上のコンｌ−ｏ−ルＣＰ　
Ｕ、コントロールソフＩ〜ＲＯＭおよび゛コン１〜ロー
ルソフトＲＡＭのサイズはメインＣＰＵおよびユーザＲ
ＯＭ・ＲＡＭに比べて小さなもので済む。しかも、従来
の個別部品で作られるＩＣＥと同様のエミュレーション
機能を持ち、容易に外部からパソコン等のホストコンピ
ュータにより、実際のターゲラ＋へマシーンのマイコン
ＡＳＩＣ上で直接デバッグ作業が可能となるために、効
果的なプログラム開発が期待できる。

従って、マイコンＡＳＴＣ用に高価な専用ＩＣＥを個々
に開発しなくともシステムデバッグが実行でき、その経
済的効果は著しいものがある。

さらに、メインＣＰＵと同一チップ内にＩＣＥの主機能
を実行するデバッグ用コン１〜ロールＣＰＵおよびデバ
ッグ用回路等を搭載したなめ、従来のようなマイコンＡ
ＳＩＣ開発時においてＩＣＥの特性やケーブルの長さ等
を考慮した接続マージンなどの見積もりを不要とする効
果も得られる。

以上、本発明の好適な実施例について説明したが、本発
明は前記実施例に限定されることなく、本発明の精神を
逸脱しない範囲内において種々の設計変更をなし得るこ
とは勿論である。

【図面の簡単な説明】

第１図は本発明に係るデバッグ環境を備えた集積回路の
一実施例を示す集積回路の要部ブロック構成図、第２図
は従来のＩＣＥの構成例を示す図である。１０・・・マイコンＡＳＩＣチップ１２・・・メインＣＰＵ及びｌ１０１４・・・シリアル通信ブロック１６・・・コン１〜ロールＣＰＵ１８・・・コントロールソフトＲＯＭ２０・・・コンｌ−ロールソフトＲＡＭ２２・・・ｌへ
レースメモリＲＡＭ２４・・・ブレーク回路部２６・・・クロック制御ブロック２８・・・トレース制御ブロック３０・・・マツピンク制御ブロック３２・・・バスアービタ３４・・・ＩＣＥ機能制御用バス及び制御信号用バス３６・・・メインＣＰＵ用バス及び制御信号用バス４０
・・・ターゲラ１〜マシーン４２・・・ソケット４４・・・ケーブル１１６・・・プローブ４８・・・マイコンチップ５０・・・ケーブル５２・・・ＩＣＥ本体

Claims

【特許請求の範囲】

（１）メインＣＰＵをコアにしてＲＯＭやＲＡＭおよび
周辺ＬＳＩの各種機能を１チップに組み合わせて特定用
途向けに作られるマイコンＡＳＩＣチップ内に、システ
ムデバッグを行うためにインサーキットエミュレータと
して少なくとも必要な実時間実行機能、ブレーク機能、
内容確認機能、トレース機能、マッピング機能を制御す
る前記メインＣＰＵとは独立したコントロールＣＰＵブ
ロックと、このシステムデバッグのためのコントロール
ソフトを格納するＲＯＭおよびＲＡＭと、トレース内容
結果を格納するトレースメモリＲＡＭと、プログラム実
行中断のためのブレーク回路部と、デバッグ時にホスト
コンピュータとの通信を行うためのシリアル通信ブロッ
クとから少なくとも構成することを特徴とするデバッグ
環境を備えた集積回路。