JP2003263338A - デバック機能内蔵型マイクロコンピュータ - Google Patents
デバック機能内蔵型マイクロコンピュータInfo
- Publication number
- JP2003263338A JP2003263338A JP2002063020A JP2002063020A JP2003263338A JP 2003263338 A JP2003263338 A JP 2003263338A JP 2002063020 A JP2002063020 A JP 2002063020A JP 2002063020 A JP2002063020 A JP 2002063020A JP 2003263338 A JP2003263338 A JP 2003263338A
- Authority
- JP
- Japan
- Prior art keywords
- debug
- address
- function
- microcomputer
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Debugging And Monitoring (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【課題】 論理アドレスと物理アドレスのいずれを用い
てもデバックが可能なデバック機能内蔵型マイクロコン
ピュータの実現を課題とする。 【解決手段】 マイクロコンピュータチップ１０内部
に、論理アドレスから物理アドレスへの変換を行うＭＭ
Ｕ（メモリマネージメントユニット）４と、バストレー
ス機能やバスブレーク機能を有するＤＢＧ（デバックユ
ニット）３とを有するデバック機能内蔵型マイクロコン
ピュータにおいて、ＭＭＵ４の変換機能のオン、オフを
切り替える設定レジスタ３２を設ける。
てもデバックが可能なデバック機能内蔵型マイクロコン
ピュータの実現を課題とする。 【解決手段】 マイクロコンピュータチップ１０内部
に、論理アドレスから物理アドレスへの変換を行うＭＭ
Ｕ（メモリマネージメントユニット）４と、バストレー
ス機能やバスブレーク機能を有するＤＢＧ（デバックユ
ニット）３とを有するデバック機能内蔵型マイクロコン
ピュータにおいて、ＭＭＵ４の変換機能のオン、オフを
切り替える設定レジスタ３２を設ける。
Description
【０００１】
【発明の属する技術分野】本発明は、デバック機能内蔵
型マイクロコンピュータに関し、特にアドレスの選択を
可能にしたデバック機能内蔵型マイクロコンピュータに
関する。
型マイクロコンピュータに関し、特にアドレスの選択を
可能にしたデバック機能内蔵型マイクロコンピュータに
関する。
【０００２】
【従来の技術】プログラムの誤りを発見し、修正作業を
支援する目的から、プログラムをトレースし、指定した
行に来たときや、予め設定したアドレスやデータにアク
セスされたときなどに、プログラムの実行を止めてそれ
を外部に通知したり、その時のメモリの状態や変数の内
容を参照したり変更できるようにするのがデバック機能
である。
支援する目的から、プログラムをトレースし、指定した
行に来たときや、予め設定したアドレスやデータにアク
セスされたときなどに、プログラムの実行を止めてそれ
を外部に通知したり、その時のメモリの状態や変数の内
容を参照したり変更できるようにするのがデバック機能
である。
【０００３】このようなデバック機能を有するデバック
装置（デバックツール）として、従来はインサーキット
エミュレータと呼ばれるものがある。このインサーキッ
トエミュレータを用いたデバックシステムのブロック図
を図２に示す。図２のデバックシステムはユーザターゲ
ットシステム５０とこれをデバックするデバックツール
５５から構成されている。さらに、ユーザターゲットシ
ステム５０はマイクロコンピュータ５１と、メモリ５２
と、入出力制御回路５３から構成されている。デバック
ツール５５はデバック用マイクロコンピュータ５６とモ
ニタプログラムメモリ５７から構成されている。
装置（デバックツール）として、従来はインサーキット
エミュレータと呼ばれるものがある。このインサーキッ
トエミュレータを用いたデバックシステムのブロック図
を図２に示す。図２のデバックシステムはユーザターゲ
ットシステム５０とこれをデバックするデバックツール
５５から構成されている。さらに、ユーザターゲットシ
ステム５０はマイクロコンピュータ５１と、メモリ５２
と、入出力制御回路５３から構成されている。デバック
ツール５５はデバック用マイクロコンピュータ５６とモ
ニタプログラムメモリ５７から構成されている。
【０００４】このシステムでは、デバック時にはユーザ
ターゲットシステム５０のマイクロコンピュータ５１を
取り外すか動作が無効になるようにして、この部分にデ
バックツール５５のプローブを接続し、ユーザターゲッ
トシステム５０上のマイクロコンピュータ５１の代わり
にデバックツール５５上のデバック用マイクロコンピュ
ータ５６を動作させ、デバックツール５５上のモニタプ
ログラムメモリ５７に記憶されているモニタプログラム
を実行させてユーザプログラムの実行を制御する。
ターゲットシステム５０のマイクロコンピュータ５１を
取り外すか動作が無効になるようにして、この部分にデ
バックツール５５のプローブを接続し、ユーザターゲッ
トシステム５０上のマイクロコンピュータ５１の代わり
にデバックツール５５上のデバック用マイクロコンピュ
ータ５６を動作させ、デバックツール５５上のモニタプ
ログラムメモリ５７に記憶されているモニタプログラム
を実行させてユーザプログラムの実行を制御する。
【０００５】これにより、デバック用マイクロコンピュ
ータ５６はユーザターゲットシステム５０上のメモリ５
２に記憶されているデバック対象のプログラムを実行す
ることができ、デバック用マイクロコンピュータ５６は
ユーザターゲットシステム５０上のマイクロコンピュー
タ５１からは得られないトレース情報を出力することが
できる。また、プロセッサバス５４の情報のほかマイク
ロコンピュータ５１内部の情報などもトレースすること
ができる。しかし、この方法では、ユーザターゲットシ
ステム５０上のマイクロコンピュータ５１のすべてのピ
ンをデバックツール５５に接続する必要があり、信号線
の数が増えてプローブが高価なものになり、プロービン
グ動作が不安定になるなどの問題があり、ことに動作周
波数の高いマイクロコンピュータでは問題が多かった。
ータ５６はユーザターゲットシステム５０上のメモリ５
２に記憶されているデバック対象のプログラムを実行す
ることができ、デバック用マイクロコンピュータ５６は
ユーザターゲットシステム５０上のマイクロコンピュー
タ５１からは得られないトレース情報を出力することが
できる。また、プロセッサバス５４の情報のほかマイク
ロコンピュータ５１内部の情報などもトレースすること
ができる。しかし、この方法では、ユーザターゲットシ
ステム５０上のマイクロコンピュータ５１のすべてのピ
ンをデバックツール５５に接続する必要があり、信号線
の数が増えてプローブが高価なものになり、プロービン
グ動作が不安定になるなどの問題があり、ことに動作周
波数の高いマイクロコンピュータでは問題が多かった。
【０００６】図３は、他のデバックツールの従来例を用
いたデバックシステムを示す。この例では、ユーザター
ゲットシステム６０上のマイクロコンピュータ６１中に
デバックツール６８との通信に必要なシリアルインター
フェース６４とデバックツール６８から送られてくる信
号を解釈して実行するシーケンサ６５を内蔵している。
シーケンサ６５はデバックツール６８から送られてきた
信号にしたがって、ユーザプログラムの実行を一時停止
してレジスタ６７にアクセスしたり、バスコントローラ
６６を用いてメモリ６２や入出力制御回路６３にアクセ
スしてユーザプログラムの制御を行う。シリアルインタ
ーフェース６４からの信号は直接にはホストコンピュー
タ６９に接続できない場合が多いので、デバックツール
６８がホストコンピュータ６９からのコマンドをマイク
ロコンピュータ６１が理解できる信号に変換したり、マ
イクロコンピュータ６１からの信号をホストコンピュー
タ６９が理解できるデータ形式に変換する。
いたデバックシステムを示す。この例では、ユーザター
ゲットシステム６０上のマイクロコンピュータ６１中に
デバックツール６８との通信に必要なシリアルインター
フェース６４とデバックツール６８から送られてくる信
号を解釈して実行するシーケンサ６５を内蔵している。
シーケンサ６５はデバックツール６８から送られてきた
信号にしたがって、ユーザプログラムの実行を一時停止
してレジスタ６７にアクセスしたり、バスコントローラ
６６を用いてメモリ６２や入出力制御回路６３にアクセ
スしてユーザプログラムの制御を行う。シリアルインタ
ーフェース６４からの信号は直接にはホストコンピュー
タ６９に接続できない場合が多いので、デバックツール
６８がホストコンピュータ６９からのコマンドをマイク
ロコンピュータ６１が理解できる信号に変換したり、マ
イクロコンピュータ６１からの信号をホストコンピュー
タ６９が理解できるデータ形式に変換する。
【０００７】この場合では、ユーザターゲットシステム
６０上のマイクロコンピュータ６１がシーケンサ６５を
内蔵していて、シーケンサ６５がマイクロコンピュータ
６１やシリアルインターフェース６４にアクセスするた
め、デバックツール６８との接続のロジック回路が複雑
になり、チップ上の面積が大きくなるという問題があっ
た。また、レジスタの追加などが発生した場合にはシー
ケンサ６５を変更しない限り対処することができないと
いう問題もあった。
６０上のマイクロコンピュータ６１がシーケンサ６５を
内蔵していて、シーケンサ６５がマイクロコンピュータ
６１やシリアルインターフェース６４にアクセスするた
め、デバックツール６８との接続のロジック回路が複雑
になり、チップ上の面積が大きくなるという問題があっ
た。また、レジスタの追加などが発生した場合にはシー
ケンサ６５を変更しない限り対処することができないと
いう問題もあった。
【０００８】図４は、他のデバックツールの従来例を用
いたデバックシステムの構成を示すブロック図である。
このデバックシステムはユーザターゲットシステム７０
とデバックツール８０から構成される。ユーザターゲッ
トシステム７０はマイクロコンピュータ７１と、メモリ
７２と、入出力制御回路７３から構成される。マイクロ
コンピュータ７１はプロセッサコア７４とデバックユニ
ット７５から構成される。プロセッサコア７４はプロセ
ッサバス７６、７８を介して、メモリ７２や入出力制御
回路７３にアクセスしてプログラムを実行する。プロセ
ッサコア７４は内部デバックインターフェース７７と内
部プロセッサバス７８とによってデバックユニット７５
と接続され、デバックユニット７５は外部デバックイン
ターフェース７９によってデバックツール８０と接続さ
れている。デバックユニット７５は、プロセッサコア７
４とデバックツール８０間で、信号の出力形式を変換し
たり、出力タイミングを取ったりする働きを行う。
いたデバックシステムの構成を示すブロック図である。
このデバックシステムはユーザターゲットシステム７０
とデバックツール８０から構成される。ユーザターゲッ
トシステム７０はマイクロコンピュータ７１と、メモリ
７２と、入出力制御回路７３から構成される。マイクロ
コンピュータ７１はプロセッサコア７４とデバックユニ
ット７５から構成される。プロセッサコア７４はプロセ
ッサバス７６、７８を介して、メモリ７２や入出力制御
回路７３にアクセスしてプログラムを実行する。プロセ
ッサコア７４は内部デバックインターフェース７７と内
部プロセッサバス７８とによってデバックユニット７５
と接続され、デバックユニット７５は外部デバックイン
ターフェース７９によってデバックツール８０と接続さ
れている。デバックユニット７５は、プロセッサコア７
４とデバックツール８０間で、信号の出力形式を変換し
たり、出力タイミングを取ったりする働きを行う。
【０００９】このデバックシステムには、ユーザプログ
ラムを実行するノーマルモードと、モニタプログラムを
実行するデバックモードとがある。プロセッサコアがデ
バック例外を発生した場合に、デバックモードに移る。
デバックモードに移るとプロセッサコアはデバックユニ
ットを介してデバック処理ルーチンを実行する。デバッ
ク処理ルーチンによって、ユーザターゲットプログラム
を任意のアドレスでブレークさせたり、シングルステッ
プで実行させることができ、さらに、メモリやレジスタ
のリードやライト、ユーザプログラムの終了アドレスの
指定、ユーザプログラムの実行開始アドレスの指定など
の実行制御機能を実現することができる。また、プロセ
ッサコアがデバック処理ルーチン上のノーマルモードへ
の復帰命令を実行することによって、ノーマルモードへ
復帰し、復帰命令で指定されたアドレスはジャンプし
て、ユーザプログラムの実行を再開する。一方、ノーマ
ルモードでは、デバックシステムはユーザプログラムを
実行する。この時、同時に命令情報、命令アドレス情
報、データ情報、データアドレス情報を選択的にトレー
スすることができる。
ラムを実行するノーマルモードと、モニタプログラムを
実行するデバックモードとがある。プロセッサコアがデ
バック例外を発生した場合に、デバックモードに移る。
デバックモードに移るとプロセッサコアはデバックユニ
ットを介してデバック処理ルーチンを実行する。デバッ
ク処理ルーチンによって、ユーザターゲットプログラム
を任意のアドレスでブレークさせたり、シングルステッ
プで実行させることができ、さらに、メモリやレジスタ
のリードやライト、ユーザプログラムの終了アドレスの
指定、ユーザプログラムの実行開始アドレスの指定など
の実行制御機能を実現することができる。また、プロセ
ッサコアがデバック処理ルーチン上のノーマルモードへ
の復帰命令を実行することによって、ノーマルモードへ
復帰し、復帰命令で指定されたアドレスはジャンプし
て、ユーザプログラムの実行を再開する。一方、ノーマ
ルモードでは、デバックシステムはユーザプログラムを
実行する。この時、同時に命令情報、命令アドレス情
報、データ情報、データアドレス情報を選択的にトレー
スすることができる。
【００１０】このような方式を採用して、ユーザターゲ
ットシステム７０上のマイクロコンピュータ７１にデバ
ック機能を有するデバックユニット７５を含めるように
したので、デバック機能を実現するにあたり、ユーザタ
ーゲットシステム７０とデバックツール８０とを結ぶ出
力信号線の本数（ビット幅）を少なくすることができ
る。また、ノーマルモードでは、ユーザターゲットシス
テム７０上でマイクロコンピュータ７１を動作させなが
ら信号をトレースしてデバックできるようにしているの
で、高い周波数でも応答することができ、メモリ７２や
入出力装置へのアクセスを容易にして動作中の命令やデ
ータを正確に調べることができる。また、デバックユニ
ット７５が介在することによって、ユーザプログラムに
よってデバックツール８０のメモリやレジスタの内容が
不正に破壊されることがなく、また、デバックツール８
０によってユーザが使用しているレジスタの内容が不正
に破壊されることもないという利点がある。
ットシステム７０上のマイクロコンピュータ７１にデバ
ック機能を有するデバックユニット７５を含めるように
したので、デバック機能を実現するにあたり、ユーザタ
ーゲットシステム７０とデバックツール８０とを結ぶ出
力信号線の本数（ビット幅）を少なくすることができ
る。また、ノーマルモードでは、ユーザターゲットシス
テム７０上でマイクロコンピュータ７１を動作させなが
ら信号をトレースしてデバックできるようにしているの
で、高い周波数でも応答することができ、メモリ７２や
入出力装置へのアクセスを容易にして動作中の命令やデ
ータを正確に調べることができる。また、デバックユニ
ット７５が介在することによって、ユーザプログラムに
よってデバックツール８０のメモリやレジスタの内容が
不正に破壊されることがなく、また、デバックツール８
０によってユーザが使用しているレジスタの内容が不正
に破壊されることもないという利点がある。
【００１１】しかし、従来の装置ではデバックにあたっ
て指定するアドレスは、論理アドレスを用いてトレース
を行うか、物理アドレスを用いてトレースを行うかが設
計時に決められており、利用者がデバック時に設定する
ことはできなかった。ここで、論理アドレスとはアプリ
ケーションプログラムの命令で用いられるアドレスであ
り、そのプログラムが実際にロードされて実行されると
きの対応するアドレスを物理アドレスと呼ぶ。例えば、
ＯＳ（Operation System：基本ソフトウェア）上で２つ
のアプリケーションプログラムが同時に働いているよう
な場合、同一の物理アドレスに異なった記憶内容を記憶
させることはできないので、一方のプログラムであるプ
ログラム１の論理アドレス１００番地は物理アドレス上
の５００番地に相当し、他方のプログラム２の論理アド
レス１００番地は物理アドレス上の７００番地に相当す
るというように、論理アドレスをプログラムごとに対応
する物理アドレスに読み替えて対処する必要がある。Ｏ
Ｓ上でアプリケーションプログラムを実行している場
合、一般に、ＯＳのデバックには物理アドレスでデバッ
クできるのが好ましく、アプリケーションプログラムの
デバックには論理アドレスでデバックできるのが好まし
い。論理アドレスか物理アドレスかのどちらか一方でし
かバストレースができない場合、ＯＳのデバックまたは
アプリケーションプログラムのデバックの一方ができな
いか、もしくは大変困難になるという問題があった。
て指定するアドレスは、論理アドレスを用いてトレース
を行うか、物理アドレスを用いてトレースを行うかが設
計時に決められており、利用者がデバック時に設定する
ことはできなかった。ここで、論理アドレスとはアプリ
ケーションプログラムの命令で用いられるアドレスであ
り、そのプログラムが実際にロードされて実行されると
きの対応するアドレスを物理アドレスと呼ぶ。例えば、
ＯＳ（Operation System：基本ソフトウェア）上で２つ
のアプリケーションプログラムが同時に働いているよう
な場合、同一の物理アドレスに異なった記憶内容を記憶
させることはできないので、一方のプログラムであるプ
ログラム１の論理アドレス１００番地は物理アドレス上
の５００番地に相当し、他方のプログラム２の論理アド
レス１００番地は物理アドレス上の７００番地に相当す
るというように、論理アドレスをプログラムごとに対応
する物理アドレスに読み替えて対処する必要がある。Ｏ
Ｓ上でアプリケーションプログラムを実行している場
合、一般に、ＯＳのデバックには物理アドレスでデバッ
クできるのが好ましく、アプリケーションプログラムの
デバックには論理アドレスでデバックできるのが好まし
い。論理アドレスか物理アドレスかのどちらか一方でし
かバストレースができない場合、ＯＳのデバックまたは
アプリケーションプログラムのデバックの一方ができな
いか、もしくは大変困難になるという問題があった。
【００１２】また、従来、論理アドレスと物理アドレス
の対応付けを行い論理アドレスを物理アドレスに変換す
るＭＭＵ（メモリマネージメントユニット）を内蔵した
デバック機能内蔵型マイクロコンピュータにおいて、デ
バックモード中のＭＭＵの動作は設計時のコンセプトに
より、常にオンか常にオフかに限られていた。ＭＭＵの
動作が常にオフの場合は、デバックに際して常に物理ア
ドレスを指定する必要があった。このため、アプリケー
ションプログラムをデバックする際には論理アドレスと
物理アドレスの対応がとれず、特定の論理アドレスの値
を参照したり、変換することが困難であり問題が多かっ
た。また、ＭＭＵの動作が常にオンの場合は、デバック
モード中にＭＭＵの変換テーブルに記載されていないア
ドレスに飛ぶなどのＭＭＵ例外が発生し、ＭＭＵ例外処
理ルーチンにバグが存在したりすると、デバックモード
自体が最悪の場合にはフリーズしてしまうため、デバッ
クができなくなるという問題があった。
の対応付けを行い論理アドレスを物理アドレスに変換す
るＭＭＵ（メモリマネージメントユニット）を内蔵した
デバック機能内蔵型マイクロコンピュータにおいて、デ
バックモード中のＭＭＵの動作は設計時のコンセプトに
より、常にオンか常にオフかに限られていた。ＭＭＵの
動作が常にオフの場合は、デバックに際して常に物理ア
ドレスを指定する必要があった。このため、アプリケー
ションプログラムをデバックする際には論理アドレスと
物理アドレスの対応がとれず、特定の論理アドレスの値
を参照したり、変換することが困難であり問題が多かっ
た。また、ＭＭＵの動作が常にオンの場合は、デバック
モード中にＭＭＵの変換テーブルに記載されていないア
ドレスに飛ぶなどのＭＭＵ例外が発生し、ＭＭＵ例外処
理ルーチンにバグが存在したりすると、デバックモード
自体が最悪の場合にはフリーズしてしまうため、デバッ
クができなくなるという問題があった。
【００１３】
【発明が解決しようとする課題】上述のごとく、従来の
デバック機能内蔵型マイクロコンピュータでは、ユーザ
ターゲットシステム上でマイクロコンピュータを動作さ
せながら信号をトレースする場合に、指定するアドレス
をあらかじめ、論理アドレスか物理アドレスかの一方に
決めておく必要があった。また、トレースできるアドレ
スも論理アドレスまたは物理アドレスの一方に限られて
いた。このため、ＯＳのデバックまたはアプリケーショ
ンプログラムのデバックの一方側の遂行に困難を伴うと
いう問題があった。本発明は、比較的簡単な方法でこの
問題を解決して、論理アドレスと物理アドレスを外部の
デバックツールからの指定やデバックプログラムによっ
て選択し、論理アドレスと物理アドレスのいずれを用い
てもデバックが可能で、論理アドレスと物理アドレスの
いずれかを選択してトレースすることが可能なデバック
機能内蔵型マイクロコンピュータの実現を課題とする。
デバック機能内蔵型マイクロコンピュータでは、ユーザ
ターゲットシステム上でマイクロコンピュータを動作さ
せながら信号をトレースする場合に、指定するアドレス
をあらかじめ、論理アドレスか物理アドレスかの一方に
決めておく必要があった。また、トレースできるアドレ
スも論理アドレスまたは物理アドレスの一方に限られて
いた。このため、ＯＳのデバックまたはアプリケーショ
ンプログラムのデバックの一方側の遂行に困難を伴うと
いう問題があった。本発明は、比較的簡単な方法でこの
問題を解決して、論理アドレスと物理アドレスを外部の
デバックツールからの指定やデバックプログラムによっ
て選択し、論理アドレスと物理アドレスのいずれを用い
てもデバックが可能で、論理アドレスと物理アドレスの
いずれかを選択してトレースすることが可能なデバック
機能内蔵型マイクロコンピュータの実現を課題とする。
【００１４】
【課題を解決するための手段】上記課題を達成するた
め、本発明は、マイクロコンピュータ内部に、論理アド
レスから物理アドレスへの変換を行うアドレス変換手段
と、バストレース機能やバスブレーク機能を有するデバ
ック手段とを有するデバック機能内蔵型マイクロコンピ
ュータにおいて、前記アドレス変換手段の変換機能のオ
ン、オフを切り替えるアドレス変換機能選択手段を具備
することを特徴とする。これにより、物理アドレスでの
デバックと論理アドレスでのデバックとを切り替えて行
うことができ、ＯＳのデバックでもアプリケーションプ
ログラムのデバックでも容易に実現することができる。
め、本発明は、マイクロコンピュータ内部に、論理アド
レスから物理アドレスへの変換を行うアドレス変換手段
と、バストレース機能やバスブレーク機能を有するデバ
ック手段とを有するデバック機能内蔵型マイクロコンピ
ュータにおいて、前記アドレス変換手段の変換機能のオ
ン、オフを切り替えるアドレス変換機能選択手段を具備
することを特徴とする。これにより、物理アドレスでの
デバックと論理アドレスでのデバックとを切り替えて行
うことができ、ＯＳのデバックでもアプリケーションプ
ログラムのデバックでも容易に実現することができる。
【００１５】また、マイクロコンピュータ内部に、論理
アドレスから物理アドレスへの変換を行うアドレス変換
手段と、バストレース機能やバスブレーク機能を有する
デバック手段とを有するデバック機能内蔵型マイクロコ
ンピュータにおいて、前記デバック手段によるアドレス
バストレースの際に論理アドレスバスまたは物理アドレ
スバスのどちらかを選択するアドレスバス選択手段を具
備することを特徴とする。これにより、アドレスバスト
レースの際に論理アドレスバスまたは物理アドレスを選
択してトレースすることができ、ＯＳにもアプリケーシ
ョンプログラムにもそれぞれ適したアドレスバストレー
スを選ぶことができる。
アドレスから物理アドレスへの変換を行うアドレス変換
手段と、バストレース機能やバスブレーク機能を有する
デバック手段とを有するデバック機能内蔵型マイクロコ
ンピュータにおいて、前記デバック手段によるアドレス
バストレースの際に論理アドレスバスまたは物理アドレ
スバスのどちらかを選択するアドレスバス選択手段を具
備することを特徴とする。これにより、アドレスバスト
レースの際に論理アドレスバスまたは物理アドレスを選
択してトレースすることができ、ＯＳにもアプリケーシ
ョンプログラムにもそれぞれ適したアドレスバストレー
スを選ぶことができる。
【００１６】
【発明の実施の形態】以下、本発明にかかるデバック機
能内蔵型マイクロコンピュータを添付図面を参照にして
詳細に説明する。
能内蔵型マイクロコンピュータを添付図面を参照にして
詳細に説明する。
【００１７】図１は、本発明のデバック機能内蔵型マイ
クロコンピュータの一実施の形態を用いたデバックシス
テムの主要部の構成図である。図１において、符号１は
ＣＰＵ、符号２はＢＣＵ（バスコントロールユニッ
ト）、符号３はＤＢＧ（デバックユニット）、符号４は
ＭＭＵ（メモリマネージメントユニット）、符号５はメ
モリ、符号６は外部デバックツール、符号７はデバック
用パソコンである。ＣＰＵ１、ＢＣＵ２、ＤＢＧ３およ
びＭＭＵ４はマイクロコンピュータのチップ１０の内部
に構成されている。
クロコンピュータの一実施の形態を用いたデバックシス
テムの主要部の構成図である。図１において、符号１は
ＣＰＵ、符号２はＢＣＵ（バスコントロールユニッ
ト）、符号３はＤＢＧ（デバックユニット）、符号４は
ＭＭＵ（メモリマネージメントユニット）、符号５はメ
モリ、符号６は外部デバックツール、符号７はデバック
用パソコンである。ＣＰＵ１、ＢＣＵ２、ＤＢＧ３およ
びＭＭＵ４はマイクロコンピュータのチップ１０の内部
に構成されている。
【００１８】ＣＰＵ１はメモリ５にアクセスしメモリ５
に記憶されたプログラムにしたがって命令を実行する。
ＢＣＵ２はメモリ５や周辺装置などからの信号を切り替
えてＣＰＵ１に接続し、ＣＰＵ１からの信号を切り替え
てメモリ５や周辺装置などに出力する。ＤＢＧ３は、信
号の出力形式を変換したり、出力タイミングを取ったり
する働きを行い、外部デバックツール６、デバック用パ
ソコン７のデバック動作を助ける。ＭＭＵ４は論理アド
レス空間と物理アドレス空間の対応づけを行う。
に記憶されたプログラムにしたがって命令を実行する。
ＢＣＵ２はメモリ５や周辺装置などからの信号を切り替
えてＣＰＵ１に接続し、ＣＰＵ１からの信号を切り替え
てメモリ５や周辺装置などに出力する。ＤＢＧ３は、信
号の出力形式を変換したり、出力タイミングを取ったり
する働きを行い、外部デバックツール６、デバック用パ
ソコン７のデバック動作を助ける。ＭＭＵ４は論理アド
レス空間と物理アドレス空間の対応づけを行う。
【００１９】ＣＰＵ１とＢＣＵ２間は、論理アドレスバ
ス１１とデータバス１２とで接続されている。さらに、
図示しない命令アドレスバス、命令バス、リード／ライ
ト信号などがＣＰＵ１とＢＣＵ２間を接続しているが本
発明と直接関係がないのでここでは省略する。また、Ｂ
ＣＵ２とメモリ４間は、物理アドレスバス１３とデータ
バス１４で接続されている。さらに、図示しないリード
／ライト信号も接続されているが本発明と直接関係がな
いのでここでは省略する。物理アドレスバス１３とデー
タバス１４の接続先をメモリ４で代表したが、メモリ４
以外に図示しない入出力インタフェースを介して周辺ユ
ニット、外部メモリにも接続され、これらとの間でアド
レス、データを送り、データを受け取ることができる。
ス１１とデータバス１２とで接続されている。さらに、
図示しない命令アドレスバス、命令バス、リード／ライ
ト信号などがＣＰＵ１とＢＣＵ２間を接続しているが本
発明と直接関係がないのでここでは省略する。また、Ｂ
ＣＵ２とメモリ４間は、物理アドレスバス１３とデータ
バス１４で接続されている。さらに、図示しないリード
／ライト信号も接続されているが本発明と直接関係がな
いのでここでは省略する。物理アドレスバス１３とデー
タバス１４の接続先をメモリ４で代表したが、メモリ４
以外に図示しない入出力インタフェースを介して周辺ユ
ニット、外部メモリにも接続され、これらとの間でアド
レス、データを送り、データを受け取ることができる。
【００２０】ＤＢＧ３には、ＭＵＸ（マルチプレクサ）
３１とデバック機能の選択を指定する設定レジスタ３２
が設けられている。ＭＵＸ（マルチプレクサ）３１から
外部デバックツール６へはデバックでトレースした信号
がトレースデータ外部出力１５として出力される。ま
た、設定レジスタ３２への選択情報の入力はデバック用
パソコン７から外部デバックツール６を経てレジスタ設
定信号１６で行うか、デバック用プログラムでの指定に
よって行う。設定レジスタ３２によるデバック機能の選
択には、ＭＭＵ４の動作選択と、ＭＵＸ３１から外部デ
バックツール６への出力信号の選択が含まれる。
３１とデバック機能の選択を指定する設定レジスタ３２
が設けられている。ＭＵＸ（マルチプレクサ）３１から
外部デバックツール６へはデバックでトレースした信号
がトレースデータ外部出力１５として出力される。ま
た、設定レジスタ３２への選択情報の入力はデバック用
パソコン７から外部デバックツール６を経てレジスタ設
定信号１６で行うか、デバック用プログラムでの指定に
よって行う。設定レジスタ３２によるデバック機能の選
択には、ＭＭＵ４の動作選択と、ＭＵＸ３１から外部デ
バックツール６への出力信号の選択が含まれる。
【００２１】ところで先に述べたように、従来のＭＭＵ
を内蔵したデバック機能内蔵型マイクロコンピュータに
おいては、デバックモード中のＭＭＵの動作は設計時の
コンセプトにより、常にオンか常にオフかに限られてい
た。本発明では、ＭＭＵ４の動作を設定レジスタ３２に
入力された選択情報によって次の３通りに切り替えるこ
とができるようにした。 １）ＭＭＵ４の動作をオフにし、デバックモード中のメ
モリ５へのアクセスは全て物理アドレスで行う。 ２）ＭＭＵ４の動作をオンにし、デバックモード中のメ
モリアクセスにおいて、ＭＭＵ４の変換テーブル内にあ
るアドレスに対しては論理アドレスを物理アドレスに変
換してメモリアクセスを行う。ＭＭＵ４の変換テーブル
内にないアドレスに対しては、強制的に特定の番地へダ
ミーのアクセスを行う。この時、読み出しの場合は特定
の値を返す。特定の値を例えば“３３３３３３３３ｈ”
とすると、バイトアクセスの場合は“３３ｈ”、ハーフ
ワードアクセスの場合は“３３３３ｈ”、ワードアクセ
スの場合は“３３３３３３３３ｈ”になる。書き込みの
場合は書き込みデータは消滅する。 ３）ＭＭＵ４の動作をオンにし、デバックモード中のメ
モリアクセスにおいて、ＭＭＵ４の変換テーブル内にあ
るアドレスに対しては論理アドレスを物理アドレスに変
換してメモリアクセスを行う。ＭＭＵ４の変換テーブル
内にないアドレスに対しては、ＣＰＵ１に対してＭＭＵ
例外を発生させる。ＭＭＵ４動作のオン、オフは、スイ
ッチ回路、スイッチ素子、プログラム上の分岐などによ
って実現することができるがとくに限定されるものでは
ない。
を内蔵したデバック機能内蔵型マイクロコンピュータに
おいては、デバックモード中のＭＭＵの動作は設計時の
コンセプトにより、常にオンか常にオフかに限られてい
た。本発明では、ＭＭＵ４の動作を設定レジスタ３２に
入力された選択情報によって次の３通りに切り替えるこ
とができるようにした。 １）ＭＭＵ４の動作をオフにし、デバックモード中のメ
モリ５へのアクセスは全て物理アドレスで行う。 ２）ＭＭＵ４の動作をオンにし、デバックモード中のメ
モリアクセスにおいて、ＭＭＵ４の変換テーブル内にあ
るアドレスに対しては論理アドレスを物理アドレスに変
換してメモリアクセスを行う。ＭＭＵ４の変換テーブル
内にないアドレスに対しては、強制的に特定の番地へダ
ミーのアクセスを行う。この時、読み出しの場合は特定
の値を返す。特定の値を例えば“３３３３３３３３ｈ”
とすると、バイトアクセスの場合は“３３ｈ”、ハーフ
ワードアクセスの場合は“３３３３ｈ”、ワードアクセ
スの場合は“３３３３３３３３ｈ”になる。書き込みの
場合は書き込みデータは消滅する。 ３）ＭＭＵ４の動作をオンにし、デバックモード中のメ
モリアクセスにおいて、ＭＭＵ４の変換テーブル内にあ
るアドレスに対しては論理アドレスを物理アドレスに変
換してメモリアクセスを行う。ＭＭＵ４の変換テーブル
内にないアドレスに対しては、ＣＰＵ１に対してＭＭＵ
例外を発生させる。ＭＭＵ４動作のオン、オフは、スイ
ッチ回路、スイッチ素子、プログラム上の分岐などによ
って実現することができるがとくに限定されるものでは
ない。
【００２２】このようにすることで、
１）の場合は、デバックモード中は全て物理アドレスと
してアクセスするので、ＯＳなどの物理アドレス上で動
作するプログラムのデバックに有効になる。 ２）の場合は、論理アドレスから物理アドレスへの変換
が可能で、論理アドレスでデバックができる。ＭＭＵ例
外処理ルーチンにバグが含まれているような場合でも、
ＭＭＵ例外発生によるフリーズなどの現象を避けること
ができる。 ３）の場合は、２）の場合と同様に論理アドレスから物
理アドレスへの変換が可能であるため、物理アドレスを
気にすることなく、論理アドレスでデバックが可能であ
る。したがって、ＯＳ上で動作するアプリケーションな
どのデバックに有効である。ただし、ＭＭＵ例外処理ル
ーチンにバグが含まれていた場合、最悪の場合にはデバ
ックモードがフリーズし、デバック不能に陥る場合があ
る。
してアクセスするので、ＯＳなどの物理アドレス上で動
作するプログラムのデバックに有効になる。 ２）の場合は、論理アドレスから物理アドレスへの変換
が可能で、論理アドレスでデバックができる。ＭＭＵ例
外処理ルーチンにバグが含まれているような場合でも、
ＭＭＵ例外発生によるフリーズなどの現象を避けること
ができる。 ３）の場合は、２）の場合と同様に論理アドレスから物
理アドレスへの変換が可能であるため、物理アドレスを
気にすることなく、論理アドレスでデバックが可能であ
る。したがって、ＯＳ上で動作するアプリケーションな
どのデバックに有効である。ただし、ＭＭＵ例外処理ル
ーチンにバグが含まれていた場合、最悪の場合にはデバ
ックモードがフリーズし、デバック不能に陥る場合があ
る。
【００２３】以上、設定レジスタ３２によるＭＭＵ４の
動作選択について述べたが、設定レジスタ３２によって
ＤＢＧ３からの出力信号も選択することができる。論理
アドレスバス１１、データバス１２、物理アドレスバス
１３上の信号はＤＢＧ３に引き込まれ、設定レジスタ３
２の選択情報の指定によりＤＢＧ３内のマルチプレクサ
３１で選択されて、外部デバックツール６にトレースデ
ータ外部出力１５として転送される。したがって、デー
タ、論理アドレス、物理アドレスを選択して呼び出すこ
とができる。
動作選択について述べたが、設定レジスタ３２によって
ＤＢＧ３からの出力信号も選択することができる。論理
アドレスバス１１、データバス１２、物理アドレスバス
１３上の信号はＤＢＧ３に引き込まれ、設定レジスタ３
２の選択情報の指定によりＤＢＧ３内のマルチプレクサ
３１で選択されて、外部デバックツール６にトレースデ
ータ外部出力１５として転送される。したがって、デー
タ、論理アドレス、物理アドレスを選択して呼び出すこ
とができる。
【００２４】従来のデバック機能内蔵型マイクロコンピ
ュータにおいては、デバックモード中トレースできるア
ドレスは設計時に論理アドレスか物理アドレスかの一方
に指定されており、利用者が選択することはできなかっ
た。本発明では、論理アドレス、物理アドレスの切り替
えがこのように選択ができることにより、ＯＳ上でアプ
リケーションプログラムを実行しているような場合にお
いても、ＯＳのデバックとＯＳ上で働くアプリケーショ
ンプログラムのデバックをそれぞれ問題なく行うことが
できる。
ュータにおいては、デバックモード中トレースできるア
ドレスは設計時に論理アドレスか物理アドレスかの一方
に指定されており、利用者が選択することはできなかっ
た。本発明では、論理アドレス、物理アドレスの切り替
えがこのように選択ができることにより、ＯＳ上でアプ
リケーションプログラムを実行しているような場合にお
いても、ＯＳのデバックとＯＳ上で働くアプリケーショ
ンプログラムのデバックをそれぞれ問題なく行うことが
できる。
【００２５】
【発明の効果】本発明は、アドレス変換手段の変換機能
のオン、オフを切り替えるアドレス変換機能選択手段を
設ける。これにより、論理アドレスと物理アドレスのい
ずれを用いてもデバックが容易に行えるデバック機能内
蔵型マイクロコンピュータを実現することができる。
のオン、オフを切り替えるアドレス変換機能選択手段を
設ける。これにより、論理アドレスと物理アドレスのい
ずれを用いてもデバックが容易に行えるデバック機能内
蔵型マイクロコンピュータを実現することができる。
【００２６】本発明は、アドレス変換手段の変換機能が
オンの場合に、アドレス変換手段の変換表にないアドレ
スが指定された場合は、強制的に特定のアドレスへアク
セスする。また、本発明は、アドレス変換手段の変換機
能がオンの場合に、アドレス変換手段の変換表にないア
ドレスが指定された場合は、ＣＰＵに対して例外処理を
実行させる。これにより、アドレス変換手段が処理でき
ない例外が発生したときも、対処することができる。
オンの場合に、アドレス変換手段の変換表にないアドレ
スが指定された場合は、強制的に特定のアドレスへアク
セスする。また、本発明は、アドレス変換手段の変換機
能がオンの場合に、アドレス変換手段の変換表にないア
ドレスが指定された場合は、ＣＰＵに対して例外処理を
実行させる。これにより、アドレス変換手段が処理でき
ない例外が発生したときも、対処することができる。
【００２７】本発明は、デバック手段によるアドレスバ
ストレースの際にトレースするバスを論理アドレスバス
または物理アドレスバスのどちらかから選択するアドレ
スバス選択手段を設ける。これにより、ＯＳのデバック
とＯＳ上で働くアプリケーションプログラムのデバック
をそれぞれ問題なく行うことができる。
ストレースの際にトレースするバスを論理アドレスバス
または物理アドレスバスのどちらかから選択するアドレ
スバス選択手段を設ける。これにより、ＯＳのデバック
とＯＳ上で働くアプリケーションプログラムのデバック
をそれぞれ問題なく行うことができる。
【図１】 本発明のデバック機能内蔵型マイクロコンピ
ュータを用いたデバックシステムの構成図。
ュータを用いたデバックシステムの構成図。
【図２】 従来のデバックシステムのブロック図。
【図３】 従来のデバックシステムのブロック図。
【図４】 従来のデバックシステムのブロック図。
１ ＣＰＵ
２ ＢＣＵ（バスコントロールユニット）
３ ＤＢＧ（デバックユニット）
４ ＭＭＵ（メモリマネージメントユニット）
５ メモリ
６ 外部デバックツール
７ デバック用パソコン
１０ マイクロコンピュータチップ
１１ 論理アドレスバス
１２、１４ データバス
１３ 物理アドレスバス
１５ トレースデータ外部出力
１６ レジスタ設定信号
２２ 信号選択回路
３１ マルチプレクサ
３２ 設定レジスタ
５０、６０、７０ ユーザターゲットシステム
５１、６１、７１ マイクロコンピュータ
５２、６２、７２ メモリ
５３、６３、７３ 入出力制御回路
５４、７６ プロセッサバス
５５、６８、８０ デバックツール
５６ デバック用マイクロコンピュータ
５７ モニタプログラムメモリ
６４ シリアルインタフェース
６５ シーケンサ
６６ バスコントローラ
６７ レジスタ
６９ ホストコンピュータ
７４ プロセッサコア
７５ デバックユニット
７７ 内部デバックインタフェース
７８ 内部プロセッサバス
７９ 外部デバックインタフェース
Claims (4)
- 【請求項１】 マイクロコンピュータ内部に、論理アド
レスから物理アドレスへの変換を行うアドレス変換手段
と、バストレース機能やバスブレーク機能を有するデバ
ック手段とを有するデバック機能内蔵型マイクロコンピ
ュータにおいて、 前記アドレス変換手段の変換機能のオン、オフを切り替
えるアドレス変換機能選択手段を具備することを特徴と
するデバック機能内蔵型マイクロコンピュータ。 - 【請求項２】 前記アドレス変換手段の変換機能がオン
の場合に、前記アドレス変換手段の変換表にないアドレ
スが指定された場合は強制的に特定のアドレスへアクセ
スすることを特徴とする請求項１に記載のデバック機能
内蔵型マイクロコンピュータ。 - 【請求項３】 前記アドレス変換手段の変換機能がオン
の場合に、前記アドレス変換手段の変換表にないアドレ
スが指定された場合はＣＰＵに対して例外処理を実行さ
せることを特徴とする請求項１に記載のデバック機能内
蔵型マイクロコンピュータ。 - 【請求項４】 マイクロコンピュータ内部に、論理アド
レスから物理アドレスへの変換を行うアドレス変換手段
と、バストレース機能やバスブレーク機能を有するデバ
ック手段とを有するデバック機能内蔵型マイクロコンピ
ュータにおいて、 前記デバック手段によるアドレスバストレースの際に論
理アドレスバスまたは物理アドレスバスのどちらかを選
択するアドレスバス選択手段を具備することを特徴とす
るデバック機能内蔵型マイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002063020A JP2003263338A (ja) | 2002-03-08 | 2002-03-08 | デバック機能内蔵型マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002063020A JP2003263338A (ja) | 2002-03-08 | 2002-03-08 | デバック機能内蔵型マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003263338A true JP2003263338A (ja) | 2003-09-19 |
Family
ID=29196499
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002063020A Withdrawn JP2003263338A (ja) | 2002-03-08 | 2002-03-08 | デバック機能内蔵型マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003263338A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007304640A (ja) * | 2006-05-08 | 2007-11-22 | Nec Corp | バストレース方式 |
-
2002
- 2002-03-08 JP JP2002063020A patent/JP2003263338A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007304640A (ja) * | 2006-05-08 | 2007-11-22 | Nec Corp | バストレース方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5132971A (en) | In-circuit emulator | |
| US6145123A (en) | Trace on/off with breakpoint register | |
| JP3277900B2 (ja) | プログラム検査方法、プログラム検査装置及び、検査プログラムを記憶したコンピュータ読み取り可能な記憶媒体 | |
| US7131114B2 (en) | Debugger breakpoint management in a multicore DSP device having shared program memory | |
| JPH011039A (ja) | インサーキット・エミュレータ | |
| JPH08185336A (ja) | マイクロプロセッサ、マイクロプロセッサ−デバッグツール間信号伝送方法及びトレース方法 | |
| US20030191624A1 (en) | Debug function built-in type microcomputer | |
| JP2006092029A (ja) | マイクロコンピュータ及びトレース制御方法 | |
| US5960190A (en) | In-circuit emulation system with minimal impact on target environment | |
| JP2003263339A (ja) | デバック機能内蔵型マイクロコンピュータ | |
| JP2003263338A (ja) | デバック機能内蔵型マイクロコンピュータ | |
| JPH08255096A (ja) | マイクロプロセッサ及びデバッグシステム | |
| JPH0477833A (ja) | デバッグ環境を備えた集積回路 | |
| JP2004094451A (ja) | オンチップｊｔａｇインタフェース回路およびシステムｌｓｉ | |
| US7689864B2 (en) | Processor comprising an integrated debugging interface controlled by the processing unit of the processor | |
| JP2001092686A (ja) | 半導体装置 | |
| JPH1040130A (ja) | マイクロコンピュータ | |
| JP2003263336A (ja) | デバック機能内蔵型マイクロコンピュータ | |
| JP2004038464A (ja) | デバッグ機能内蔵マイクロコンピュータ | |
| US7194401B2 (en) | Configuration for in-circuit emulation of a program-controlled unit | |
| JP2001084161A (ja) | データ処理装置 | |
| JPH0550016B2 (ja) | ||
| JP2654105B2 (ja) | マイクロプロセッサ | |
| JP4421148B2 (ja) | デバッグシステム | |
| JP2619416B2 (ja) | エミュレータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040909 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070402 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070824 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070918 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20071116 |