JP4024026B2 - 半導体装置および評価装置 - Google Patents
半導体装置および評価装置 Download PDFInfo
- Publication number
- JP4024026B2 JP4024026B2 JP2001315023A JP2001315023A JP4024026B2 JP 4024026 B2 JP4024026 B2 JP 4024026B2 JP 2001315023 A JP2001315023 A JP 2001315023A JP 2001315023 A JP2001315023 A JP 2001315023A JP 4024026 B2 JP4024026 B2 JP 4024026B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- evaluation
- microprocessor
- emulation
- target board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
- G06F9/45533—Hypervisors; Virtual machine monitors
- G06F9/45537—Provision of facilities of other operating environments, e.g. WINE
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Power Sources (AREA)
- Microcomputers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置および評価装置に関し、特に、評価対象となるターゲットボードに実装されるマイクロプロセッサの機能をエミュレートし、エミュレーション結果を評価ツールに供給する半導体装置および評価対象となるターゲットボードに実装されるマイクロプロセッサの機能をエミュレートする半導体装置と、半導体装置によるエミュレーション結果を評価する評価ツールとを有する評価装置に関する。
【０００２】
【従来の技術】
マイクロプロセッサを有するシステムを開発する場合には、マイクロプロセッサと周辺装置等との整合性を検査するとともに、例えば、ＲＯＭ（Read Only Memory）等に格納するファームウエアが正常に動作するか否かについて検査する必要がある。
【０００３】
このような検査を行う場合には、マイクロプロセッサの内部状態を監視したり、ファームウエアの任意の位置で実行停止したりする必要がある。そこで、マイクロプロセッサの機能をエミュレートする機能およびマイクロプロセッサの内部状態を監視する機能等を有する評価装置を製造し、開発しようとするシステムのボード（以下、ターゲットボードと称する）に接続し、この評価装置に対してパーソナルコンピュータ等から指令を送ることにより以上のような検査を行うことが従来から行われていた。
【０００４】
図８は、従来におけるマイクロプロセッサを検査する評価システムの構成例である。この図に示すように、従来のシステムは、ターゲットボード１０、評価マイコン１２、評価ツール１４、および、パーソナルコンピュータ１６によって構成されている。
【０００５】
ここで、ターゲットボード１０は、開発しようとするシステムのプリント配線板であり、複数の半導体装置、電子部品等が配置されているとともに、マイクロプロセッサが挿入されるソケット１０ａが配置されている。
【０００６】
評価マイコン１２は、ソケット１０ａに挿入されるべきマイクロプロセッサの機能と、マイクロプロセッサを監視する機能とを有している。なお、評価マイコン１２は、ケーブル１１によってソケット１０ａと接続され、ターゲットボード１０との間でデータを授受する。また、評価マイコン１２は、評価ツール１４とケーブル１３によって接続され、ＲＯＭデータおよび制御信号を受信して対応する処理を実行するとともに、得られたデータを評価ツール１４に送信する。
【０００７】
評価ツール１４は、パーソナルコンピュータ１６から供給されたデータに基づいてＲＯＭデータ（ＲＯＭに格納されるファームウエアのデータ）を生成し、評価マイコン１２に供給するとともに、評価マイコン１２を制御するための制御信号を生成して評価マイコン１２に供給する。更に、評価マイコン１２から取得したデータを、パーソナルコンピュータ１６に対して供給する。
【０００８】
パーソナルコンピュータ１６は、評価ツール１４に対してケーブル１５を介してＲＯＭデータを供給するとともに、評価マイコン１２を制御するための制御信号を供給する。また、パーソナルコンピュータ１６は、評価マイコン１２によって収集されたデータを取得し、解析する。
【０００９】
次に、以上の従来例の動作について説明する。
ユーザは、パーソナルコンピュータ１６を操作し、評価マイコン１２に対して制御信号を供給し、マイクロプロセッサをエミュレーションモード（後述する）からデバッグモード（後述する）に変更し、ターゲットボード１０の環境に応じた設定を行う。なお、具体的な設定項目としては、アドレス空間上におけるＲＯＭ領域の設定、ＲＯＭのマスク領域（使用禁止領域）の設定等を行う。
【００１０】
ここで、エミュレーションモードは、評価マイコン１２がマイクロプロセッサに対してＲＯＭデータを供給して動作させる通常の動作モードであり、また、デバッグモードは、評価マイコン１２内部の状態設定を行うための動作モードである。
【００１１】
次に、ユーザは、デバッグの対象となるＲＯＭデータをパーソナルコンピュータ１６から評価ツール１４に送り、評価マイコン１２に供給させる。
評価マイコン１２では、マイクロプロセッサが評価ツール１４から供給されたＲＯＭデータに基づいて、各種演算処理を実行するとともに、ターゲットボード１０の各部を制御する。このとき、評価ツール１４は、評価マイコン１２のマイクロプロセッサの内部状態を監視し、パーソナルコンピュータ１６に通知する。
【００１２】
パーソナルコンピュータ１６は、評価ツール１４から供給された内部状態に関する情報を、所定のタイミング（例えば、所定の命令が実行された時点）で取得し、ＲＯＭデータと関連付けて表示することにより、ＲＯＭデータが正常に動作しているか否かについて知ることができる。また、正常に実行されない場合には、ＲＯＭデータを変更することによりデバッグすることができる。
【００１３】
【発明が解決しようとする課題】
近年では、携帯電話や家電製品にもマイクロプロセッサが搭載されるようになっており、これらの製品に搭載されているマイクロプロセッサについても動作確認を行う必要がある。
【００１４】
ところで、これらの製品は、例えば、パーソナルコンピュータ等とは異なり、所定の手続きを経ずに電源が遮断され、再度起動される場合が少なくない。そこで、そのような場合であってもシステムが誤動作しないか検証する必要がある。
【００１５】
ところで、従来の評価システムでは、評価マイコン１２の電源は、ターゲットボード１０から供給されていたため、電源が切断されて再投入される際に、評価マイコン１２に設定されている前述したデータが消えてしまう場合があった。
【００１６】
そこで、電源が再投入された場合には、デバッグモードに遷移してこれらのデータを再度設定し直し、エミュレーションモードに復元する必要があることから、その分だけ余計に時間が必要となり、電源投入時における正確な動作状況が監視できないという問題点があった。
【００１７】
本発明はこのような点に鑑みてなされたものであり、電源再投入時における動作を正確に監視することが可能な半導体装置および評価装置を提供すること目的とする。
【００１８】
【課題を解決するための手段】
本発明では上記課題を解決するために、図１に示す、評価対象となるターゲットボード２に実装されるマイクロプロセッサの機能をエミュレートし、エミュレーション結果を評価ツール３に供給する半導体装置１において、前記マイクロプロセッサを含み前記マイクロプロセッサの機能をエミュレートするエミュレーション回路１ａと、前記エミュレーション回路１ａと前記評価ツール３との間でデータを伝送する際のインタフェースとしての機能を有するとともに、前記マイクロプロセッサに係る所定のデータを保持するインタフェース回路１ｂと、前記エミュレーション回路１ａに対して前記ターゲットボード２から電源を供給する第１の電源供給回路１ｃと、前記インタフェース回路１ｂに対して前記評価ツール３から電源を供給する第２の電源供給回路１ｄと、を有することを特徴とする半導体装置が提供される。
【００１９】
ここで、エミュレーション回路１ａは、マイクロプロセッサの機能をエミュレートする。インタフェース回路１ｂは、エミュレーション回路１ａと評価ツール３との間でデータを伝送する際のインタフェースとしての機能を有するとともに、マイクロプロセッサに係る所定のデータを保持する。第１の電源供給回路１ｃは、エミュレーション回路１ａに対してターゲットボード２から電源を供給する。第２の電源供給回路１ｄは、インタフェース回路１ｂに対して評価ツール３から電源を供給する。
【００２０】
また、評価対象となるターゲットボードに実装されるマイクロプロセッサの機能をエミュレートし、エミュレーション結果を評価ツールに供給する半導体装置において、前記マイクロプロセッサを含み前記マイクロプロセッサの機能をエミュレートするエミュレーション回路と、前記エミュレーション回路と前記評価ツールとの間でデータを伝送する際のインタフェースとしての機能を有するインタフェース回路と、前記マイクロプロセッサに係る所定のデータを保持する保持回路と、前記エミュレーション回路および前記インタフェース回路に対して前記ターゲットボードから電源を供給する第１の電源供給回路と、前記保持回路に対して前記評価ツールから電源を供給する第２の電源供給回路と、を有することを特徴とする半導体装置が提供される。
【００２１】
ここで、エミュレーション回路は、マイクロプロセッサの機能をエミュレートする。インタフェース回路は、エミュレーション回路と評価ツールとの間でデータを伝送する際のインタフェースとしての機能を有する。保持回路は、マイクロプロセッサに係る所定のデータを保持する。第１の電源供給回路は、エミュレーション回路およびインタフェース回路に対してターゲットボードから電源を供給する。第２の電源供給回路は、保持回路に対して評価ツールから電源を供給する。
【００２２】
また、評価対象となるターゲットボードに実装されるマイクロプロセッサの機能をエミュレートする半導体装置と、前記半導体装置によってエミュレートされた結果を評価する評価ツールとを有する評価装置において、前記半導体装置は、前記マイクロプロセッサを含み前記マイクロプロセッサの機能をエミュレートするエミュレーション回路と、前記エミュレーション回路と前記評価ツールとの間でデータを伝送する際のインタフェースとしての機能を有するとともに、前記マイクロプロセッサに係る所定のデータを保持するインタフェース回路と、前記エミュレーション回路に対して前記ターゲットボードから電源を供給する第１の電源供給回路と、前記インタフェース回路に対して前記評価ツールから電源を供給する第２の電源供給回路と、を有することを特徴とする評価装置が提供される。
【００２３】
ここで、半導体装置のエミュレーション回路は、マイクロプロセッサの機能をエミュレートする。インタフェース回路は、エミュレーション回路と評価ツールとの間でデータを伝送する際のインタフェースとしての機能を有するとともに、マイクロプロセッサに係る所定のデータを保持する。第１の電源供給回路は、エミュレーション回路に対してターゲットボードから電源を供給する。第２の電源供給回路は、インタフェース回路に対して評価ツールから電源を供給する。
【００２４】
また、評価対象となるターゲットボードに実装されるマイクロプロセッサの機能をエミュレートする半導体装置と、前記半導体装置によってエミュレートされた結果を評価する評価ツールとを有する評価装置において、前記半導体装置は、前記マイクロプロセッサを含み前記マイクロプロセッサの機能をエミュレートするエミュレーション回路と、前記エミュレーション回路と前記評価ツールとの間でデータを伝送する際のインタフェースとしての機能を有するインタフェース回路と、前記マイクロプロセッサに係る所定のデータを保持する保持回路と、前記エミュレーション回路および前記インタフェース回路に対して前記ターゲットボードから電源を供給する第１の電源供給回路と、前記保持回路に対して前記評価ツールから電源を供給する第２の電源供給回路と、を有することを特徴とする評価装置が提供される。
【００２５】
ここで、半導体装置のエミュレーション回路は、マイクロプロセッサの機能をエミュレートする。インタフェース回路は、エミュレーション回路と評価ツールとの間でデータを伝送する際のインタフェースとしての機能を有する。保持回路は、マイクロプロセッサに係る所定のデータを保持する。第１の電源供給回路は、エミュレーション回路およびインタフェース回路に対してターゲットボードから電源を供給する。第２の電源供給回路は、保持回路に対して評価ツールから電源を供給する。
【００２６】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
図１は、本発明の動作原理を説明する原理図である。この図に示すように、本発明の半導体装置１は、エミュレーション回路１ａ、インタフェース回路１ｂ、第１の電源供給回路１ｃ、および、第２の電源供給回路１ｄによって構成され、ターゲットボード２に実装されるマイクロプロセッサの機能をエミュレートするとともに、エミュレーションの結果を評価ツール３に供給する。
【００２７】
ターゲットボード２は、評価対象となるボードであり、マイクロプロセッサが実装されるべきソケットには、ケーブルが接続されており、このケーブルを介して半導体装置１と接続されている。
【００２８】
評価ツール３は、半導体装置１を制御するための制御信号と、デバッグの対象となるＲＯＭデータを供給するとともに、エミュレーション結果を取得し、例えば、図示せぬパーソナルコンピュータ等に供給して表示させる。
【００２９】
ここで、半導体装置１のエミュレーション回路１ａは、ターゲットボード２に実装されるべきマイクロプロセッサの機能をエミュレートする。
インタフェース回路１ｂは、エミュレーション回路１ａと評価ツール３との間でデータを伝送する際のインタフェースとしての機能を有するとともに、マイクロプロセッサに係る所定のデータを保持する。
【００３０】
第１の電源供給回路１ｃは、エミュレーション回路１ａに対してターゲットボード２から電源を供給する。
第２の電源供給回路１ｄは、インタフェース回路１ｂに対して評価ツール３から電源を供給する。
【００３１】
次に、以上の原理図の動作について説明する。
（１）半導体装置１の環境設定を行う際の動作
ターゲットボード２と評価ツール３の電源が投入されると、第１の電源供給回路１ｃは、ターゲットボード２から供給される電源をエミュレーション回路１ａに供給する。また、第２の電源供給回路１ｄは、評価ツール３から供給される電源をインタフェース回路１ｂに供給する。その結果、エミュレーション回路１ａとインタフェース回路１ｂとが動作可能の状態になる。
【００３２】
すると、リセットシーケンスが実行され、エミュレーション回路１ａが最初に実行すべきＲＯＭデータが格納されているアドレス（開始アドレス）がターゲットボード２から示される。
【００３３】
リセットシーケンスが終了すると、エミュレーション回路１ａは、開始アドレスからのＲＯＭデータの読み出し要求を評価ツール３に対して行う。その結果、評価ツール３は、ツールプログラム（環境設定を行うためのプログラム）を読み出し、半導体装置１に供給する。その結果、エミュレーション回路１ａは、供給されたツールプログラムに従って、インタフェース回路１ｂが有するレジスタ等を設定することにより、ターゲットボード２に応じた環境設定を行う。
【００３４】
（２）ユーザプログラムを実行する動作
環境設定が終了すると、評価ツール３は、半導体装置１に対して制御信号を送り、リセットシーケンスを再度実行させる。その結果、エミュレーション回路１ａが最初に実行すべきＲＯＭデータが格納されているアドレス、即ち、開始アドレスがターゲットボード２から示される。
【００３５】
リセットシーケンスが終了すると、エミュレーション回路１ａは、開始アドレスからのＲＯＭデータの読み出し要求を評価ツール３に対して行う。その結果、評価ツール３は、ユーザプログラム（デバッグの対象となるプログラム）を読み出し、半導体装置１に供給する。その結果、エミュレーション回路１ａは、供給されたユーザプログラムに従って、各種演算処理を実行するとともに、ターゲットボード２の各部を制御する。
【００３６】
なお、このとき、評価ツール３によって適当なブレークポイントを設定することにより、ユーザプログラムの任意の位置でプログラムの実行を停止するとともに、その時点におけるエミュレーション回路１ａの内部レジスタの状態を監視することにより、ユーザプログラムをデバッグすることが可能になる。
【００３７】
（３）電源が切断された場合の動作
ユーザプログラムが実行中に、ターゲットボード２の電源が切断されると、第１の電源供給回路１ｃからの電源の供給が遮断されるので、エミュレーション回路１ａは動作を停止する。一方、インタフェース回路１ｂは、第２の電源供給回路１ｄから電源が供給されており、評価ツール３は電源が供給されたままの状態であるので、インタフェース回路１ｂは動作状態を保つ。
【００３８】
（４）電源が切断された後に再投入された場合の動作
ターゲットボード２に対して電源が再投入されると、第１の電源供給回路１ｃからエミュレーション回路１ａに対して電源の供給が再開される。その結果、エミュレーション回路１ａは動作可能の状態になる。このとき、インタフェース回路１ｂには第２の電源供給回路１ｄから電源が供給されたままの状態であるので、設定されたデータは保持されていることから、新たに設定を行う必要がない。
【００３９】
従って、前述した（１）の動作を省略して、（２）の動作を行うことができる。ここで、通常のマイクロプロセッサは、電源投入後は直ちに（２）の動作を行う（但し、リセットシーケンスの実行はターゲットボード側の要求により開始される点は異なる）ことから、電源を再度投入した場合には、通常のマイクロプロセッサと同等の動作を実現することができる。
【００４０】
以上に説明したように、発明では、エミュレーション回路１ａに対してはターゲットボード２から電源を供給し、インタフェース回路１ｂに対しては評価ツール３から電源を供給するようにしたので、ターゲットボード２の電源が切断された場合であってもインタフェース回路１ｂには評価ツール３から電源を供給するのでインタフェース回路１ｂに内蔵されているデータが消去されることを防止することができる。その結果、ターゲットボード２の電源が再投入された場合に、インタフェース回路１ｂを再設定することなく、直ちにユーザプログラムの実行が可能になるので、通常のマイクロプロセッサと同等のエミュレーション結果を得ることができる。
【００４１】
次に、本発明の実施の形態について説明する。
図２は、本発明の実施の形態の構成例を示す図である。この図に示すように、本発明の実施の形態のシステムは、ターゲットボード１０、評価マイコン１８、評価ツール１４、および、パーソナルコンピュータ１６によって構成されている。なお、図８の場合と比較すると、評価マイコン１２が評価マイコン１８に置換されているがそれ以外は、図８の場合と同様である。
【００４２】
ここで、ターゲットボード１０は、開発しようとするシステムのプリント配線板であり、複数の半導体装置、電子部品等が配置されているとともに、マイクロプロセッサが挿入されるソケット１０ａが配置されている。
【００４３】
評価マイコン１８は、ソケット１０ａに挿入されるべきマイクロプロセッサの機能と、マイクロプロセッサを監視する機能とを有している。評価マイコン１８は、ケーブル１１によってソケット１０ａと接続され、ターゲットボード１０との間でデータを授受する。また、評価マイコン１８は、評価ツール１４とケーブル１３によって接続され、制御データを受信して対応する処理を実行するとともに、得られたデータを評価ツール１４に送信する。
【００４４】
評価ツール１４は、パーソナルコンピュータ１６から供給されたデータに基づいてＲＯＭデータ（ＲＯＭに格納されるファームウエアのデータ）を生成し、評価マイコン１８に供給するとともに、評価マイコン１８を制御するための制御信号を生成して評価マイコン１８に供給する。更に、評価ツール１４は、評価マイコン１８から取得したデータを、パーソナルコンピュータ１６に対して供給する。
【００４５】
パーソナルコンピュータ１６は、評価ツール１４に対してＲＯＭデータを供給するとともに、評価マイコン１８を制御するための制御信号を供給する。また、パーソナルコンピュータ１６は、評価マイコン１８によって収集されたデータを取得し、解析する。
【００４６】
図３は、評価マイコン１８の詳細な構成例を示す図である。この図に示すように、評価マイコン１８は、端子ｔ１〜ｔ１２、バッファｂ１〜ｂ１０、ＣＰＵ（Central Processing Unit）２０、レベルコンバータ２１、評価ユニット２２、周辺リソース２３、電源ライン２４、および、電源ライン２５によって構成されている。
【００４７】
ここで、端子ｔ１は、ターゲットボード１０からの電源の供給を受け、バッファｂ１〜ｂ７、ＣＰＵ２０、レベルコンバータ２１、および、周辺リソース２３に供給する。
【００４８】
端子ｔ２〜ｔ６は、ケーブル１１を介してターゲットボード１０と接続され、ターゲットボード１０から出力されたデータを、バッファｂ１〜ｂ５に供給するとともに、バッファｂ１〜ｂ５から出力されたデータを、ケーブル１１を介してターゲットボード１０に供給する。
【００４９】
端子ｔ７，ｔ８は、ケーブル１１を介してターゲットボード１０と接続され、ターゲットボード１０から出力されたデータを、バッファｂ６，ｂ７に供給するとともに、バッファｂ６，ｂ７から出力されたデータを、ケーブル１１を介してターゲットボード１０に供給する。
【００５０】
バッファｂ１〜ｂ５は、ＣＰＵ２０とターゲットボード１０との間でデータを授受する際に、データを一時的に格納することにより、データ転送速度の差を吸収する。
【００５１】
バッファｂ６，ｂ７も同様に、周辺リソース２３とターゲットボード１０との間でデータを授受する際に、データを一時的に格納することにより、データの転送速度の差を吸収する。
【００５２】
ＣＰＵ２０は、ターゲットボード１０に搭載されるべきマイクロプロセッサであり、量産品のプロセッサと同様の機能を有しており、レベルコンバータ２１から供給されたＲＯＭデータに応じた処理を実行し、処理結果として得られたデータを、レベルコンバータ２１を介して評価ユニット２２に供給する。また、ＲＯＭデータに従ってターゲットボード１０および周辺リソース２３を制御する。
【００５３】
レベルコンバータ２１は、信号レベルを変換し、ＣＰＵ２０と評価ユニット２２との間でデータを正確に授受できるようにする。
評価ユニット２２は、インタフェースの機能を有しているとともに、その内部に環境設定用のレジスタを有しており、レジスタの設定は評価ツール１４から供給されるツールプログラムをＣＰＵ２０が実行することにより行われる。また、レジスタに設定されたデータに基づいて割り込みを発生し、ＣＰＵ２０に対して所定の処理を実行させる。
【００５４】
周辺リソース２３は、ＣＰＵ２０の周辺装置であり、例えば、ＲＡＭ（Random Access Memory）、Ｉ／Ｆ（Interface）、タイマ等によって構成されている。
電源ライン２４は、ターゲットボード１０から出力された電源を、バッファｂ１〜ｂ７，ＣＰＵ２０、レベルコンバータ２１、および、周辺リソース２３に供給する。
【００５５】
電源ライン２５は、評価ツール１４から出力された電源を、バッファｂ８〜ｂ１０、評価ユニット２２、および、レベルコンバータ２１に供給する。
次に、図４を参照して、図２に示す評価ツール１４の詳細な構成例について説明する。
【００５６】
図４に示すように、評価ツール１４は、エバ信号インタフェース３０、ＲＯＭデータ生成部３１、制御信号生成部３２、および、シリアルインタフェース３３によって構成されている。
【００５７】
エバ信号インタフェース３０は、評価マイコン１８との間でエバ（Eva:Evaluation）信号、即ち、評価信号を授受する。
ＲＯＭデータ生成部３１は、シリアルインタフェース３３を介してパーソナルコンピュータ１６から供給されたデータからＲＯＭデータを生成して格納し、エバ信号インタフェース３０を介して供給されるアドレス信号によって指定されるＲＯＭデータを読み出して評価マイコン１８に供給する。
【００５８】
制御信号生成部３２は、シリアルインタフェース３３から供給されたデータから制御信号を生成し、エバ信号インタフェース３０を介して評価マイコン１８に対し、制御信号とアクノリッジ（acknowledge）信号を授受する。
【００５９】
シリアルインタフェース３３は、例えば、ＵＳＢ（Universal Serial Port）等によって構成され、パーソナルコンピュータ１６から供給されたデータのフォーマットを評価ツール１４内部の表現形式に変換する。
【００６０】
次に、以上の実施の形態の動作について説明する。以下では、起動時の動作（（１．１）〜（１．５））について説明し、続いて、再起動時の動作（（２．１）〜（２．２））について説明する。
【００６１】
なお、以下の動作が実行される前提として、パーソナルコンピュータ１６においてツールプログラムおよびユーザプログラムが作成され、例えば、内蔵されている記憶装置にこれらが格納されていることが必要である。これらのプログラムは、パーソナルコンピュータ１６において、例えば、コンパイル言語によって記述され、コンパイラによって翻訳されることにより、評価マイコン１８が実行可能な命令群に変換される。
【００６２】
（１）初めて電源を投入する場合の動作
（１．１）起動時の動作
パーソナルコンピュータ１６に電源が投入され、続いて、評価ツール１４に電源が投入され、最後に評価マイコン１８に電源が投入されると、ターゲットボード１０から電源ライン２４を介してＣＰＵ２０、レベルコンバータ２１、周辺リソース２３、および、バッファｂ１〜ｂ７に電力が供給される。また、評価ツール１４からは、電源ライン２５を介して、バッファｂ８〜ｂ１０、評価ユニット２２、レベルコンバータ２１に電源が供給される。その結果、評価マイコン１８は動作可能の状態になる。
【００６３】
（１．２）リセットシーケンス動作
ＣＰＵ２０が動作可能な状態になると、リセットシーケンスが実行される。即ち、先ず、ＣＰＵ２０のモード端子に対して、内部ＲＯＭ又は外部ＲＯＭの何れかよりデータを読み出すかを指定する信号がターゲットボード１０から供給される。いまの例では、内部ＲＯＭを選択する信号が入力される。
【００６４】
続いて、パーソナルコンピュータ１６からは、ツールプログラム（評価ユニットの内部レジスタ等を初期設定するためのプログラム）の開始アドレスを指定するデータが供給され、このデータは、評価ツール１４のＲＯＭデータ生成部３１に一旦格納された後、評価マイコン１８のＣＰＵ２０に供給される。
【００６５】
（１．３）ツールプログラムの実行動作
ＣＰＵ２０は、ＲＯＭデータ生成部３１の開始アドレスに該当するアドレスにアクセスし、データの読み出しを要請する。このとき、ＲＯＭデータ生成部３１には、パーソナルコンピュータ１６から供給されたツールプログラムが、開始アドレスに対応するアドレスを先頭として格納されているので、ＲＯＭデータ生成部３１は、エバ信号インタフェース３０から供給された開始アドレスに該当するデータを取得し、エバ信号インタフェース３０を介して評価マイコン１８に供給する。
【００６６】
評価マイコン１８は、端子ｔ１０〜ｔ１２を介して供給されたデータを読み込み、バッファｂ８〜ｂ１０に一旦格納した後、評価ユニット２２を介してレベルコンバータ２１に供給する。
【００６７】
レベルコンバータ２１では、受信したデータを、ターゲットボード１０の電源電圧に応じた信号レベルに変換した後、ＣＰＵ２０に供給する。
ＣＰＵ２０は、受け取ったＲＯＭデータを実行する。このＲＯＭデータは、前述のようにツールプログラムであるので、ＣＰＵ２０は、このプログラムに応じて、ＲＯＭ領域を指定するデータおよびマスク領域を指定するデータ等を、評価ユニットに内蔵されているレジスタに設定する。その結果、ＣＰＵ２０は、この設定されたデータを参照し、適切な領域からデータを読み出すことが可能になる。即ち、ＣＰＵ２０は、アドレス空間のマッピング情報を得ることができる。
【００６８】
（１．４）リセットシーケンス動作
以上のようにして評価ユニットに環境設定用データが格納されると、パーソナルコンピュータ１６は、評価マイコン１８をリセットするための制御信号を評価ツール１４に送る。評価ツール１４の制御信号生成部３２は、この制御信号をシリアルインタフェース３３から取得し、エバ信号インタフェース３０を介して評価マイコン１８に供給する。
【００６９】
評価マイコン１８は、この制御信号を受信し、評価ユニット２２、レベルコンバータ２１を介してＣＰＵ２０に供給する。その結果、ＣＰＵ２０は、リセットを実行するので、２回目のリセットシーケンスが実行される。
【００７０】
リセットシーケンスが実行されると、先ず、ＣＰＵ２０のモード端子に対して、内部ＲＯＭ又は外部ＲＯＭの何れかよりデータを読み出すかを指定する信号がターゲットボード１０から供給される。いまの例では、内部ＲＯＭを選択する信号が入力される。
【００７１】
続いて、パーソナルコンピュータ１６からは、ユーザプログラム（ユーザが作成したプログラム）の開始アドレスを指定するデータが供給され、このデータは、評価ツール１４のＲＯＭデータ生成部３１に一旦格納された後、評価マイコン１８のＣＰＵ２０に供給される。
【００７２】
（１．５）ユーザプログラムの実行動作
ＣＰＵ２０は、ＲＯＭデータ生成部３１の開始アドレスに該当するアドレスにアクセスし、データの読み出しを要請する。このとき、ＲＯＭデータ生成部３１には、パーソナルコンピュータ１６から供給されたユーザプログラムが開始アドレスに対応するアドレスを先頭として格納されているので、ＲＯＭデータ生成部３１は、エバ信号インタフェース３０から供給された開始アドレスに該当するデータを取得し、エバ信号インタフェース３０を介して評価マイコン１８に供給する。
【００７３】
評価マイコン１８では、供給されたデータは、端子ｔ１０〜ｔ１２を介して読み込まれ、バッファｂ８〜ｂ１０に一旦格納された後、評価ユニット２２を介してレベルコンバータ２１に供給される。
【００７４】
レベルコンバータ２１は、受信したデータを、ターゲットボード１０の電源電圧に応じた信号レベルに変換した後、ＣＰＵ２０に供給する。
ＣＰＵ２０は、受け取ったＲＯＭデータ、即ち、ユーザプログラムを実行する。その結果、ＣＰＵ２０は、ユーザプログラムに従って各種演算処理を実行するとともに、ターゲットボード１０の各部を制御する。
【００７５】
このとき、パーソナルコンピュータ１６からブレークポイントを設定することにより、ユーザプログラムを任意の位置で停止することができ、また、そのときのレジスタの内容を参照することができるので、ユーザは、停止位置を任意に設定し、また、そのときのレジスタの値を参照することにより、ユーザプログラムをデバッグすることができる。
【００７６】
（２）再起動時の動作
（２．１）電源切断時の動作
ユーザプログラムが実行されている状態（前述の（１．５）の状態）において、ターゲットボード１０の電源が切断されると、ターゲットボード１０からの電源の供給が遮断されるので、ＣＰＵ２０、バッファｂ１〜ｂ７、レベルコンバータ２１、および、周辺リソース２３への電源の供給が遮断される。
【００７７】
その結果、ＣＰＵ２０、周辺リソース２３等は動作を停止した状態になる。なお、このとき、レベルコンバータ２１に対しては、評価ツール１４側から電源が供給されているので、ターゲットボード１０からの電源が急に遮断された場合であっても、誤動作を誘発するノイズが評価ツール１４側に伝達されることを防止できる。
【００７８】
（２．２）電源再投入時の動作
ターゲットボード１０に対して電源が再度投入されると、電源ライン２４を介してＣＰＵ２０、レベルコンバータ２１、周辺リソース２３、および、バッファｂ１〜ｂ７に電力が供給される。その結果、評価マイコン１８は動作可能の状態になる。
【００７９】
（２．３）リセットシーケンス動作
ＣＰＵ２０が動作可能な状態になると、リセットシーケンスが実行される。即ち、先ず、ＣＰＵ２０のモード端子に対して、内部ＲＯＭ又は外部ＲＯＭの何れかよりデータを読み出すかを指定する信号がターゲットボード１０から供給される。いまの例では、内部ＲＯＭを選択する信号が入力される。
【００８０】
続いて、パーソナルコンピュータ１６からは、ユーザプログラムの開始アドレスを指定するデータが供給され、このデータは、評価ツール１４のＲＯＭデータ生成部３１に一旦格納された後、評価マイコン１８のＣＰＵ２０に供給される。
【００８１】
（２．４）ユーザプログラムの実行動作
ＣＰＵ２０は、ＲＯＭデータ生成部３１の開始アドレスに該当するアドレスにアクセスし、データの読み出しを要請する。このとき、ＲＯＭデータ生成部３１には、（１．５）において格納されたユーザプログラムがそのままの状態で保持されているので、ＲＯＭデータ生成部３１は、エバ信号インタフェース３０から供給された開始アドレスに該当するデータを取得し、エバ信号インタフェース３０を介して評価マイコン１８に供給する。
【００８２】
評価マイコン１８では、供給されたデータは、端子ｔ１０〜ｔ１２を介して読み込まれ、バッファｂ８〜ｂ１０に一旦格納された後、評価ユニット２２を介してレベルコンバータ２１に供給される。
【００８３】
レベルコンバータ２１は、受信したデータを、ターゲットボード１０の電源電圧に応じた信号レベルに変換した後、ＣＰＵ２０に供給する。
ＣＰＵ２０は、受け取ったＲＯＭデータ、即ち、ユーザプログラムを実行する。その結果、ユーザプログラムが再度実行されることになる。
【００８４】
以上の実施の形態によれば、電源が切断された場合でも、評価ユニット２２には、評価ツール１４から電源が供給され、内部のレジスタに設定されたデータが保持されたままの状態となるので、再起動時にはツールプログラムを実行することなく、ユーザプログラムを直接実行することができる。ここで、量産チップの場合には、再起動時には本発明の実施の形態と同様にユーザプログラムが直接実行されるので、量産チップと同様の条件において動作チェックを行うことが可能になる。
【００８５】
また、ＣＰＵ２０と評価ユニット２２の間にレベルコンバータ２１を配置するようにしたので、ターゲットボード１０の電源が切断された場合に発生するノイズが評価ツール１４側に伝達されて誤動作を誘発することを防止できる。また、ターゲットボード１０は、様々な種類の電源電圧が使用されるので、どのような電圧が選択された場合であっても評価マイコン１８を正常に動作させることが可能になる。
【００８６】
次に、以上の処理の流れをフローチャートを参照して簡潔に説明する。
図５は、本発明の実施の形態において電源が投入された場合の動作を説明するフローチャートである。電源が投入された際の処理の流れを以下に説明する。なお、このフローチャートは、前述した（１．１）〜（１．５）に対応している。
【００８７】
ステップＳ１０：
ユーザによりパーソナルコンピュータ１６、評価ツール１４、および、ターゲットボード１０に電源が投入される（前述の（１．１）に対応）。
【００８８】
ステップＳ１１：
ＣＰＵ２０のモード端子に対して外部ＲＯＭまたは内部ＲＯＭを選択する信号が供給されるとともに、ツールプログラムの開始アドレスを供給するリセットシーケンスが実行される（前述の（１．２）に対応）。
【００８９】
ステップＳ１２：
評価ユニット２２の内部レジスタに対して、ＲＯＭ領域を指定するデータや、ＲＯＭのマスク領域を指定するデータを設定するツールプログラムが実行される（前述の（１．３）に対応）。
【００９０】
ステップＳ１３：
ＣＰＵ２０のモード端子に対して外部ＲＯＭまたは内部ＲＯＭを選択する信号が供給されるとともに、ユーザプログラムの開始アドレスを供給するリセットシーケンスが実行される（前述の（１．４）に対応）。
【００９１】
ステップＳ１４：
デバッグの対象となるユーザプログラムが実行される（前述の（１．５）に対応）。
【００９２】
次に、図６を参照して、ターゲットボード１０の電源が一旦遮断された後に再起動された場合の動作について説明する。なお、このフローチャートは、前述した（２．１）〜（２．４）に対応している。
【００９３】
ステップＳ２０：
ユーザによりターゲットボード１０の電源が投入される（前述の（２．２）に対応）。
【００９４】
ステップＳ２１：
ＣＰＵ２０のモード端子に対して外部ＲＯＭまたは内部ＲＯＭを選択する信号が供給されるとともに、ユーザプログラムの開始アドレスを供給するリセットシーケンスが実行される（前述の（２．３）に対応）。
【００９５】
ステップＳ２２：
デバッグの対象となるユーザプログラムが実行される（前述の（２．４）に対応）。
【００９６】
ところで、図６に示すフローチャートは、本実施の形態が再起動された場合の動作であるとともに、量産チップが再起動された場合の動作にも該当する。従って、再起動の場合であっても図５に示す動作が実行される従来例に比較して、より実物に近い動作環境下でデバッグを行うことが可能になる。
【００９７】
次に、本発明の第２の実施の形態について説明する。
図７は、本発明の第２の実施の形態の構成例を示す図である。なお、この図において、図３に示す本発明の第１の実施の形態と対応する部分には同一の符号を付してあるのでその詳細な説明については省略する。
【００９８】
図７に示す第２の実施の形態では、図３の場合に比較して、評価ユニット２２が評価ユニット４０に置換されている。また、ＣＰＵ２０と評価ユニット２２の間に配置されていたレベルコンバータ２１が除外され、レベルコンバータ４１とレジスタマクロ４２が新たに付加され、また、評価ユニット４０とバッファｂ８〜ｂ１０の間にレベルコンバータ４３が新たに付加されている。それ以外の構成は、図３の場合と同様である。
【００９９】
ここで、評価ユニット４０は、評価ユニット２２に内蔵されているレジスタが除外されたものである。なお、除外されたレジスタは、レジスタマクロ４２として評価ユニット４０の外部に配置されている。
【０１００】
レベルコンバータ４１は、評価ユニット４０とレジスタマクロ４２との間に配置され、評価ユニット４０から出力された信号を、レジスタマクロ４２の電源電圧に該当する信号レベルに変換するとともに、レジスタマクロ４２から出力された信号を、評価ユニット４０の電源電圧に該当する信号レベルに変換する。
【０１０１】
レジスタマクロ４２は、図３に示す評価ユニット２２に内蔵されているレジスタに該当するものである。なお、このレジスタマクロ４２には、評価ツール１４から電源が供給されている。
【０１０２】
レベルコンバータ４３は、評価ユニット４０の信号レベルと、バッファｂ８〜ｂ１０の信号レベルが相互に合致するように信号レベルの変換を行う。
電源ライン２４は、ターゲットボード１０から出力された電流をバッファｂ１〜ｂ７、ＣＰＵ２０、周辺リソース２３、評価ユニット４０、および、レベルコンバータ４１，４３に供給し、電源ライン２５は、評価ツール１４から出力された電源をバッファｂ８〜ｂ１０、レベルコンバータ４１，４３、および、レジスタマクロ４２に供給する。
【０１０３】
次に、以上の実施の形態の動作について図３の場合との差異を明確にしながら以下に簡単に説明する。
図７に示す実施の形態では、前述した（１．３）において、評価ユニット４０に格納されるべきデータが、レベルコンバータ４１を介してレジスタマクロ４２に格納される。また、前述した（１．５）および（２．４）の動作において、ＣＰＵ２０がレベルコンバータ４１を介してレジスタマクロ４２を参照し、アドレス空間のマッピング状況を把握する以外は、図３に示す第１の形態の動作と同様である。
【０１０４】
ところで、ＣＰＵ２０と評価ユニット４０との間の配線は、評価ユニット４０とレジスタマクロ４２の間の配線と、評価ユニット４０とバッファｂ８〜ｂ１０との間の配線の総数よりも多い。従って、図３に示すように、ＣＰＵ２０と評価ユニット２２の間に配置されているレベルコンバータ２１を除外し、図７に示すように、レジスタマクロ４２と評価ユニット４０の間と、評価ユニット４０とバッファｂ８〜ｂ１０の間に配置することにより各配線毎に１個必要とされるレベルコンバータ素子の個数を削減することが可能になる。その結果、回路規模を縮減することが可能になる。
【０１０５】
なお、以上の実施の形態は、ほんの一例であって、本発明がこのような回路構成のみに限定されるものではないことはいうまでもない。
また、以上の実施の形態における評価マイコン１８を、例えば、ＣＭＯＳプロセス等により半導体装置として実施することも可能である。
【０１０６】
更に、以上の実施の形態では、評価マイコン１８と評価ツール１４とを別の構成としたが、これらを統合して一つの構成とすることも可能である。
（付記１） 評価対象となるターゲットボードに実装されるマイクロプロセッサの機能をエミュレートし、エミュレーション結果を評価ツールに供給する半導体装置において、
前記マイクロプロセッサの機能をエミュレートするエミュレーション回路と、
前記エミュレーション回路と前記評価ツールとの間でデータを伝送する際のインタフェースとしての機能を有するとともに、前記マイクロプロセッサに係る所定のデータを保持するインタフェース回路と、
前記エミュレーション回路に対して前記ターゲットボードから電源を供給する第１の電源供給回路と、
前記インタフェース回路に対して前記評価ツールから電源を供給する第２の電源供給回路と、
を有することを特徴とする半導体装置。
【０１０７】
（付記２） 前記エミュレーション回路と、前記インタフェース回路の間には、レベルコンバータが配置されていることを特徴とする付記１記載の半導体装置。
【０１０８】
（付記３） 前記マイクロプロセッサの周辺回路を更に有し、
前記第１の電源供給回路は、前記周辺回路に対しても前記ターゲットボードから電源を供給することを特徴とする付記１記載の半導体装置。
【０１０９】
（付記４） 評価対象となるターゲットボードに実装されるマイクロプロセッサの機能をエミュレートし、エミュレーション結果を評価ツールに供給する半導体装置において、
前記マイクロプロセッサの機能をエミュレートするエミュレーション回路と、
前記エミュレーション回路と前記評価ツールとの間でデータを伝送する際のインタフェースとしての機能を有するインタフェース回路と、
前記マイクロプロセッサに係る所定のデータを保持する保持回路と、
前記エミュレーション回路および前記インタフェース回路に対して前記ターゲットボードから電源を供給する第１の電源供給回路と、
前記保持回路に対して前記評価ツールから電源を供給する第２の電源供給回路と、
を有することを特徴とする半導体装置。
【０１１０】
（付記５） 前記インタフェース回路と保持回路の間と、前記インタフェース回路と前記評価ツールの間にはそれぞれレベルコンバータが配置されていることを特徴とする付記４記載の半導体装置。
【０１１１】
（付記６） 前記マイクロプロセッサの周辺回路を更に有し、
前記第１の電源供給回路は、前記周辺回路に対しても前記ターゲットボードから電源を供給することを特徴とする付記４記載の半導体装置。
【０１１２】
（付記７） 評価対象となるターゲットボードに実装されるマイクロプロセッサの機能をエミュレートする半導体装置と、前記半導体装置によってエミュレートされた結果を評価する評価ツールとを有する評価装置において、
前記半導体装置は、
前記マイクロプロセッサの機能をエミュレートするエミュレーション回路と、
前記エミュレーション回路と前記評価ツールとの間でデータを伝送する際のインタフェースとしての機能を有するとともに、前記マイクロプロセッサに係る所定のデータを保持するインタフェース回路と、
前記エミュレーション回路に対して前記ターゲットボードから電源を供給する第１の電源供給回路と、
前記インタフェース回路に対して前記評価ツールから電源を供給する第２の電源供給回路と、
を有することを特徴とする評価装置。
【０１１３】
（付記８） 前記エミュレーション回路と、前記インタフェース回路の間には、レベルコンバータが配置されていることを特徴とする付記７記載の評価装置。
（付記９） 前記マイクロプロセッサの周辺回路を更に有し、
前記第１の電源供給回路は、前記周辺回路に対しても前記ターゲットボードから電源を供給することを特徴とする付記８記載の評価装置。
【０１１４】
（付記１０） 評価対象となるターゲットボードに実装されるマイクロプロセッサの機能をエミュレートする半導体装置と、前記半導体装置によってエミュレートされた結果を評価する評価ツールとを有する評価装置において、
前記半導体装置は、
前記マイクロプロセッサの機能をエミュレートするエミュレーション回路と、
前記エミュレーション回路と前記評価ツールとの間でデータを伝送する際のインタフェースとしての機能を有するインタフェース回路と、
前記マイクロプロセッサに係る所定のデータを保持する保持回路と、
前記エミュレーション回路および前記インタフェース回路に対して前記ターゲットボードから電源を供給する第１の電源供給回路と、
前記保持回路に対して前記評価ツールから電源を供給する第２の電源供給回路と、
を有することを特徴とする評価装置。
【０１１５】
（付記１１） 前記インタフェース回路と保持回路の間と、前記インタフェース回路と前記評価ツールの間にはそれぞれレベルコンバータが配置されていることを特徴とする付記１１記載の評価装置。
【０１１６】
（付記１２） 前記マイクロプロセッサの周辺回路を更に有し、
前記第１の電源供給回路は、前記周辺回路に対しても前記ターゲットボードから電源を供給することを特徴とする付記１０記載の評価装置。
【０１１７】
【発明の効果】
以上説明したように本発明では、評価対象となるターゲットボードに実装されるマイクロプロセッサの機能をエミュレートし、エミュレーション結果を評価ツールに供給する半導体装置において、マイクロプロセッサの機能をエミュレートするエミュレーション回路と、エミュレーション回路と評価ツールとの間でデータを伝送する際のインタフェースとしての機能を有するとともに、マイクロプロセッサに係る所定のデータを保持するインタフェース回路と、エミュレーション回路に対してターゲットボードから電源を供給する第１の電源供給回路と、インタフェース回路に対して評価ツールから電源を供給する第２の電源供給回路と、を設けるようにしたので、ターゲットボードの電源が切断されて再起動された場合であっても、インタフェースに保持されている所定のデータが消滅しないので、その再設定を行うことなく、エミュレーションを行うことができる。従って、通常の量産チップを使用した場合に近い状態でエミュレーションを行うことが可能になる。
【０１１８】
また、評価対象となるターゲットボードに実装されるマイクロプロセッサの機能をエミュレートし、エミュレーション結果を評価ツールに供給する半導体装置において、マイクロプロセッサの機能をエミュレートするエミュレーション回路と、エミュレーション回路と評価ツールとの間でデータを伝送する際のインタフェースとしての機能を有するインタフェース回路と、マイクロプロセッサに係る所定のデータを保持する保持回路と、エミュレーション回路およびインタフェース回路に対してターゲットボードから電源を供給する第１の電源供給回路と、保持回路に対して評価ツールから電源を供給する第２の電源供給回路と、を設けるようにしたので、回路規模を削減することが可能になる。
【０１１９】
また、評価対象となるターゲットボードに実装されるマイクロプロセッサの機能をエミュレートする半導体装置と、半導体装置によってエミュレートされた結果を評価する評価ツールとを有する評価装置において、半導体装置は、マイクロプロセッサの機能をエミュレートするエミュレーション回路と、エミュレーション回路と評価ツールとの間でデータを伝送する際のインタフェースとしての機能を有するとともに、マイクロプロセッサに係る所定のデータを保持するインタフェース回路と、エミュレーション回路に対してターゲットボードから電源を供給する第１の電源供給回路と、インタフェース回路に対して評価ツールから電源を供給する第２の電源供給回路と、を設けるようにしたので、電源の再投入時の動作を正確に評価することが可能になる。
【０１２０】
また、評価対象となるターゲットボードに実装されるマイクロプロセッサの機能をエミュレートする半導体装置と、半導体装置によってエミュレートされた結果を評価する評価ツールとを有する評価装置において、半導体装置は、マイクロプロセッサの機能をエミュレートするエミュレーション回路と、エミュレーション回路と評価ツールとの間でデータを伝送する際のインタフェースとしての機能を有するインタフェース回路と、マイクロプロセッサに係る所定のデータを保持する保持回路と、エミュレーション回路およびインタフェース回路に対してターゲットボードから電源を供給する第１の電源供給回路と、保持回路に対して評価ツールから電源を供給する第２の電源供給回路と、を設けるようにしたので、電源の再投入時の動作を正確に評価するとともに、回路規模を削減することが可能になる。
【図面の簡単な説明】
【図１】本発明の動作原理を説明する原理図である。
【図２】本発明の実施の形態の構成例を示す図である。
【図３】図２に示す評価マイコンの詳細な構成例を示す図である。
【図４】図２に示す評価ツールの詳細な構成例を示す図である。
【図５】図２に示す実施の形態において電源が投入された場合における動作の流れを示すフローチャートである。
【図６】図２に示す実施の形態において電源が再投入された場合における動作の流れを示すフローチャートである。
【図７】図２に示す評価マイコンの第２の実施の形態の構成例を示す図である。
【図８】従来の評価システムの構成例を示す図である。
【符号の説明】
１ 半導体装置
１ａ エミュレーション回路
１ｂ インタフェース回路
１ｃ 第１の電源供給回路
１ｄ 第２の電源供給回路
２ ターゲットボード
３ 評価ツール
１０ ターゲットボード
１０ａ ソケット
１１ ケーブル
１２ 評価マイコン
１３ ケーブル
１４ 評価ツール
１５ ケーブル
１６ パーソナルコンピュータ
１８ 評価マイコン
２０ ＣＰＵ
２１ レベルコンバータ
２２ 評価ユニット
２３ 周辺リソース
２４ 電源ライン
２５ 電源ライン
３０ エバ信号インタフェース
３１ ＲＯＭデータ生成部
３２ 制御信号生成部
３３ シリアルインタフェース
４０ 評価ユニット
４１ レベルコンバータ
４２ レジスタマクロ
４３ レベルコンバータ
【発明の属する技術分野】
本発明は半導体装置および評価装置に関し、特に、評価対象となるターゲットボードに実装されるマイクロプロセッサの機能をエミュレートし、エミュレーション結果を評価ツールに供給する半導体装置および評価対象となるターゲットボードに実装されるマイクロプロセッサの機能をエミュレートする半導体装置と、半導体装置によるエミュレーション結果を評価する評価ツールとを有する評価装置に関する。
【０００２】
【従来の技術】
マイクロプロセッサを有するシステムを開発する場合には、マイクロプロセッサと周辺装置等との整合性を検査するとともに、例えば、ＲＯＭ（Read Only Memory）等に格納するファームウエアが正常に動作するか否かについて検査する必要がある。
【０００３】
このような検査を行う場合には、マイクロプロセッサの内部状態を監視したり、ファームウエアの任意の位置で実行停止したりする必要がある。そこで、マイクロプロセッサの機能をエミュレートする機能およびマイクロプロセッサの内部状態を監視する機能等を有する評価装置を製造し、開発しようとするシステムのボード（以下、ターゲットボードと称する）に接続し、この評価装置に対してパーソナルコンピュータ等から指令を送ることにより以上のような検査を行うことが従来から行われていた。
【０００４】
図８は、従来におけるマイクロプロセッサを検査する評価システムの構成例である。この図に示すように、従来のシステムは、ターゲットボード１０、評価マイコン１２、評価ツール１４、および、パーソナルコンピュータ１６によって構成されている。
【０００５】
ここで、ターゲットボード１０は、開発しようとするシステムのプリント配線板であり、複数の半導体装置、電子部品等が配置されているとともに、マイクロプロセッサが挿入されるソケット１０ａが配置されている。
【０００６】
評価マイコン１２は、ソケット１０ａに挿入されるべきマイクロプロセッサの機能と、マイクロプロセッサを監視する機能とを有している。なお、評価マイコン１２は、ケーブル１１によってソケット１０ａと接続され、ターゲットボード１０との間でデータを授受する。また、評価マイコン１２は、評価ツール１４とケーブル１３によって接続され、ＲＯＭデータおよび制御信号を受信して対応する処理を実行するとともに、得られたデータを評価ツール１４に送信する。
【０００７】
評価ツール１４は、パーソナルコンピュータ１６から供給されたデータに基づいてＲＯＭデータ（ＲＯＭに格納されるファームウエアのデータ）を生成し、評価マイコン１２に供給するとともに、評価マイコン１２を制御するための制御信号を生成して評価マイコン１２に供給する。更に、評価マイコン１２から取得したデータを、パーソナルコンピュータ１６に対して供給する。
【０００８】
パーソナルコンピュータ１６は、評価ツール１４に対してケーブル１５を介してＲＯＭデータを供給するとともに、評価マイコン１２を制御するための制御信号を供給する。また、パーソナルコンピュータ１６は、評価マイコン１２によって収集されたデータを取得し、解析する。
【０００９】
次に、以上の従来例の動作について説明する。
ユーザは、パーソナルコンピュータ１６を操作し、評価マイコン１２に対して制御信号を供給し、マイクロプロセッサをエミュレーションモード（後述する）からデバッグモード（後述する）に変更し、ターゲットボード１０の環境に応じた設定を行う。なお、具体的な設定項目としては、アドレス空間上におけるＲＯＭ領域の設定、ＲＯＭのマスク領域（使用禁止領域）の設定等を行う。
【００１０】
ここで、エミュレーションモードは、評価マイコン１２がマイクロプロセッサに対してＲＯＭデータを供給して動作させる通常の動作モードであり、また、デバッグモードは、評価マイコン１２内部の状態設定を行うための動作モードである。
【００１１】
次に、ユーザは、デバッグの対象となるＲＯＭデータをパーソナルコンピュータ１６から評価ツール１４に送り、評価マイコン１２に供給させる。
評価マイコン１２では、マイクロプロセッサが評価ツール１４から供給されたＲＯＭデータに基づいて、各種演算処理を実行するとともに、ターゲットボード１０の各部を制御する。このとき、評価ツール１４は、評価マイコン１２のマイクロプロセッサの内部状態を監視し、パーソナルコンピュータ１６に通知する。
【００１２】
パーソナルコンピュータ１６は、評価ツール１４から供給された内部状態に関する情報を、所定のタイミング（例えば、所定の命令が実行された時点）で取得し、ＲＯＭデータと関連付けて表示することにより、ＲＯＭデータが正常に動作しているか否かについて知ることができる。また、正常に実行されない場合には、ＲＯＭデータを変更することによりデバッグすることができる。
【００１３】
【発明が解決しようとする課題】
近年では、携帯電話や家電製品にもマイクロプロセッサが搭載されるようになっており、これらの製品に搭載されているマイクロプロセッサについても動作確認を行う必要がある。
【００１４】
ところで、これらの製品は、例えば、パーソナルコンピュータ等とは異なり、所定の手続きを経ずに電源が遮断され、再度起動される場合が少なくない。そこで、そのような場合であってもシステムが誤動作しないか検証する必要がある。
【００１５】
ところで、従来の評価システムでは、評価マイコン１２の電源は、ターゲットボード１０から供給されていたため、電源が切断されて再投入される際に、評価マイコン１２に設定されている前述したデータが消えてしまう場合があった。
【００１６】
そこで、電源が再投入された場合には、デバッグモードに遷移してこれらのデータを再度設定し直し、エミュレーションモードに復元する必要があることから、その分だけ余計に時間が必要となり、電源投入時における正確な動作状況が監視できないという問題点があった。
【００１７】
本発明はこのような点に鑑みてなされたものであり、電源再投入時における動作を正確に監視することが可能な半導体装置および評価装置を提供すること目的とする。
【００１８】
【課題を解決するための手段】
本発明では上記課題を解決するために、図１に示す、評価対象となるターゲットボード２に実装されるマイクロプロセッサの機能をエミュレートし、エミュレーション結果を評価ツール３に供給する半導体装置１において、前記マイクロプロセッサを含み前記マイクロプロセッサの機能をエミュレートするエミュレーション回路１ａと、前記エミュレーション回路１ａと前記評価ツール３との間でデータを伝送する際のインタフェースとしての機能を有するとともに、前記マイクロプロセッサに係る所定のデータを保持するインタフェース回路１ｂと、前記エミュレーション回路１ａに対して前記ターゲットボード２から電源を供給する第１の電源供給回路１ｃと、前記インタフェース回路１ｂに対して前記評価ツール３から電源を供給する第２の電源供給回路１ｄと、を有することを特徴とする半導体装置が提供される。
【００１９】
ここで、エミュレーション回路１ａは、マイクロプロセッサの機能をエミュレートする。インタフェース回路１ｂは、エミュレーション回路１ａと評価ツール３との間でデータを伝送する際のインタフェースとしての機能を有するとともに、マイクロプロセッサに係る所定のデータを保持する。第１の電源供給回路１ｃは、エミュレーション回路１ａに対してターゲットボード２から電源を供給する。第２の電源供給回路１ｄは、インタフェース回路１ｂに対して評価ツール３から電源を供給する。
【００２０】
また、評価対象となるターゲットボードに実装されるマイクロプロセッサの機能をエミュレートし、エミュレーション結果を評価ツールに供給する半導体装置において、前記マイクロプロセッサを含み前記マイクロプロセッサの機能をエミュレートするエミュレーション回路と、前記エミュレーション回路と前記評価ツールとの間でデータを伝送する際のインタフェースとしての機能を有するインタフェース回路と、前記マイクロプロセッサに係る所定のデータを保持する保持回路と、前記エミュレーション回路および前記インタフェース回路に対して前記ターゲットボードから電源を供給する第１の電源供給回路と、前記保持回路に対して前記評価ツールから電源を供給する第２の電源供給回路と、を有することを特徴とする半導体装置が提供される。
【００２１】
ここで、エミュレーション回路は、マイクロプロセッサの機能をエミュレートする。インタフェース回路は、エミュレーション回路と評価ツールとの間でデータを伝送する際のインタフェースとしての機能を有する。保持回路は、マイクロプロセッサに係る所定のデータを保持する。第１の電源供給回路は、エミュレーション回路およびインタフェース回路に対してターゲットボードから電源を供給する。第２の電源供給回路は、保持回路に対して評価ツールから電源を供給する。
【００２２】
また、評価対象となるターゲットボードに実装されるマイクロプロセッサの機能をエミュレートする半導体装置と、前記半導体装置によってエミュレートされた結果を評価する評価ツールとを有する評価装置において、前記半導体装置は、前記マイクロプロセッサを含み前記マイクロプロセッサの機能をエミュレートするエミュレーション回路と、前記エミュレーション回路と前記評価ツールとの間でデータを伝送する際のインタフェースとしての機能を有するとともに、前記マイクロプロセッサに係る所定のデータを保持するインタフェース回路と、前記エミュレーション回路に対して前記ターゲットボードから電源を供給する第１の電源供給回路と、前記インタフェース回路に対して前記評価ツールから電源を供給する第２の電源供給回路と、を有することを特徴とする評価装置が提供される。
【００２３】
ここで、半導体装置のエミュレーション回路は、マイクロプロセッサの機能をエミュレートする。インタフェース回路は、エミュレーション回路と評価ツールとの間でデータを伝送する際のインタフェースとしての機能を有するとともに、マイクロプロセッサに係る所定のデータを保持する。第１の電源供給回路は、エミュレーション回路に対してターゲットボードから電源を供給する。第２の電源供給回路は、インタフェース回路に対して評価ツールから電源を供給する。
【００２４】
また、評価対象となるターゲットボードに実装されるマイクロプロセッサの機能をエミュレートする半導体装置と、前記半導体装置によってエミュレートされた結果を評価する評価ツールとを有する評価装置において、前記半導体装置は、前記マイクロプロセッサを含み前記マイクロプロセッサの機能をエミュレートするエミュレーション回路と、前記エミュレーション回路と前記評価ツールとの間でデータを伝送する際のインタフェースとしての機能を有するインタフェース回路と、前記マイクロプロセッサに係る所定のデータを保持する保持回路と、前記エミュレーション回路および前記インタフェース回路に対して前記ターゲットボードから電源を供給する第１の電源供給回路と、前記保持回路に対して前記評価ツールから電源を供給する第２の電源供給回路と、を有することを特徴とする評価装置が提供される。
【００２５】
ここで、半導体装置のエミュレーション回路は、マイクロプロセッサの機能をエミュレートする。インタフェース回路は、エミュレーション回路と評価ツールとの間でデータを伝送する際のインタフェースとしての機能を有する。保持回路は、マイクロプロセッサに係る所定のデータを保持する。第１の電源供給回路は、エミュレーション回路およびインタフェース回路に対してターゲットボードから電源を供給する。第２の電源供給回路は、保持回路に対して評価ツールから電源を供給する。
【００２６】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
図１は、本発明の動作原理を説明する原理図である。この図に示すように、本発明の半導体装置１は、エミュレーション回路１ａ、インタフェース回路１ｂ、第１の電源供給回路１ｃ、および、第２の電源供給回路１ｄによって構成され、ターゲットボード２に実装されるマイクロプロセッサの機能をエミュレートするとともに、エミュレーションの結果を評価ツール３に供給する。
【００２７】
ターゲットボード２は、評価対象となるボードであり、マイクロプロセッサが実装されるべきソケットには、ケーブルが接続されており、このケーブルを介して半導体装置１と接続されている。
【００２８】
評価ツール３は、半導体装置１を制御するための制御信号と、デバッグの対象となるＲＯＭデータを供給するとともに、エミュレーション結果を取得し、例えば、図示せぬパーソナルコンピュータ等に供給して表示させる。
【００２９】
ここで、半導体装置１のエミュレーション回路１ａは、ターゲットボード２に実装されるべきマイクロプロセッサの機能をエミュレートする。
インタフェース回路１ｂは、エミュレーション回路１ａと評価ツール３との間でデータを伝送する際のインタフェースとしての機能を有するとともに、マイクロプロセッサに係る所定のデータを保持する。
【００３０】
第１の電源供給回路１ｃは、エミュレーション回路１ａに対してターゲットボード２から電源を供給する。
第２の電源供給回路１ｄは、インタフェース回路１ｂに対して評価ツール３から電源を供給する。
【００３１】
次に、以上の原理図の動作について説明する。
（１）半導体装置１の環境設定を行う際の動作
ターゲットボード２と評価ツール３の電源が投入されると、第１の電源供給回路１ｃは、ターゲットボード２から供給される電源をエミュレーション回路１ａに供給する。また、第２の電源供給回路１ｄは、評価ツール３から供給される電源をインタフェース回路１ｂに供給する。その結果、エミュレーション回路１ａとインタフェース回路１ｂとが動作可能の状態になる。
【００３２】
すると、リセットシーケンスが実行され、エミュレーション回路１ａが最初に実行すべきＲＯＭデータが格納されているアドレス（開始アドレス）がターゲットボード２から示される。
【００３３】
リセットシーケンスが終了すると、エミュレーション回路１ａは、開始アドレスからのＲＯＭデータの読み出し要求を評価ツール３に対して行う。その結果、評価ツール３は、ツールプログラム（環境設定を行うためのプログラム）を読み出し、半導体装置１に供給する。その結果、エミュレーション回路１ａは、供給されたツールプログラムに従って、インタフェース回路１ｂが有するレジスタ等を設定することにより、ターゲットボード２に応じた環境設定を行う。
【００３４】
（２）ユーザプログラムを実行する動作
環境設定が終了すると、評価ツール３は、半導体装置１に対して制御信号を送り、リセットシーケンスを再度実行させる。その結果、エミュレーション回路１ａが最初に実行すべきＲＯＭデータが格納されているアドレス、即ち、開始アドレスがターゲットボード２から示される。
【００３５】
リセットシーケンスが終了すると、エミュレーション回路１ａは、開始アドレスからのＲＯＭデータの読み出し要求を評価ツール３に対して行う。その結果、評価ツール３は、ユーザプログラム（デバッグの対象となるプログラム）を読み出し、半導体装置１に供給する。その結果、エミュレーション回路１ａは、供給されたユーザプログラムに従って、各種演算処理を実行するとともに、ターゲットボード２の各部を制御する。
【００３６】
なお、このとき、評価ツール３によって適当なブレークポイントを設定することにより、ユーザプログラムの任意の位置でプログラムの実行を停止するとともに、その時点におけるエミュレーション回路１ａの内部レジスタの状態を監視することにより、ユーザプログラムをデバッグすることが可能になる。
【００３７】
（３）電源が切断された場合の動作
ユーザプログラムが実行中に、ターゲットボード２の電源が切断されると、第１の電源供給回路１ｃからの電源の供給が遮断されるので、エミュレーション回路１ａは動作を停止する。一方、インタフェース回路１ｂは、第２の電源供給回路１ｄから電源が供給されており、評価ツール３は電源が供給されたままの状態であるので、インタフェース回路１ｂは動作状態を保つ。
【００３８】
（４）電源が切断された後に再投入された場合の動作
ターゲットボード２に対して電源が再投入されると、第１の電源供給回路１ｃからエミュレーション回路１ａに対して電源の供給が再開される。その結果、エミュレーション回路１ａは動作可能の状態になる。このとき、インタフェース回路１ｂには第２の電源供給回路１ｄから電源が供給されたままの状態であるので、設定されたデータは保持されていることから、新たに設定を行う必要がない。
【００３９】
従って、前述した（１）の動作を省略して、（２）の動作を行うことができる。ここで、通常のマイクロプロセッサは、電源投入後は直ちに（２）の動作を行う（但し、リセットシーケンスの実行はターゲットボード側の要求により開始される点は異なる）ことから、電源を再度投入した場合には、通常のマイクロプロセッサと同等の動作を実現することができる。
【００４０】
以上に説明したように、発明では、エミュレーション回路１ａに対してはターゲットボード２から電源を供給し、インタフェース回路１ｂに対しては評価ツール３から電源を供給するようにしたので、ターゲットボード２の電源が切断された場合であってもインタフェース回路１ｂには評価ツール３から電源を供給するのでインタフェース回路１ｂに内蔵されているデータが消去されることを防止することができる。その結果、ターゲットボード２の電源が再投入された場合に、インタフェース回路１ｂを再設定することなく、直ちにユーザプログラムの実行が可能になるので、通常のマイクロプロセッサと同等のエミュレーション結果を得ることができる。
【００４１】
次に、本発明の実施の形態について説明する。
図２は、本発明の実施の形態の構成例を示す図である。この図に示すように、本発明の実施の形態のシステムは、ターゲットボード１０、評価マイコン１８、評価ツール１４、および、パーソナルコンピュータ１６によって構成されている。なお、図８の場合と比較すると、評価マイコン１２が評価マイコン１８に置換されているがそれ以外は、図８の場合と同様である。
【００４２】
ここで、ターゲットボード１０は、開発しようとするシステムのプリント配線板であり、複数の半導体装置、電子部品等が配置されているとともに、マイクロプロセッサが挿入されるソケット１０ａが配置されている。
【００４３】
評価マイコン１８は、ソケット１０ａに挿入されるべきマイクロプロセッサの機能と、マイクロプロセッサを監視する機能とを有している。評価マイコン１８は、ケーブル１１によってソケット１０ａと接続され、ターゲットボード１０との間でデータを授受する。また、評価マイコン１８は、評価ツール１４とケーブル１３によって接続され、制御データを受信して対応する処理を実行するとともに、得られたデータを評価ツール１４に送信する。
【００４４】
評価ツール１４は、パーソナルコンピュータ１６から供給されたデータに基づいてＲＯＭデータ（ＲＯＭに格納されるファームウエアのデータ）を生成し、評価マイコン１８に供給するとともに、評価マイコン１８を制御するための制御信号を生成して評価マイコン１８に供給する。更に、評価ツール１４は、評価マイコン１８から取得したデータを、パーソナルコンピュータ１６に対して供給する。
【００４５】
パーソナルコンピュータ１６は、評価ツール１４に対してＲＯＭデータを供給するとともに、評価マイコン１８を制御するための制御信号を供給する。また、パーソナルコンピュータ１６は、評価マイコン１８によって収集されたデータを取得し、解析する。
【００４６】
図３は、評価マイコン１８の詳細な構成例を示す図である。この図に示すように、評価マイコン１８は、端子ｔ１〜ｔ１２、バッファｂ１〜ｂ１０、ＣＰＵ（Central Processing Unit）２０、レベルコンバータ２１、評価ユニット２２、周辺リソース２３、電源ライン２４、および、電源ライン２５によって構成されている。
【００４７】
ここで、端子ｔ１は、ターゲットボード１０からの電源の供給を受け、バッファｂ１〜ｂ７、ＣＰＵ２０、レベルコンバータ２１、および、周辺リソース２３に供給する。
【００４８】
端子ｔ２〜ｔ６は、ケーブル１１を介してターゲットボード１０と接続され、ターゲットボード１０から出力されたデータを、バッファｂ１〜ｂ５に供給するとともに、バッファｂ１〜ｂ５から出力されたデータを、ケーブル１１を介してターゲットボード１０に供給する。
【００４９】
端子ｔ７，ｔ８は、ケーブル１１を介してターゲットボード１０と接続され、ターゲットボード１０から出力されたデータを、バッファｂ６，ｂ７に供給するとともに、バッファｂ６，ｂ７から出力されたデータを、ケーブル１１を介してターゲットボード１０に供給する。
【００５０】
バッファｂ１〜ｂ５は、ＣＰＵ２０とターゲットボード１０との間でデータを授受する際に、データを一時的に格納することにより、データ転送速度の差を吸収する。
【００５１】
バッファｂ６，ｂ７も同様に、周辺リソース２３とターゲットボード１０との間でデータを授受する際に、データを一時的に格納することにより、データの転送速度の差を吸収する。
【００５２】
ＣＰＵ２０は、ターゲットボード１０に搭載されるべきマイクロプロセッサであり、量産品のプロセッサと同様の機能を有しており、レベルコンバータ２１から供給されたＲＯＭデータに応じた処理を実行し、処理結果として得られたデータを、レベルコンバータ２１を介して評価ユニット２２に供給する。また、ＲＯＭデータに従ってターゲットボード１０および周辺リソース２３を制御する。
【００５３】
レベルコンバータ２１は、信号レベルを変換し、ＣＰＵ２０と評価ユニット２２との間でデータを正確に授受できるようにする。
評価ユニット２２は、インタフェースの機能を有しているとともに、その内部に環境設定用のレジスタを有しており、レジスタの設定は評価ツール１４から供給されるツールプログラムをＣＰＵ２０が実行することにより行われる。また、レジスタに設定されたデータに基づいて割り込みを発生し、ＣＰＵ２０に対して所定の処理を実行させる。
【００５４】
周辺リソース２３は、ＣＰＵ２０の周辺装置であり、例えば、ＲＡＭ（Random Access Memory）、Ｉ／Ｆ（Interface）、タイマ等によって構成されている。
電源ライン２４は、ターゲットボード１０から出力された電源を、バッファｂ１〜ｂ７，ＣＰＵ２０、レベルコンバータ２１、および、周辺リソース２３に供給する。
【００５５】
電源ライン２５は、評価ツール１４から出力された電源を、バッファｂ８〜ｂ１０、評価ユニット２２、および、レベルコンバータ２１に供給する。
次に、図４を参照して、図２に示す評価ツール１４の詳細な構成例について説明する。
【００５６】
図４に示すように、評価ツール１４は、エバ信号インタフェース３０、ＲＯＭデータ生成部３１、制御信号生成部３２、および、シリアルインタフェース３３によって構成されている。
【００５７】
エバ信号インタフェース３０は、評価マイコン１８との間でエバ（Eva:Evaluation）信号、即ち、評価信号を授受する。
ＲＯＭデータ生成部３１は、シリアルインタフェース３３を介してパーソナルコンピュータ１６から供給されたデータからＲＯＭデータを生成して格納し、エバ信号インタフェース３０を介して供給されるアドレス信号によって指定されるＲＯＭデータを読み出して評価マイコン１８に供給する。
【００５８】
制御信号生成部３２は、シリアルインタフェース３３から供給されたデータから制御信号を生成し、エバ信号インタフェース３０を介して評価マイコン１８に対し、制御信号とアクノリッジ（acknowledge）信号を授受する。
【００５９】
シリアルインタフェース３３は、例えば、ＵＳＢ（Universal Serial Port）等によって構成され、パーソナルコンピュータ１６から供給されたデータのフォーマットを評価ツール１４内部の表現形式に変換する。
【００６０】
次に、以上の実施の形態の動作について説明する。以下では、起動時の動作（（１．１）〜（１．５））について説明し、続いて、再起動時の動作（（２．１）〜（２．２））について説明する。
【００６１】
なお、以下の動作が実行される前提として、パーソナルコンピュータ１６においてツールプログラムおよびユーザプログラムが作成され、例えば、内蔵されている記憶装置にこれらが格納されていることが必要である。これらのプログラムは、パーソナルコンピュータ１６において、例えば、コンパイル言語によって記述され、コンパイラによって翻訳されることにより、評価マイコン１８が実行可能な命令群に変換される。
【００６２】
（１）初めて電源を投入する場合の動作
（１．１）起動時の動作
パーソナルコンピュータ１６に電源が投入され、続いて、評価ツール１４に電源が投入され、最後に評価マイコン１８に電源が投入されると、ターゲットボード１０から電源ライン２４を介してＣＰＵ２０、レベルコンバータ２１、周辺リソース２３、および、バッファｂ１〜ｂ７に電力が供給される。また、評価ツール１４からは、電源ライン２５を介して、バッファｂ８〜ｂ１０、評価ユニット２２、レベルコンバータ２１に電源が供給される。その結果、評価マイコン１８は動作可能の状態になる。
【００６３】
（１．２）リセットシーケンス動作
ＣＰＵ２０が動作可能な状態になると、リセットシーケンスが実行される。即ち、先ず、ＣＰＵ２０のモード端子に対して、内部ＲＯＭ又は外部ＲＯＭの何れかよりデータを読み出すかを指定する信号がターゲットボード１０から供給される。いまの例では、内部ＲＯＭを選択する信号が入力される。
【００６４】
続いて、パーソナルコンピュータ１６からは、ツールプログラム（評価ユニットの内部レジスタ等を初期設定するためのプログラム）の開始アドレスを指定するデータが供給され、このデータは、評価ツール１４のＲＯＭデータ生成部３１に一旦格納された後、評価マイコン１８のＣＰＵ２０に供給される。
【００６５】
（１．３）ツールプログラムの実行動作
ＣＰＵ２０は、ＲＯＭデータ生成部３１の開始アドレスに該当するアドレスにアクセスし、データの読み出しを要請する。このとき、ＲＯＭデータ生成部３１には、パーソナルコンピュータ１６から供給されたツールプログラムが、開始アドレスに対応するアドレスを先頭として格納されているので、ＲＯＭデータ生成部３１は、エバ信号インタフェース３０から供給された開始アドレスに該当するデータを取得し、エバ信号インタフェース３０を介して評価マイコン１８に供給する。
【００６６】
評価マイコン１８は、端子ｔ１０〜ｔ１２を介して供給されたデータを読み込み、バッファｂ８〜ｂ１０に一旦格納した後、評価ユニット２２を介してレベルコンバータ２１に供給する。
【００６７】
レベルコンバータ２１では、受信したデータを、ターゲットボード１０の電源電圧に応じた信号レベルに変換した後、ＣＰＵ２０に供給する。
ＣＰＵ２０は、受け取ったＲＯＭデータを実行する。このＲＯＭデータは、前述のようにツールプログラムであるので、ＣＰＵ２０は、このプログラムに応じて、ＲＯＭ領域を指定するデータおよびマスク領域を指定するデータ等を、評価ユニットに内蔵されているレジスタに設定する。その結果、ＣＰＵ２０は、この設定されたデータを参照し、適切な領域からデータを読み出すことが可能になる。即ち、ＣＰＵ２０は、アドレス空間のマッピング情報を得ることができる。
【００６８】
（１．４）リセットシーケンス動作
以上のようにして評価ユニットに環境設定用データが格納されると、パーソナルコンピュータ１６は、評価マイコン１８をリセットするための制御信号を評価ツール１４に送る。評価ツール１４の制御信号生成部３２は、この制御信号をシリアルインタフェース３３から取得し、エバ信号インタフェース３０を介して評価マイコン１８に供給する。
【００６９】
評価マイコン１８は、この制御信号を受信し、評価ユニット２２、レベルコンバータ２１を介してＣＰＵ２０に供給する。その結果、ＣＰＵ２０は、リセットを実行するので、２回目のリセットシーケンスが実行される。
【００７０】
リセットシーケンスが実行されると、先ず、ＣＰＵ２０のモード端子に対して、内部ＲＯＭ又は外部ＲＯＭの何れかよりデータを読み出すかを指定する信号がターゲットボード１０から供給される。いまの例では、内部ＲＯＭを選択する信号が入力される。
【００７１】
続いて、パーソナルコンピュータ１６からは、ユーザプログラム（ユーザが作成したプログラム）の開始アドレスを指定するデータが供給され、このデータは、評価ツール１４のＲＯＭデータ生成部３１に一旦格納された後、評価マイコン１８のＣＰＵ２０に供給される。
【００７２】
（１．５）ユーザプログラムの実行動作
ＣＰＵ２０は、ＲＯＭデータ生成部３１の開始アドレスに該当するアドレスにアクセスし、データの読み出しを要請する。このとき、ＲＯＭデータ生成部３１には、パーソナルコンピュータ１６から供給されたユーザプログラムが開始アドレスに対応するアドレスを先頭として格納されているので、ＲＯＭデータ生成部３１は、エバ信号インタフェース３０から供給された開始アドレスに該当するデータを取得し、エバ信号インタフェース３０を介して評価マイコン１８に供給する。
【００７３】
評価マイコン１８では、供給されたデータは、端子ｔ１０〜ｔ１２を介して読み込まれ、バッファｂ８〜ｂ１０に一旦格納された後、評価ユニット２２を介してレベルコンバータ２１に供給される。
【００７４】
レベルコンバータ２１は、受信したデータを、ターゲットボード１０の電源電圧に応じた信号レベルに変換した後、ＣＰＵ２０に供給する。
ＣＰＵ２０は、受け取ったＲＯＭデータ、即ち、ユーザプログラムを実行する。その結果、ＣＰＵ２０は、ユーザプログラムに従って各種演算処理を実行するとともに、ターゲットボード１０の各部を制御する。
【００７５】
このとき、パーソナルコンピュータ１６からブレークポイントを設定することにより、ユーザプログラムを任意の位置で停止することができ、また、そのときのレジスタの内容を参照することができるので、ユーザは、停止位置を任意に設定し、また、そのときのレジスタの値を参照することにより、ユーザプログラムをデバッグすることができる。
【００７６】
（２）再起動時の動作
（２．１）電源切断時の動作
ユーザプログラムが実行されている状態（前述の（１．５）の状態）において、ターゲットボード１０の電源が切断されると、ターゲットボード１０からの電源の供給が遮断されるので、ＣＰＵ２０、バッファｂ１〜ｂ７、レベルコンバータ２１、および、周辺リソース２３への電源の供給が遮断される。
【００７７】
その結果、ＣＰＵ２０、周辺リソース２３等は動作を停止した状態になる。なお、このとき、レベルコンバータ２１に対しては、評価ツール１４側から電源が供給されているので、ターゲットボード１０からの電源が急に遮断された場合であっても、誤動作を誘発するノイズが評価ツール１４側に伝達されることを防止できる。
【００７８】
（２．２）電源再投入時の動作
ターゲットボード１０に対して電源が再度投入されると、電源ライン２４を介してＣＰＵ２０、レベルコンバータ２１、周辺リソース２３、および、バッファｂ１〜ｂ７に電力が供給される。その結果、評価マイコン１８は動作可能の状態になる。
【００７９】
（２．３）リセットシーケンス動作
ＣＰＵ２０が動作可能な状態になると、リセットシーケンスが実行される。即ち、先ず、ＣＰＵ２０のモード端子に対して、内部ＲＯＭ又は外部ＲＯＭの何れかよりデータを読み出すかを指定する信号がターゲットボード１０から供給される。いまの例では、内部ＲＯＭを選択する信号が入力される。
【００８０】
続いて、パーソナルコンピュータ１６からは、ユーザプログラムの開始アドレスを指定するデータが供給され、このデータは、評価ツール１４のＲＯＭデータ生成部３１に一旦格納された後、評価マイコン１８のＣＰＵ２０に供給される。
【００８１】
（２．４）ユーザプログラムの実行動作
ＣＰＵ２０は、ＲＯＭデータ生成部３１の開始アドレスに該当するアドレスにアクセスし、データの読み出しを要請する。このとき、ＲＯＭデータ生成部３１には、（１．５）において格納されたユーザプログラムがそのままの状態で保持されているので、ＲＯＭデータ生成部３１は、エバ信号インタフェース３０から供給された開始アドレスに該当するデータを取得し、エバ信号インタフェース３０を介して評価マイコン１８に供給する。
【００８２】
評価マイコン１８では、供給されたデータは、端子ｔ１０〜ｔ１２を介して読み込まれ、バッファｂ８〜ｂ１０に一旦格納された後、評価ユニット２２を介してレベルコンバータ２１に供給される。
【００８３】
レベルコンバータ２１は、受信したデータを、ターゲットボード１０の電源電圧に応じた信号レベルに変換した後、ＣＰＵ２０に供給する。
ＣＰＵ２０は、受け取ったＲＯＭデータ、即ち、ユーザプログラムを実行する。その結果、ユーザプログラムが再度実行されることになる。
【００８４】
以上の実施の形態によれば、電源が切断された場合でも、評価ユニット２２には、評価ツール１４から電源が供給され、内部のレジスタに設定されたデータが保持されたままの状態となるので、再起動時にはツールプログラムを実行することなく、ユーザプログラムを直接実行することができる。ここで、量産チップの場合には、再起動時には本発明の実施の形態と同様にユーザプログラムが直接実行されるので、量産チップと同様の条件において動作チェックを行うことが可能になる。
【００８５】
また、ＣＰＵ２０と評価ユニット２２の間にレベルコンバータ２１を配置するようにしたので、ターゲットボード１０の電源が切断された場合に発生するノイズが評価ツール１４側に伝達されて誤動作を誘発することを防止できる。また、ターゲットボード１０は、様々な種類の電源電圧が使用されるので、どのような電圧が選択された場合であっても評価マイコン１８を正常に動作させることが可能になる。
【００８６】
次に、以上の処理の流れをフローチャートを参照して簡潔に説明する。
図５は、本発明の実施の形態において電源が投入された場合の動作を説明するフローチャートである。電源が投入された際の処理の流れを以下に説明する。なお、このフローチャートは、前述した（１．１）〜（１．５）に対応している。
【００８７】
ステップＳ１０：
ユーザによりパーソナルコンピュータ１６、評価ツール１４、および、ターゲットボード１０に電源が投入される（前述の（１．１）に対応）。
【００８８】
ステップＳ１１：
ＣＰＵ２０のモード端子に対して外部ＲＯＭまたは内部ＲＯＭを選択する信号が供給されるとともに、ツールプログラムの開始アドレスを供給するリセットシーケンスが実行される（前述の（１．２）に対応）。
【００８９】
ステップＳ１２：
評価ユニット２２の内部レジスタに対して、ＲＯＭ領域を指定するデータや、ＲＯＭのマスク領域を指定するデータを設定するツールプログラムが実行される（前述の（１．３）に対応）。
【００９０】
ステップＳ１３：
ＣＰＵ２０のモード端子に対して外部ＲＯＭまたは内部ＲＯＭを選択する信号が供給されるとともに、ユーザプログラムの開始アドレスを供給するリセットシーケンスが実行される（前述の（１．４）に対応）。
【００９１】
ステップＳ１４：
デバッグの対象となるユーザプログラムが実行される（前述の（１．５）に対応）。
【００９２】
次に、図６を参照して、ターゲットボード１０の電源が一旦遮断された後に再起動された場合の動作について説明する。なお、このフローチャートは、前述した（２．１）〜（２．４）に対応している。
【００９３】
ステップＳ２０：
ユーザによりターゲットボード１０の電源が投入される（前述の（２．２）に対応）。
【００９４】
ステップＳ２１：
ＣＰＵ２０のモード端子に対して外部ＲＯＭまたは内部ＲＯＭを選択する信号が供給されるとともに、ユーザプログラムの開始アドレスを供給するリセットシーケンスが実行される（前述の（２．３）に対応）。
【００９５】
ステップＳ２２：
デバッグの対象となるユーザプログラムが実行される（前述の（２．４）に対応）。
【００９６】
ところで、図６に示すフローチャートは、本実施の形態が再起動された場合の動作であるとともに、量産チップが再起動された場合の動作にも該当する。従って、再起動の場合であっても図５に示す動作が実行される従来例に比較して、より実物に近い動作環境下でデバッグを行うことが可能になる。
【００９７】
次に、本発明の第２の実施の形態について説明する。
図７は、本発明の第２の実施の形態の構成例を示す図である。なお、この図において、図３に示す本発明の第１の実施の形態と対応する部分には同一の符号を付してあるのでその詳細な説明については省略する。
【００９８】
図７に示す第２の実施の形態では、図３の場合に比較して、評価ユニット２２が評価ユニット４０に置換されている。また、ＣＰＵ２０と評価ユニット２２の間に配置されていたレベルコンバータ２１が除外され、レベルコンバータ４１とレジスタマクロ４２が新たに付加され、また、評価ユニット４０とバッファｂ８〜ｂ１０の間にレベルコンバータ４３が新たに付加されている。それ以外の構成は、図３の場合と同様である。
【００９９】
ここで、評価ユニット４０は、評価ユニット２２に内蔵されているレジスタが除外されたものである。なお、除外されたレジスタは、レジスタマクロ４２として評価ユニット４０の外部に配置されている。
【０１００】
レベルコンバータ４１は、評価ユニット４０とレジスタマクロ４２との間に配置され、評価ユニット４０から出力された信号を、レジスタマクロ４２の電源電圧に該当する信号レベルに変換するとともに、レジスタマクロ４２から出力された信号を、評価ユニット４０の電源電圧に該当する信号レベルに変換する。
【０１０１】
レジスタマクロ４２は、図３に示す評価ユニット２２に内蔵されているレジスタに該当するものである。なお、このレジスタマクロ４２には、評価ツール１４から電源が供給されている。
【０１０２】
レベルコンバータ４３は、評価ユニット４０の信号レベルと、バッファｂ８〜ｂ１０の信号レベルが相互に合致するように信号レベルの変換を行う。
電源ライン２４は、ターゲットボード１０から出力された電流をバッファｂ１〜ｂ７、ＣＰＵ２０、周辺リソース２３、評価ユニット４０、および、レベルコンバータ４１，４３に供給し、電源ライン２５は、評価ツール１４から出力された電源をバッファｂ８〜ｂ１０、レベルコンバータ４１，４３、および、レジスタマクロ４２に供給する。
【０１０３】
次に、以上の実施の形態の動作について図３の場合との差異を明確にしながら以下に簡単に説明する。
図７に示す実施の形態では、前述した（１．３）において、評価ユニット４０に格納されるべきデータが、レベルコンバータ４１を介してレジスタマクロ４２に格納される。また、前述した（１．５）および（２．４）の動作において、ＣＰＵ２０がレベルコンバータ４１を介してレジスタマクロ４２を参照し、アドレス空間のマッピング状況を把握する以外は、図３に示す第１の形態の動作と同様である。
【０１０４】
ところで、ＣＰＵ２０と評価ユニット４０との間の配線は、評価ユニット４０とレジスタマクロ４２の間の配線と、評価ユニット４０とバッファｂ８〜ｂ１０との間の配線の総数よりも多い。従って、図３に示すように、ＣＰＵ２０と評価ユニット２２の間に配置されているレベルコンバータ２１を除外し、図７に示すように、レジスタマクロ４２と評価ユニット４０の間と、評価ユニット４０とバッファｂ８〜ｂ１０の間に配置することにより各配線毎に１個必要とされるレベルコンバータ素子の個数を削減することが可能になる。その結果、回路規模を縮減することが可能になる。
【０１０５】
なお、以上の実施の形態は、ほんの一例であって、本発明がこのような回路構成のみに限定されるものではないことはいうまでもない。
また、以上の実施の形態における評価マイコン１８を、例えば、ＣＭＯＳプロセス等により半導体装置として実施することも可能である。
【０１０６】
更に、以上の実施の形態では、評価マイコン１８と評価ツール１４とを別の構成としたが、これらを統合して一つの構成とすることも可能である。
（付記１） 評価対象となるターゲットボードに実装されるマイクロプロセッサの機能をエミュレートし、エミュレーション結果を評価ツールに供給する半導体装置において、
前記マイクロプロセッサの機能をエミュレートするエミュレーション回路と、
前記エミュレーション回路と前記評価ツールとの間でデータを伝送する際のインタフェースとしての機能を有するとともに、前記マイクロプロセッサに係る所定のデータを保持するインタフェース回路と、
前記エミュレーション回路に対して前記ターゲットボードから電源を供給する第１の電源供給回路と、
前記インタフェース回路に対して前記評価ツールから電源を供給する第２の電源供給回路と、
を有することを特徴とする半導体装置。
【０１０７】
（付記２） 前記エミュレーション回路と、前記インタフェース回路の間には、レベルコンバータが配置されていることを特徴とする付記１記載の半導体装置。
【０１０８】
（付記３） 前記マイクロプロセッサの周辺回路を更に有し、
前記第１の電源供給回路は、前記周辺回路に対しても前記ターゲットボードから電源を供給することを特徴とする付記１記載の半導体装置。
【０１０９】
（付記４） 評価対象となるターゲットボードに実装されるマイクロプロセッサの機能をエミュレートし、エミュレーション結果を評価ツールに供給する半導体装置において、
前記マイクロプロセッサの機能をエミュレートするエミュレーション回路と、
前記エミュレーション回路と前記評価ツールとの間でデータを伝送する際のインタフェースとしての機能を有するインタフェース回路と、
前記マイクロプロセッサに係る所定のデータを保持する保持回路と、
前記エミュレーション回路および前記インタフェース回路に対して前記ターゲットボードから電源を供給する第１の電源供給回路と、
前記保持回路に対して前記評価ツールから電源を供給する第２の電源供給回路と、
を有することを特徴とする半導体装置。
【０１１０】
（付記５） 前記インタフェース回路と保持回路の間と、前記インタフェース回路と前記評価ツールの間にはそれぞれレベルコンバータが配置されていることを特徴とする付記４記載の半導体装置。
【０１１１】
（付記６） 前記マイクロプロセッサの周辺回路を更に有し、
前記第１の電源供給回路は、前記周辺回路に対しても前記ターゲットボードから電源を供給することを特徴とする付記４記載の半導体装置。
【０１１２】
（付記７） 評価対象となるターゲットボードに実装されるマイクロプロセッサの機能をエミュレートする半導体装置と、前記半導体装置によってエミュレートされた結果を評価する評価ツールとを有する評価装置において、
前記半導体装置は、
前記マイクロプロセッサの機能をエミュレートするエミュレーション回路と、
前記エミュレーション回路と前記評価ツールとの間でデータを伝送する際のインタフェースとしての機能を有するとともに、前記マイクロプロセッサに係る所定のデータを保持するインタフェース回路と、
前記エミュレーション回路に対して前記ターゲットボードから電源を供給する第１の電源供給回路と、
前記インタフェース回路に対して前記評価ツールから電源を供給する第２の電源供給回路と、
を有することを特徴とする評価装置。
【０１１３】
（付記８） 前記エミュレーション回路と、前記インタフェース回路の間には、レベルコンバータが配置されていることを特徴とする付記７記載の評価装置。
（付記９） 前記マイクロプロセッサの周辺回路を更に有し、
前記第１の電源供給回路は、前記周辺回路に対しても前記ターゲットボードから電源を供給することを特徴とする付記８記載の評価装置。
【０１１４】
（付記１０） 評価対象となるターゲットボードに実装されるマイクロプロセッサの機能をエミュレートする半導体装置と、前記半導体装置によってエミュレートされた結果を評価する評価ツールとを有する評価装置において、
前記半導体装置は、
前記マイクロプロセッサの機能をエミュレートするエミュレーション回路と、
前記エミュレーション回路と前記評価ツールとの間でデータを伝送する際のインタフェースとしての機能を有するインタフェース回路と、
前記マイクロプロセッサに係る所定のデータを保持する保持回路と、
前記エミュレーション回路および前記インタフェース回路に対して前記ターゲットボードから電源を供給する第１の電源供給回路と、
前記保持回路に対して前記評価ツールから電源を供給する第２の電源供給回路と、
を有することを特徴とする評価装置。
【０１１５】
（付記１１） 前記インタフェース回路と保持回路の間と、前記インタフェース回路と前記評価ツールの間にはそれぞれレベルコンバータが配置されていることを特徴とする付記１１記載の評価装置。
【０１１６】
（付記１２） 前記マイクロプロセッサの周辺回路を更に有し、
前記第１の電源供給回路は、前記周辺回路に対しても前記ターゲットボードから電源を供給することを特徴とする付記１０記載の評価装置。
【０１１７】
【発明の効果】
以上説明したように本発明では、評価対象となるターゲットボードに実装されるマイクロプロセッサの機能をエミュレートし、エミュレーション結果を評価ツールに供給する半導体装置において、マイクロプロセッサの機能をエミュレートするエミュレーション回路と、エミュレーション回路と評価ツールとの間でデータを伝送する際のインタフェースとしての機能を有するとともに、マイクロプロセッサに係る所定のデータを保持するインタフェース回路と、エミュレーション回路に対してターゲットボードから電源を供給する第１の電源供給回路と、インタフェース回路に対して評価ツールから電源を供給する第２の電源供給回路と、を設けるようにしたので、ターゲットボードの電源が切断されて再起動された場合であっても、インタフェースに保持されている所定のデータが消滅しないので、その再設定を行うことなく、エミュレーションを行うことができる。従って、通常の量産チップを使用した場合に近い状態でエミュレーションを行うことが可能になる。
【０１１８】
また、評価対象となるターゲットボードに実装されるマイクロプロセッサの機能をエミュレートし、エミュレーション結果を評価ツールに供給する半導体装置において、マイクロプロセッサの機能をエミュレートするエミュレーション回路と、エミュレーション回路と評価ツールとの間でデータを伝送する際のインタフェースとしての機能を有するインタフェース回路と、マイクロプロセッサに係る所定のデータを保持する保持回路と、エミュレーション回路およびインタフェース回路に対してターゲットボードから電源を供給する第１の電源供給回路と、保持回路に対して評価ツールから電源を供給する第２の電源供給回路と、を設けるようにしたので、回路規模を削減することが可能になる。
【０１１９】
また、評価対象となるターゲットボードに実装されるマイクロプロセッサの機能をエミュレートする半導体装置と、半導体装置によってエミュレートされた結果を評価する評価ツールとを有する評価装置において、半導体装置は、マイクロプロセッサの機能をエミュレートするエミュレーション回路と、エミュレーション回路と評価ツールとの間でデータを伝送する際のインタフェースとしての機能を有するとともに、マイクロプロセッサに係る所定のデータを保持するインタフェース回路と、エミュレーション回路に対してターゲットボードから電源を供給する第１の電源供給回路と、インタフェース回路に対して評価ツールから電源を供給する第２の電源供給回路と、を設けるようにしたので、電源の再投入時の動作を正確に評価することが可能になる。
【０１２０】
また、評価対象となるターゲットボードに実装されるマイクロプロセッサの機能をエミュレートする半導体装置と、半導体装置によってエミュレートされた結果を評価する評価ツールとを有する評価装置において、半導体装置は、マイクロプロセッサの機能をエミュレートするエミュレーション回路と、エミュレーション回路と評価ツールとの間でデータを伝送する際のインタフェースとしての機能を有するインタフェース回路と、マイクロプロセッサに係る所定のデータを保持する保持回路と、エミュレーション回路およびインタフェース回路に対してターゲットボードから電源を供給する第１の電源供給回路と、保持回路に対して評価ツールから電源を供給する第２の電源供給回路と、を設けるようにしたので、電源の再投入時の動作を正確に評価するとともに、回路規模を削減することが可能になる。
【図面の簡単な説明】
【図１】本発明の動作原理を説明する原理図である。
【図２】本発明の実施の形態の構成例を示す図である。
【図３】図２に示す評価マイコンの詳細な構成例を示す図である。
【図４】図２に示す評価ツールの詳細な構成例を示す図である。
【図５】図２に示す実施の形態において電源が投入された場合における動作の流れを示すフローチャートである。
【図６】図２に示す実施の形態において電源が再投入された場合における動作の流れを示すフローチャートである。
【図７】図２に示す評価マイコンの第２の実施の形態の構成例を示す図である。
【図８】従来の評価システムの構成例を示す図である。
【符号の説明】
１ 半導体装置
１ａ エミュレーション回路
１ｂ インタフェース回路
１ｃ 第１の電源供給回路
１ｄ 第２の電源供給回路
２ ターゲットボード
３ 評価ツール
１０ ターゲットボード
１０ａ ソケット
１１ ケーブル
１２ 評価マイコン
１３ ケーブル
１４ 評価ツール
１５ ケーブル
１６ パーソナルコンピュータ
１８ 評価マイコン
２０ ＣＰＵ
２１ レベルコンバータ
２２ 評価ユニット
２３ 周辺リソース
２４ 電源ライン
２５ 電源ライン
３０ エバ信号インタフェース
３１ ＲＯＭデータ生成部
３２ 制御信号生成部
３３ シリアルインタフェース
４０ 評価ユニット
４１ レベルコンバータ
４２ レジスタマクロ
４３ レベルコンバータ
Claims (10)
- 評価対象となるターゲットボードに実装されるマイクロプロセッサの機能をエミュレートし、エミュレーション結果を評価ツールに供給する半導体装置において、
前記マイクロプロセッサを含み前記マイクロプロセッサの機能をエミュレートするエミュレーション回路と、
前記エミュレーション回路と前記評価ツールとの間でデータを伝送する際のインタフェースとしての機能を有するとともに、前記マイクロプロセッサに係る所定のデータを保持するインタフェース回路と、
前記エミュレーション回路に対して前記ターゲットボードから電源を供給する第１の電源供給回路と、
前記インタフェース回路に対して前記評価ツールから電源を供給する第２の電源供給回路と、
を有することを特徴とする半導体装置。 - 前記エミュレーション回路と、前記インタフェース回路の間には、レベルコンバータが配置されていることを特徴とする請求項１記載の半導体装置。
- 前記マイクロプロセッサの周辺回路を更に有し、
前記第１の電源供給回路は、前記周辺回路に対しても前記ターゲットボードから電源を供給することを特徴とする請求項１記載の半導体装置。 - 評価対象となるターゲットボードに実装されるマイクロプロセッサの機能をエミュレートし、エミュレーション結果を評価ツールに供給する半導体装置において、
前記マイクロプロセッサを含み前記マイクロプロセッサの機能をエミュレートするエミュレーション回路と、
前記エミュレーション回路と前記評価ツールとの間でデータを伝送する際のインタフェースとしての機能を有するインタフェース回路と、
前記マイクロプロセッサに係る所定のデータを保持する保持回路と、
前記エミュレーション回路および前記インタフェース回路に対して前記ターゲットボードから電源を供給する第１の電源供給回路と、
前記保持回路に対して前記評価ツールから電源を供給する第２の電源供給回路と、
を有することを特徴とする半導体装置。 - 前記インタフェース回路と前記保持回路の間と、前記インタフェース回路と前記評価ツールの間にはそれぞれレベルコンバータが配置されていることを特徴とする請求項４記載の半導体装置。
- 前記マイクロプロセッサの周辺回路を更に有し、
前記第１の電源供給回路は、前記周辺回路に対しても前記ターゲットボードから電源を供給することを特徴とする請求項４記載の半導体装置。 - 評価対象となるターゲットボードに実装されるマイクロプロセッサの機能をエミュレートする半導体装置と、前記半導体装置によってエミュレートされた結果を評価する評価ツールとを有する評価装置において、
前記半導体装置は、
前記マイクロプロセッサを含み前記マイクロプロセッサの機能をエミュレートするエミュレーション回路と、
前記エミュレーション回路と前記評価ツールとの間でデータを伝送する際のインタフェースとしての機能を有するとともに、前記マイクロプロセッサに係る所定のデータを保持するインタフェース回路と、
前記エミュレーション回路に対して前記ターゲットボードから電源を供給する第１の電源供給回路と、
前記インタフェース回路に対して前記評価ツールから電源を供給する第２の電源供給回路と、
を有することを特徴とする評価装置。 - 前記エミュレーション回路と、前記インタフェース回路の間には、レベルコンバータが配置されていることを特徴とする請求項７記載の評価装置。
- 評価対象となるターゲットボードに実装されるマイクロプロセッサの機能をエミュレートする半導体装置と、前記半導体装置によってエミュレートされた結果を評価する評価ツールとを有する評価装置において、
前記半導体装置は、
前記マイクロプロセッサを含み前記マイクロプロセッサの機能をエミュレートするエミュレーション回路と、
前記エミュレーション回路と前記評価ツールとの間でデータを伝送する際のインタフェースとしての機能を有するインタフェース回路と、
前記マイクロプロセッサに係る所定のデータを保持する保持回路と、
前記エミュレーション回路および前記インタフェース回路に対して前記ターゲットボードから電源を供給する第１の電源供給回路と、
前記保持回路に対して前記評価ツールから電源を供給する第２の電源供給回路と、
を有することを特徴とする評価装置。 - 前記インタフェース回路と前記保持回路の間と、前記インタフェース回路と前記評価ツールの間にはそれぞれレベルコンバータが配置されていることを特徴とする請求項９記載の評価装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001315023A JP4024026B2 (ja) | 2001-10-12 | 2001-10-12 | 半導体装置および評価装置 |
| US10/105,156 US7437283B2 (en) | 2001-10-12 | 2002-03-26 | System for evaluating target board by using evaluation microcomputer in which storage of environment data are powered by evaluation tool |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001315023A JP4024026B2 (ja) | 2001-10-12 | 2001-10-12 | 半導体装置および評価装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003122594A JP2003122594A (ja) | 2003-04-25 |
| JP4024026B2 true JP4024026B2 (ja) | 2007-12-19 |
Family
ID=19133251
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001315023A Expired - Fee Related JP4024026B2 (ja) | 2001-10-12 | 2001-10-12 | 半導体装置および評価装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7437283B2 (ja) |
| JP (1) | JP4024026B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4321976B2 (ja) * | 2001-05-31 | 2009-08-26 | 富士通マイクロエレクトロニクス株式会社 | デバッグ支援機能付きマイコン |
| US7149636B2 (en) * | 2002-04-04 | 2006-12-12 | Texas Instruments Incorporated | Method and apparatus for non-obtrusive power profiling |
| DE10244922B4 (de) * | 2002-09-25 | 2009-08-13 | Infineon Technologies Ag | Programmgesteuerte Einheit und Verfahren zum Debuggen von einer programmgesteuerten Einheit ausgeführten Programmen |
| US8175099B2 (en) | 2007-05-14 | 2012-05-08 | Microsoft Corporation | Embedded system development platform |
| US8903706B2 (en) * | 2009-09-02 | 2014-12-02 | Texas Instruments Incorporated | System for embedded microcontroller and method |
| US8478917B2 (en) | 2010-09-22 | 2013-07-02 | Microsoft Corporation | Automatic addressing protocol for a shared bus |
| JP5996177B2 (ja) * | 2011-10-21 | 2016-09-21 | ルネサスエレクトロニクス株式会社 | デバッグシステム、電子制御装置、情報処理装置、半導体パッケージおよびトランシーバ回路 |
| JP2014074622A (ja) * | 2012-10-03 | 2014-04-24 | Advantest Corp | 試験装置および試験条件の取得方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08137823A (ja) | 1994-11-04 | 1996-05-31 | Mitsubishi Electric Corp | エミュレータ専用ワンチップマイクロコンピュータ |
| US5579201A (en) * | 1995-08-23 | 1996-11-26 | Karageozian; Vicken H. | Modified electrical strip for energizing/de-energizing secondary devices simultaneously with a main device |
| JPH11102305A (ja) * | 1997-09-29 | 1999-04-13 | Oki Electric Ind Co Ltd | インサーキットエミュレータ |
| KR100392569B1 (ko) * | 2000-10-28 | 2003-07-23 | (주)다이나릿시스템 | 반도체 칩의 논리 기능 검증용 에뮬레이터 장치 및 방법 |
| JP4321976B2 (ja) * | 2001-05-31 | 2009-08-26 | 富士通マイクロエレクトロニクス株式会社 | デバッグ支援機能付きマイコン |
-
2001
- 2001-10-12 JP JP2001315023A patent/JP4024026B2/ja not_active Expired - Fee Related
-
2002
- 2002-03-26 US US10/105,156 patent/US7437283B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20030074180A1 (en) | 2003-04-17 |
| US7437283B2 (en) | 2008-10-14 |
| JP2003122594A (ja) | 2003-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6668339B1 (en) | Microprocessor having a debug interruption function | |
| EP0814404A1 (en) | Debugging apparatus for debugging a program | |
| JPH06250871A (ja) | Ｃｐｕコア、該ｃｐｕコアを有するａｓｉｃ、及び該ａｓｉｃを備えたエミュレーションシステム | |
| JP4024026B2 (ja) | 半導体装置および評価装置 | |
| KR100607023B1 (ko) | 프로그램 처리 장치 | |
| US7203819B2 (en) | Program processing device | |
| JP2001209556A (ja) | 検証支援システム | |
| US11663101B2 (en) | Semiconductor device and operation method thereof | |
| US20020194540A1 (en) | Method and system for non-intrusive dynamic memory mapping | |
| CN112634977B (zh) | 具有除错存储器接口的芯片及其除错方法 | |
| US20020188813A1 (en) | On-chip hardware breakpoint generator with comprehensive memory operation detection | |
| JP2001084161A (ja) | データ処理装置 | |
| JPH0477833A (ja) | デバッグ環境を備えた集積回路 | |
| JP2008077176A (ja) | エミュレーションシステム、エミュレーション方法 | |
| JP2008282189A (ja) | デバッグシステムおよび情報処理装置 | |
| EP0378242A2 (en) | Integrated circuit with a debug environment | |
| JP3110418B2 (ja) | インサーキットエミュレータおよび制御方法 | |
| JP2004280789A (ja) | 半導体集積回路装置およびマイクロコンピュータ開発支援装置 | |
| JP2006155098A (ja) | マイクロコンピュータの評価方法、マイクロコンピュータの評価システム、マイクロコンピュータ | |
| JP2007094475A (ja) | 半導体集積回路、並びに、デバッグ方法及びデバッグシステム | |
| JP2002366378A (ja) | プログラムのデバッグ装置及びデバッグ方法、並びに記憶媒体 | |
| JP2012242931A (ja) | エミュレータ及びデバッグ方法 | |
| JPH0477834A (ja) | インサーキットエミュレータ | |
| CN115981636A (zh) | 基于汽车软件测试的芯片仿真平台和构建方法 | |
| Gonzales | MCORE architecture implements realtime debug port based on Nexus Consortium specification |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040512 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060228 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070123 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070320 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070402 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071002 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071002 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121012 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131012 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |