JP2014074622A - 試験装置および試験条件の取得方法 - Google Patents
試験装置および試験条件の取得方法 Download PDFInfo
- Publication number
- JP2014074622A JP2014074622A JP2012221620A JP2012221620A JP2014074622A JP 2014074622 A JP2014074622 A JP 2014074622A JP 2012221620 A JP2012221620 A JP 2012221620A JP 2012221620 A JP2012221620 A JP 2012221620A JP 2014074622 A JP2014074622 A JP 2014074622A
- Authority
- JP
- Japan
- Prior art keywords
- test
- characteristic
- under test
- power supply
- device characteristic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31721—Power aspects, e.g. power supplies for test circuits, power saving during test
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C29/56008—Error analysis, representation of errors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【解決手段】判定部20は、DUT1のパス/フェイルを判定する。電源回路10は、その特性が変更可能に構成され、DUT1に電源信号を供給する。条件設定部40は、DUT1の本試験に先立ってパイロット試験を行い、本試験における試験条件を取得する。条件設定部40は、以下の処理を実行可能に構成される。
(a)電源回路10の特性を、DUT1が実際に使用されるユーザ環境の電源特性に近づけた状態で、DUT1の複数のパイロットサンプルそれぞれについて、第1デバイス特性を測定する。
(b)電源回路10の特性を、本試験が行われるテスター環境の電源特性に近づけた状態で、複数のパイロットサンプルそれぞれについて、所定の第2デバイス特性を測定する。
(c)第1デバイス特性および第2デバイス特性にもとづいて、試験条件を決定する。
【選択図】図2
Description
反対に、図1(c)に示すようにユーザ環境よりも良好なテスター環境では、本来フェイルと判定すべきDUT、すなわちユーザ環境では正常に動作しえないDUTをパスと誤判定するテストエスケープ(アンダーキル)の問題を生ずる。
DUT1は、デバイス製造時のプロセスばらつき等によってデバイス特性がばらつくことが知られている。たとえばCMOSテクノロジーで製造された回路は、プロセスばらつきによって、回路内の伝搬遅延がばらつくことが知られている。あるいは、増幅器、ミキサーなどのアナログ回路では、プロセスばらつきによって、利得や歪み特性がばらつく。
フリップフロップFF1の出力信号D1は、論理ゲートLGによる伝搬遅延τを受けてフリップフロップFF2の入力端子に到達するところ、伝搬遅延τは、プロセスばらつきによってデバイスごとにばらつく。デバイスが正常に動作するためには、フリップフロップFF2の入力信号D2の値が、クロックCLKのエッジよりも、セットアップ時間TSET以上前に確定していなければならない。これをタイミング条件という。
DUT1をある定格周波数で動作させ、電源信号(以下、電源電圧VDDとする)の設定値を変化させていくと、電源電圧VDDがあるしきい値(下限値)より低くなると、デバイスが正常に動作しなくなる。この電源信号の下限値は、プロセスばらつきに応じており、デバイスごとに異なった値が得られる。
図6は、第1デバイス特性VDD,MIN_USRと第2デバイス特性VDD,MIN_ATEの関係を示す図である。図6には、4個のパイロットサンプルを使用した例が示される。条件設定部40は、VDD,MIN_USRを変数x、VDD,MIN_ATEを変数yとすると、変数xとyの関係式y=f(x)を求めてもよい。関係式f(x)の算出には、多項式補間法、3次スプライン補間法、最小二乗による曲線フィッティングなどを利用できる。
具体的には、値VDD_ATEは、条件設定部40により求められた関係式y=f(x)を用いて求めることができ、その値はf(VDD_SPEC)となる。
本試験用テスターは、図2の試験装置2から、条件取得部40を省略し、および/または、電源回路10のエミュレート機能を省略したものでよい。
(比較技術1)
試験結果の乖離の問題を解決するために、テスター環境におけるパス/フェイル数と、ユーザ環境におけるパス/フェイル数を計数し、統計的に試験結果が一致するように、試験条件を推定するアプローチも考えられる。しかしながらこの比較技術1では、試験条件を高精度に決定するためには、数万個にも及ぶ膨大な量の被試験デバイスの良否判定結果を取得する必要があった。
この比較技術1に対して、実施の形態に係る試験装置2によれば、たかだか数個〜数百個のパイロットサンプルを測定することにより、試験条件を高精度に決定することができる。
また、試験結果の乖離の問題を解決するために、本試験用テスターそれぞれに、電源特性が可変の電源回路を搭載し、電源回路によって、ユーザ環境の電源特性をエミュレートするアプローチも考えられる。しかしながら、現在広く普及するテスターは、そのような電源回路を搭載しておらず、すべての本試験用テスターの電源回路を乗せ変えることはコストの観点から現実的ではない。実施の形態によれば、任意の電源特性をエミュレート可能な電源回路を有するパイロット試験用テスターを最低1台用意すれば足りるため、低コストで試験結果の乖離を低減できる。
実施の形態では、パイロット試験時に、第1特性および第2特性として、電源電圧の下限値を利用したが、本発明はそれに限定されない。
DUT1の動作周波数をスイープさせ、各周波数においてDUT1の良否を判定する。そしてDUT1が動作可能な周波数の上限値を求める。動作周波数の上限値の逆数は、クリティカルパスの伝搬遅延τUSRとほぼ一致すると考えてもよい。
第2の変形例において、第1デバイス特性および第2デバイス特性は、DUT1に定格の電源信号を供給したときに、DUT1が正常に動作しうる動作周波数の上限値である。
この場合、スペック値xSPECは、DUT1の定格動作周波数にもとづいて定められる。
たとえば1GHzの動作を保証するデバイスである場合、スペック値xSPECは1GHzである。
この変形例によっても、試験結果の乖離を低減できる。
第1デバイス特性は、DUT1を定格周波数で動作させたときに、DUT1が正常に動作しうる電源信号の下限値VDD,MIN_USRである。第2デバイス特性は、DUT1に定格の電源信号を与えたときに、DUT1が正常に動作しうる動作周波数の上限値fMAX_ATEである。スペック値xSPECは、電源信号の定格値にもとづいて定められる。
第1デバイス特性VDD,MIN_USRをxとし、第2デバイス特性fMAX_ATEをyとし、y=f(x)の関係が成り立つとき、条件設定部40は、本試験時のDUT1の動作周波数を、yATE=f(xSPEC)とする。
この変形例によっても、試験結果の乖離を低減できる。
第1デバイス特性は、DUT1に定格の電源信号を供給したときに、DUT1が正常に動作しうる動作周波数の上限値fMAX_USRである。第2デバイス特性は、DUT1を定格周波数で動作させたときに、DUT1が正常に動作しうる電源信号の下限値VDD,MIN_ATEである。スペック値xSPECは、DUT1の定格動作周波数にもとづいて定められる。第1デバイス特性fMAX_USRをxとし、第2デバイス特性VDD,MIN_ATEをyとし、y=f(x)の関係が成り立つとき、条件設定部40は、本試験時のDUT1の電源信号の設定値をyATE=f(xSPEC)とする。
第1特性および第2特性は、以下の特性(i)〜(iv)の任意の組み合わせとすることができる。
(i)DUT1を定格周波数で動作させたときに、DUT1が正常に動作しうる電源信号の下限値VDD,MIN
(ii)DUT1に定格の電源信号を供給したときの、DUT1の所定の経路の伝搬遅延τ
(iii)DUT1に定格の電源信号を供給したときに、DUT1が正常に動作しうる動作周波数の上限値fMAX
(iv) DUT1に定格の電源信号を供給し、かつDUT1を定格周波数で動作させたときに、DUT1が正常に動作しうる温度の上限値または下限値
たとえばDUT1はアナログアンプやミキサーなどであってもよい。この場合も、第1特性、第2特性として、電源電圧、温度、トランジスタ素子の遮断周波数ftや最大発振周波数fmax、入力電圧振幅、入力電圧範囲などを利用できる。
あるいはDUT1は、CCD(Charge Coupled Device)やCMOSセンサなどの受光素子であってもよい。受光素子固有の特性として、入力光量を利用してもよい。
Claims (15)
- 被試験デバイスを試験する試験装置であって、
前記被試験デバイスのパス、フェイルを判定する判定部と、
その特性が変更可能に構成され、前記被試験デバイスに電源信号を供給する電源回路と、
前記被試験デバイスの本試験に先立ってパイロット試験を行い、前記本試験における試験条件を取得する条件取得部と、
を備え、
前記条件取得部は、
(a)前記電源回路の特性を、前記被試験デバイスが実際に使用されるユーザ環境の電源特性に近づけた状態で、前記被試験デバイスの複数のパイロットサンプルそれぞれについて、第1デバイス特性を測定するステップと、
(b)前記電源回路の特性を、前記本試験が行われるテスター環境の電源特性に近づけた状態で、前記複数のパイロットサンプルそれぞれについて、所定の第2デバイス特性を測定するステップと、
(c)前記第1デバイス特性および前記第2デバイス特性にもとづいて、試験条件を決定するステップと、
を実行可能に構成されることを特徴とする試験装置。 - 前記条件取得部は、ステップ(c)において、
(c−1)前記第1デバイス特性と前記第2デバイス特性の対応関係を求め、
(c−2)前記第1デバイス特性に対して規定されたスペック値に対応する前記第2デバイス特性の値を取得し、この第2デバイス特性の値にもとづいて、前記試験条件を決定することを特徴とする請求項1に記載の試験装置。 - 前記第1デバイス特性および前記第2デバイス特性の少なくとも一方は、前記被試験デバイスを定格周波数で動作させたときに、前記被試験デバイスが正常に動作しうる電源信号の下限値であることを特徴とする請求項2に記載の試験装置。
- 前記第1デバイス特性および前記第2デバイス特性の少なくとも一方は、前記被試験デバイスに定格の電源信号を供給したときの、前記被試験デバイスの所定の経路の伝搬遅延であることを特徴とする請求項2に記載の試験装置。
- 前記第1デバイス特性および前記第2デバイス特性の少なくとも一方は、前記被試験デバイスに定格の電源信号を供給したときに、前記被試験デバイスが正常に動作しうる動作周波数の上限値であることを特徴とする請求項2に記載の試験装置。
- 前記第1デバイス特性および前記第2デバイス特性の少なくとも一方は、前記被試験デバイスに定格の電源信号を供給し、かつ前記被試験デバイスを定格周波数で動作させたときに、前記被試験デバイスが正常に動作しうる温度の上限値または下限値であることを特徴とする請求項2に記載の試験装置。
- 前記第1デバイス特性および前記第2デバイス特性は、前記被試験デバイスが正常に動作しうる電源信号の下限値であり、
前記スペック値xSPECは、前記電源信号の定格値にもとづいて定められ、
前記第1デバイス特性を変数xとし、前記第2デバイス特性を、関数f(x)を用いてy=f(x)と表すとき、本試験時の前記電源信号の値を、yATE=f(xSPEC)とすることを特徴とする請求項2に記載の試験装置。 - 前記第1デバイス特性は、前記被試験デバイスの所定の経路の伝搬遅延であり、
前記第2デバイス特性は、前記被試験デバイスが正常に動作しうる電源信号の下限値であり、
前記スペック値xSPECは、前記被試験デバイスが正常に動作しうる伝搬遅延の上限値にもとづいて定められ、
前記第1デバイス特性をxとし、前記第2デバイス特性を関数f(x)を用いてy=f(x)と表すとき、本試験時の前記電源信号の値を、yATE=f(xSPEC)とすることを特徴とする請求項2に記載の試験装置。 - 前記第1デバイス特性および前記第2デバイス特性は、前記被試験デバイスが正常に動作しうる動作周波数の上限値であり、
前記スペック値xSPECは、前記被試験デバイスの定格動作周波数にもとづいて定められ、
前記第1デバイス特性をxとし、前記第2デバイス特性を関数f(x)を用いてy=f(x)と表すとき、本試験時の前記被試験デバイスの動作周波数を、yATE=f(xSPEC)とすることを特徴とする請求項2に記載の試験装置。 - 前記第1デバイス特性は、前記被試験デバイスが正常に動作しうる電源信号の下限値であり、
前記第2デバイス特性は、前記被試験デバイスが正常に動作しうる動作周波数の上限値であり、
前記スペック値xSPECは、前記電源信号の定格値にもとづいて定められ、
前記第1デバイス特性をxとし、前記第2デバイス特性が関数f(x)を用いてy=f(x)と表すとき、本試験時の前記被試験デバイスの動作周波数を、yATE=f(xSPEC)とすることを特徴とする請求項2に記載の試験装置。 - 前記第1デバイス特性は、前記被試験デバイスが正常に動作しうる動作周波数の上限値であり、
前記第2デバイス特性は、前記被試験デバイスが正常に動作しうる電源信号の下限値であり、
前記スペック値は、前記被試験デバイスの定格動作周波数にもとづいて定められ、
前記第1デバイス特性をxとし、前記第2デバイス特性が関数f(x)を用いてy=f(x)と表すとき、本試験時の前記電源信号の値を、yATE=f(xSPEC)とすることを特徴とする請求項2に記載の試験装置。 - 被試験デバイスを本試験する際の試験条件の取得方法であって、
(a)前記被試験デバイスに電源信号を供給する電源回路の特性を、前記被試験デバイスが実際に使用されるユーザ環境の電源特性に近づけた状態で、前記被試験デバイスの複数のパイロットサンプルそれぞれについて、第1デバイス特性を測定するステップと、
(b)前記電源回路の特性を、前記本試験が行われるテスター環境の電源特性に近づけた状態で、前記複数のパイロットサンプルそれぞれについて、所定の第2デバイス特性を測定するステップと、
(c)前記第1デバイス特性および前記第2デバイス特性にもとづいて、試験条件を取得するステップと、
を備えることを特徴とする方法。 - 被試験デバイスを本試験する際の試験条件の取得方法であって、
(a)前記被試験デバイスが実際に使用されるユーザ環境において、前記被試験デバイスの複数のパイロットサンプルそれぞれについて、第1デバイス特性を測定するステップと、
(b)前記本試験が行われるテスター環境において、前記複数のパイロットサンプルそれぞれについて、所定の第2デバイス特性を測定するステップと、
(c)前記第1デバイス特性および前記第2デバイス特性にもとづいて、試験条件を取得するステップと、
を備えることを特徴とする方法。 - ステップ(c)において、
(c−1)前記第1デバイス特性と前記第2デバイス特性の対応関係を求め、
(c−2)前記第1デバイス特性に対して規定されたスペック値に対応する前記第2デバイス特性の値を取得し、この第2デバイス特性の値にもとづいて前記試験条件を決定することを特徴とする請求項12または13に記載の方法。 - 被試験デバイスを試験する方法であって、
本試験を実行するステップと、
前記本試験に先立ち、パイロット試験を行うステップと、
を備え、
前記パイロット試験を行うステップは、
(a)前記被試験デバイスに電源信号を供給する電源回路の特性を、前記被試験デバイスが実際に使用されるユーザ環境の電源特性に近づけた状態で、前記被試験デバイスの複数のパイロットサンプルそれぞれについて、第1デバイス特性を測定するステップと、
(b)前記電源回路の特性を、前記本試験が行われるテスター環境の電源特性に近づけた状態で、前記複数のパイロットサンプルそれぞれについて、所定の第2デバイス特性を測定するステップと、
(c)前記第1デバイス特性および前記第2デバイス特性にもとづいて、試験条件を設定するステップと、
を備え、
前記本試験を実行するステップは、
(d)前記パイロット試験において設定された試験条件にもとづいて前記被試験デバイスを試験するステップ
を備えることを特徴とする方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012221620A JP2014074622A (ja) | 2012-10-03 | 2012-10-03 | 試験装置および試験条件の取得方法 |
KR20130117552A KR101508435B1 (ko) | 2012-10-03 | 2013-10-01 | 시험 장치 및 시험 조건의 취득 방법 |
US14/044,635 US9702929B2 (en) | 2012-10-03 | 2013-10-02 | Test apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012221620A JP2014074622A (ja) | 2012-10-03 | 2012-10-03 | 試験装置および試験条件の取得方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2014074622A true JP2014074622A (ja) | 2014-04-24 |
Family
ID=50384570
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012221620A Pending JP2014074622A (ja) | 2012-10-03 | 2012-10-03 | 試験装置および試験条件の取得方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9702929B2 (ja) |
JP (1) | JP2014074622A (ja) |
KR (1) | KR101508435B1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021172278A1 (ja) * | 2020-02-27 | 2021-09-02 | パナソニックIpマネジメント株式会社 | 検査支援装置及び検査支援方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10036783B1 (en) * | 2014-06-13 | 2018-07-31 | Western Digital Technologies, Inc. | Device testing systems and methods |
JP2017038200A (ja) * | 2015-08-10 | 2017-02-16 | ルネサスエレクトロニクス株式会社 | 半導体装置及び故障検出方法 |
US11102596B2 (en) | 2019-11-19 | 2021-08-24 | Roku, Inc. | In-sync digital waveform comparison to determine pass/fail results of a device under test (DUT) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6937965B1 (en) * | 1999-12-17 | 2005-08-30 | International Business Machines Corporation | Statistical guardband methodology |
US20090182522A1 (en) * | 2008-01-14 | 2009-07-16 | Chandramouli Visweswariah | Method and apparatus for computing test margins for at-speed testing |
WO2010029709A1 (ja) * | 2008-09-10 | 2010-03-18 | 株式会社アドバンテスト | 試験装置、試験方法、回路システム、ならびに電源装置、電源評価装置、電源環境のエミュレート方法 |
US20110191055A1 (en) * | 2010-01-29 | 2011-08-04 | International Business Machines Corporation | Method and apparatus for selecting voltage and frequency levels for use in at-speed testing |
US8127157B2 (en) * | 2004-02-20 | 2012-02-28 | International Business Machines Corporation | System and method of controlling an operating frequency in an electronic system |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08137823A (ja) * | 1994-11-04 | 1996-05-31 | Mitsubishi Electric Corp | エミュレータ専用ワンチップマイクロコンピュータ |
JPH10293162A (ja) * | 1997-04-17 | 1998-11-04 | Mitsubishi Electric Corp | 計算機装置の環境試験装置 |
JPH11102305A (ja) * | 1997-09-29 | 1999-04-13 | Oki Electric Ind Co Ltd | インサーキットエミュレータ |
US6868375B1 (en) * | 2000-10-04 | 2005-03-15 | Hewlett-Packard Development Company, L.P. | Emulation of dynamically reconfigurable computer system |
JP4024026B2 (ja) * | 2001-10-12 | 2007-12-19 | 富士通株式会社 | 半導体装置および評価装置 |
JP2007205813A (ja) | 2006-01-31 | 2007-08-16 | Toshiba Corp | 半導体試験装置用デバイス電源システムおよび電圧補正データ生成方法 |
JP2009147015A (ja) | 2007-12-12 | 2009-07-02 | Hitachi Ulsi Systems Co Ltd | 半導体装置の検査方法、検査システム及び製造方法 |
JP2012083208A (ja) * | 2010-10-12 | 2012-04-26 | Advantest Corp | 試験装置 |
-
2012
- 2012-10-03 JP JP2012221620A patent/JP2014074622A/ja active Pending
-
2013
- 2013-10-01 KR KR20130117552A patent/KR101508435B1/ko active IP Right Grant
- 2013-10-02 US US14/044,635 patent/US9702929B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6937965B1 (en) * | 1999-12-17 | 2005-08-30 | International Business Machines Corporation | Statistical guardband methodology |
US8127157B2 (en) * | 2004-02-20 | 2012-02-28 | International Business Machines Corporation | System and method of controlling an operating frequency in an electronic system |
US20090182522A1 (en) * | 2008-01-14 | 2009-07-16 | Chandramouli Visweswariah | Method and apparatus for computing test margins for at-speed testing |
WO2010029709A1 (ja) * | 2008-09-10 | 2010-03-18 | 株式会社アドバンテスト | 試験装置、試験方法、回路システム、ならびに電源装置、電源評価装置、電源環境のエミュレート方法 |
US20110191055A1 (en) * | 2010-01-29 | 2011-08-04 | International Business Machines Corporation | Method and apparatus for selecting voltage and frequency levels for use in at-speed testing |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021172278A1 (ja) * | 2020-02-27 | 2021-09-02 | パナソニックIpマネジメント株式会社 | 検査支援装置及び検査支援方法 |
Also Published As
Publication number | Publication date |
---|---|
US20140091830A1 (en) | 2014-04-03 |
KR20140044270A (ko) | 2014-04-14 |
KR101508435B1 (ko) | 2015-04-07 |
US9702929B2 (en) | 2017-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9977081B2 (en) | Scan speed optimization of input and output paths | |
JP2023550645A (ja) | 高速入力/出力マージン試験のためのシステム、方法及び装置 | |
WO2001013136A1 (fr) | Procede de correcteur de synchronisation pour testeur de circuit integre et testeur de circuit integre a fonctions correctrices utilisant ledit procede | |
JP2014074622A (ja) | 試験装置および試験条件の取得方法 | |
KR100736680B1 (ko) | 반도체 소자 테스트 장치의 캘리브레이션 방법 | |
US8542003B2 (en) | Test apparatus to test a data signal and a clock signal output from a device under test | |
US20150324265A1 (en) | Testing i/o timing defects for high pin count, non-contact interfaces | |
JP2005172549A (ja) | 半導体集積回路の検証方法及びテストパターンの作成方法 | |
US7080302B2 (en) | Semiconductor device and test system therefor | |
US6401225B1 (en) | Comparator circuit for semiconductor test system | |
KR102632401B1 (ko) | 신호 타이밍 조정 | |
TWI826083B (zh) | 時序校準方法和系統 | |
TWI612318B (zh) | 用以控制測試器之半導體檢驗裝置 | |
US9645195B2 (en) | System for testing integrated circuit | |
US11150292B1 (en) | Voltage spike detector and system for detecting voltage spikes in semiconductor devices | |
US8547082B2 (en) | Semiconductor device and pulse width detection method | |
US7786718B2 (en) | Time measurement of periodic signals | |
Abdennadher | Ensuring Quality of High-Speed IO Interfaces through System Level Test | |
JP2015232531A (ja) | 遅延時間の計測方法および遅延時間計測装置 | |
Abdennadher et al. | Why defect based testing works for high-speed I/O interfaces | |
KR101406834B1 (ko) | 스큐를 조절할 수 있는 번인 테스트 장치 및 그 제어 방법 | |
US7092827B2 (en) | Edge placement accuracy of signals generated by test equipment | |
JP2008122310A (ja) | デバイステスタ、タイミング校正方法 | |
JP2020531803A (ja) | 回路パス内のタイミングスキューの低減 | |
US9201116B1 (en) | Method of generating test patterns for detecting small delay defects |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150703 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20150703 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160531 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20160727 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160916 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170228 |