JP2005172549A - 半導体集積回路の検証方法及びテストパターンの作成方法 - Google Patents

半導体集積回路の検証方法及びテストパターンの作成方法 Download PDF

Info

Publication number
JP2005172549A
JP2005172549A JP2003411380A JP2003411380A JP2005172549A JP 2005172549 A JP2005172549 A JP 2005172549A JP 2003411380 A JP2003411380 A JP 2003411380A JP 2003411380 A JP2003411380 A JP 2003411380A JP 2005172549 A JP2005172549 A JP 2005172549A
Authority
JP
Japan
Prior art keywords
signal
integrated circuit
time
verification
test pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003411380A
Other languages
English (en)
Other versions
JP2005172549A5 (ja
Inventor
Takateru Yoshida
貴輝 吉田
Keisuke Ochi
敬介 越智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003411380A priority Critical patent/JP2005172549A/ja
Priority to US11/006,669 priority patent/US7484166B2/en
Priority to CNB2004100985508A priority patent/CN100351639C/zh
Publication of JP2005172549A publication Critical patent/JP2005172549A/ja
Publication of JP2005172549A5 publication Critical patent/JP2005172549A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31704—Design for test; Design verification
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318307—Generation of test inputs, e.g. test vectors, patterns or sequences computer-aided, e.g. automatic test program generator [ATPG], program translations, test program debugging

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】検査時間の増大を抑えつつ、検査を安定して行うことが可能な半導体集積回路の検証方法、及びテストパターンの作成方法を提供する。
【解決手段】半導体集積回路の検証方法は、ＲＴＬ検証等により得られる集積回路の期待値と静的タイミング解析（ＳＴＡ）により得られる信号遅延情報に基づき、テストパターンの期待値照合時間（ストローブ時間）の抽出、または期待値の検証を行なうことで、ＬＳＩのプロセス、温度、電圧等のばらつきや検査装置での制限等を考慮したテストパターンを作成することを可能にする。
【選択図】図４

Description

本発明は、半導体集積回路を検証し、テストするための半導体集積回路の検証方法及びテストパターン作成方法に関する。
ＬＳＩを製品として出荷する前には、内部回路が正常かどうかが検査される。この検査は、検査装置（ＬＳＩテスター）を用いてＬＳＩにテストパターンを入力することで実行される。検査を安定して行うためには、このテストパターンが、ＬＳＩのプロセス、温度、電圧等のばらつきや検査装置での制限を考慮したテストパターンになるよう十分な検証を行なう必要がある。
検証の手法としては、ダイナミックな論理検証とスタティックな論理検証の２通りがある。ダイナミックな論理検証とは、検証対象となる回路を動作させて、該回路の各部分の動作を検証する方法であり、スタティックな論理検証とは、調べたい信号経路全体について信号の遅延時間の合計値を検証する方法である。これらの論理検証のうち、以前はダイナミックな論理検証が主流であったが、近年の大規模化及び微細化が進んだ集積回路では処理時間が膨大になってしまうため、スタティック検証がダイナミック検証に代わって用いられつつある。
以下に、従来の半導体集積回路の検証方法について図を用いて簡単に説明する。
図４６は、従来の一般的な半導体集積回路の検証方法で用いられる通常ライブラリを示す図であり、図４７は、第１の従来例に係る半導体集積回路の検証方法で用いられる通常ライブラリを示す図である。また、図４８は、第１の従来例に係る半導体集積回路の検証方法を説明するためのタイミングチャート図である。
第１の従来例に係る半導体集積回路の検証方法は、検査装置での制限を考慮した検証手法であり、特開平１１−１４２４８９号公報（特許文献１）に記載されている。この検証方法においては、図４６に示すような通常ライブラリ１００１ではなく、図４７に示すような検査安定化ライブラリ１００７が用いられる。この検査安定化ライブラリ１００７は、信号伝搬遅延用バッファ１００３と信号伝搬、過渡応答遅延バッファ１００５とを含んでいる。
図４８に示すように、入力信号に応じて半導体集積回路から出力される出力信号は、ローレベル（以下単に「Ｌレベル」と呼ぶ）からハイレベル（以下単に「Ｈレベル」と呼ぶ）に立ち上がる際、あるいはＨレベルからＬレベルに立ち下がる際に、ＨレベルとＬレベルのいずれでもない遷移状態となっている。ここで、ＨレベルとＬレベルのいずれでもない遷移状態には、信号の立ち上がりあるいは立ち下がりの際の遷移状態や、Ｚ（ハイインピーダンス状態）、ＨレベルとＬレベルの中間状態（レジスティブ）などが含まれる。
第１の従来例で用いられる検査装置には、回路情報から導かれた出力信号の期待値を保持するための記憶部が設けられており、測定結果である測定系判別と期待値とは、例えば専用の検証ツールによって照合される。ただし、出力信号がＺレベルの状態にあるときに照合を行なうと、信号の測定が不安定となるので、正しく検査を行なうことができなくなる。
第１の従来例に係る検証方法において、信号伝搬遅延用バッファ１００３の出力ＩＮ１は出力信号の立ち上がり時点または立ち下がり時点にそれぞれＬレベルからＨレベル、またはＨレベルからＬレベルに変化する。また、信号伝搬、過渡応答遅延バッファ１００５の出力ＩＮ２は、出力信号の電圧がＨレベルのしきい電圧に達した時点でＬレベルからＨレベル、またはＨレベルからＬレベルへと変化する。これにより、出力信号がＺ状態以外の期間にストローブポイントを設定することができるので、正確な検査を行なうことが可能となる。
また、特開２００１−２３５５２２号公報（特許文献２）には、静的タイミング解析を使ったテストパターンの作成方法である第２の従来例について開示されている。
図４９は、第２の従来例に係るテストパターンの作成方法を概略的に示すフローチャート図である。
同図に示すように、この方法は、静的タイミング解析を含む検証方法に用いられるテストベクタの作成方法を示している。
まず、テストベクタ作成支援部１０１５はタイミング条件を含むテスト用データ抽出タイミング指定ファイル１０１７を作成する。また、テストベクタ作成支援部１０１５はテストベクタタイミング指定ファイル１０１６を作成する。
次に、テスト用データ抽出タイミング指定ファイル１０１７が論理シミュレーション部１０１８に入力される。続いて、論理シミュレーション部１０１８が、テスト用データ抽出タイミング指定ファイル１０１７及びテストベクタ生成プログラム１０２０を用いてダイナミック検証を行い、最終的なテストベクタ１０２１を作成する。
特開平１１−１４２４８９ 特開２００１−２３５５２２
第１の従来例に係る半導体集積回路の検証方法では、検査装置に、専用のライブラリを保持するメモリが設けられる上、余分なダイナミック検証を行う必要がある。そのため、集積回路が大規模化、微細化されるのに伴って、扱うデータ量が膨大となり、その処理に多大な時間を要するおそれがあった。
また、第２の従来例に係るテストパターンの作成方法においても、遅延情報を用いたダイナミック検証が必要になり、また、テストベクタ作成支援部１０１５において、静的タイミング解析により生成する最小遅延時間、最大遅延時間に対してオフセット時間を設計者が入力する必要がある。このため、集積回路の大規模化、微細化が進んだ場合には検証に要する時間が長くなるおそれがあった。
また、第１の従来例及び第２の従来例のいずれにおいても、半導体集積回路のプロセスや測定条件などのばらつきのため、正確な検査結果が得られない場合があった。
本発明の目的は、検証時間の増大を抑えつつ、検査を安定して行うことが可能な半導体集積回路の検証方法、及びそれに用いられるテストパターンの作成方法を提供することにある。
本発明の第１の半導体集積回路の検証方法は、検証対象となる集積回路にテストパターンを入力した場合に、上記テストパターンに応じて出力される信号を用いて動作検証を行なう半導体集積回路の検証方法であって、テストサイクルにおける上記信号の変化時間と動作期待値とを用いて、上記信号の値と上記動作期待値との照合を行なうための期待値照合時間の抽出を行なうステップ（ａ）を含んでいる。
この方法により、ダイナミック検証を行なうことなく集積回路の動作検証を行なうことができるので、従来に比べて回路の動作検証に要する時間を著しく短縮できる。従って、
集積回路が微細化、大規模化する場合に好ましく用いられる。また、テストパターンの作成工数を減らしつつ、集積回路の検査を安定して行うためのテストパターンを、従来の方法よりも少ない工数で作成することが可能となるので、開発コストを含めた半導体集積回路の製造コストを低減することができる。また、ステップ（ａ）において、信号の値が不安定な変化時間に期待値照合時間を設定しないようにすれば、集積回路の検査を安定して行なうことができる。
上記テストサイクルにおける上記信号の変化時間は、少なくとも上記集積回路のタイミング検証により得られたものであることにより、ＳＴＡツールなどの市販のツールを用いてテストサイクルにおける信号の変化時間を得ることが可能となる。
上記テストサイクルにおける上記信号の変化時間は、上記信号の立ち上がり時間または立ち下がり時間がばらつく区間である信号変化可能性区間を含んでおり、上記ステップ（ａ）では、上記期待値照合時間を上記信号変化可能性区間を除く区間に設定することにより、ばらつきを考慮したテストパターンの作成を行なえるので、より信頼性の高い検査が可能になる。
上記ステップ（ａ）の前に、複数の遅延条件で上記タイミング検証を行ない、少なくとも上記信号のテストサイクルにおける変化時間を得るステップ（ｂ）をさらに含んでいることにより、種々の条件により生じるばらつきを考慮に入れた回路の動作検証が可能になる。そのため、この検証結果を用いて、より信頼性の高い検査を行なうことができるようになる。
上記ステップ（ａ）では、少なくとも、上記複数の遅延条件でのそれぞれの信号の値が、共に上記動作期待値と等しくなる区間内に上記期待値照合時間を設定することにより、種々のばらつきに耐えうる安定したテストパターンを作成することが可能になる。
サイクル内に、上記複数の遅延条件でのそれぞれの信号の値が共に上記動作期待値と一致する期間がない場合は、上記サイクルを期待値照合不可サイクルとして処理するステップ（ｃ）をさらに含むことにより、種々の要因により信号の遅延時間にばらつきが生じても、このばらつきに耐えうる安定したテストパターンを作成することが可能になる。そして、このテストパターンを用いることで、正確な検査を行なうことができる。
上記テストパターンは、検査装置から入力され、上記ステップ（ａ）での上記期待値照合時間の抽出が、上記検査装置の測定能力の範囲内で行われるか否かを判定するステップ（ｄ）をさらに含んでいることにより、検査装置の測定能力の範囲内で期待値照合時間の抽出を行えるように測定条件等を調整することができるので、より高精度な動作検証を行うことが可能となる。
上記ステップ（ｄ）では、上記信号のサイクルにおける遅延時間が、上記検査装置の遅延期限内にあるか否かを判定することにより、具体的に、より高精度に動作検証を行なうことができるようになる。
上記ステップ（ａ）の前に、上記信号が変化するのに要する時間を信号変化過渡時間として取得するステップ（ｅ）と、上記ステップ（ｅ）の後で且つ上記ステップ（ａ）の前に、上記テストサイクルにおける上記信号の変化時間に上記信号変化過渡時間を追加するステップ（ｆ）とをさらに含み、上記ステップ（ａ）における上記期待値照合時間の抽出では、上記信号変化過渡時間が追加された上記テストサイクルにおける上記信号の変化時間が用いられることにより、例えば信号の立ち下がりや立ち上がりの際など、信号が不安定となる信号変化過渡期間に期待値比較を行なわないように期待値照合時間を設定できるので、集積回路の検査を安定して行なうためのテストパターンを作成することができる。
上記ステップ（ａ）では、少なくとも上記信号変化過渡時間内に上記期待値照合時間の設定を行わないことにより、高精度な検証結果を得ることができる。
上記ステップ（ｅ）では、信号変化の過渡時間算出手段が、少なくとも上記検査装置の負荷容量をパラメータとして用いて上記信号変化過渡時間を算出することにより、内部の負荷容量が異なる検査装置を用いても精度良く動作検証を行なうことが可能となる。
上記検査装置内に負荷容量が無いと仮定した場合に上記検査装置が受ける上記信号の負荷無し遅延情報を取得するステップ（ｇ）と、上記検査装置内に負荷容量がある場合に上記検査装置が受ける上記信号の負荷有り遅延情報を取得するステップ（ｈ）とをさらに含み、上記ステップ（ｅ）では、上記信号変化の過渡時間算出手段が、上記負荷無し遅延情報と上記負荷有り遅延情報とを用いて上記信号変化過渡時間を算出することが好ましい。
上記ステップ（ｅ）では、信号変化の過渡時間算出手段が、少なくとも上記集積回路を伝搬する上記信号の周波数をパラメータとして用いて上記信号変化過渡時間を算出することにより、集積回路の動作周波数による信号の遅延を考慮に入れた回路の動作検証が可能となる。
例えば、上記ステップ（ｅ）の前に、シミュレーション装置を用いて上記集積回路のシミュレーションを行なうステップ（ｉ）と、少なくとも上記シミュレーション結果を用いて、信号周波数抽出手段が上記信号の周波数を抽出するステップ（ｊ）とをさらに含み、上記ステップ（ｅ）では、上記信号変化の過渡時間算出手段が、上記ステップ（ｊ）で抽出された上記信号の周波数から上記信号変化過渡時間を算出することにより、上述の、集積回路の動作周波数による信号の遅延を考慮に入れた回路の動作検証が可能となる。なお、信号変化過渡時間は、周波数を基に自動的に算出することもできる。
上記信号変化過渡時間に影響する条件と、上記事項が用いられる場合の上記信号変化過渡時間とを保持するデータベースを準備するステップ（ｋ）をさらに含み、上記ステップ（ｆ）では、上記テストサイクルにおける上記信号の変化時間に上記データベースから検索された信号変化過渡時間を追加することにより、回路検証を行なう条件からツールなどを用いて遅延時間を算出する場合に比べて短時間で回路検証を行なうことができる。
上記ステップ（ａ）での上記期待値照合時間の抽出をグループ分けして行なうことにより、グループ分けを行わない場合に比べて、検査装置の機能を効率よく使い、検査時間を短くすることができる。また、故障検出率を落とすことの無い高精度な検査を行なうためのテストパターンの検証及び作成と、テストパターンの作成工数の削減とを可能にすることができる。
最終的にマスク箇所を少なくでき、安定に期待値比較を行える期待値照合時間を抽出しやすくできる。
上記集積回路は、基本クロック信号に応じて上記信号を出力する第１の端子と、上記基本クロック信号とは非同期なクロック信号に応じて上記信号を出力する第２の端子とを有しており、上記基本クロック信号の信号変化及び周期を基準として、上記第２の端子から出力される上記信号を置き換えるステップ（ｌ）をさらに含み、上記第２の端子から出力される上記信号について、上記テストサイクルにおける上記信号の変化時間は、上記ステップ（ｌ）で置き換えられた上記信号を用いて算出されることにより、集積回路が複数のクロック信号で動作する場合にも、安定して期待値比較を行なうことができ、回路の動作検証をより精度良く行なうことができる。
上記集積回路は複数の信号パスを有しており、上記ステップ（ａ）の前に、検証ツールが、上記集積回路のダイナミック検証の結果から信号変化の遅延時間をチェックし、上記複数の信号パスのうち、上記信号が経由する信号パスをサイクルごとにチェックするステップ（ｍ）をさらに含んでいることにより、タイミング検証の結果と組み合わせることで、サイクルごとに異なる遅延時間を適用して期待値照合時間の設定を行なうことができる。また、パスチェックの結果、期待しない不要なパスによる出力を見極め、期待値照合の対象から外す等の処理を行うことが可能になる。
パス情報と、上記各信号パスについての上記テストサイクルにおける上記信号の変化時間とを含む、上記集積回路の上記ダイナミック検証と同一モードでのタイミング検証の結果を取得するステップ（ｎ）と、上記ステップ（ａ）の前に、上記パス情報と、上記各信号パスについての上記テストサイクルにおける信号の変化時間と、上記ステップ（ｍ）で得られたパスチェックの結果とから、有効パスの抽出を行なうステップ（ｏ）とをさらに含むことにより、サイクルごとに異なる遅延時間を適用して期待値照合時間の設定を行なうことができ、より精度良く回路の動作検証を行なうことができる。
上記ダイナミック検証の結果は、複数モードについて行なったものであることにより、単一モードでのダイナミック検証の結果を用いる場合に比べて、回路の故障検出の精度を向上させることができる。
少なくとも１つのモードでの上記集積回路のダイナミック検証の結果を取得するステップ（ｐ）と、上記ダイナミック検証の結果を用いて有効パスの抽出を行なうステップ（ｑ）と、上記集積回路についてのパス情報と上記テストサイクルにおける上記信号の変化時間とを含むタイミング検証の結果を取得するステップ（ｒ）と、上記タイミング検証の結果と、上記有効パスの抽出結果とを用いて、上記ステップ（ｒ）で取得した上記ダイナミック検証とは異なるモードでのダイナミック検証結果を擬似的に作成するステップ（ｓ）とをさらに含んでいることにより、例えば複数モードでダイナミック検証を行なう時間を短縮しつつ、複数モードでの信号のばらつきを考慮した回路の動作検証を実現することができる。
上記集積回路のダイナミック検証の結果を取得するステップ（ｔ）と、上記ダイナミック検証の結果と、上記動作期待値とを用いて、上記信号の遷移の順序を確認するステップ（ｕ）とをさらに含んでいることにより、従来の検査だけでは検出できないタイプの故障の検出、例えば、サイクルベースに検査したために不良となるケースについて検証することができる。
上記集積回路のダイナミック検証の結果を取得するステップ（ｖ）と、上記ダイナミック検証の結果と、上記動作期待値とを用いて、上記信号の遷移数を確認するステップ（ｗ）とをさらに含んでいることによって、従来の検査だけでは検出できないタイプの故障を検出するためのテストパターンを作成することができる。
本発明の第２の半導体集積回路の検証方法は、検証対象となる集積回路にテストパターンを入力した場合に、上記テストパターンに応じて出力される信号を用いて動作検証を行なう半導体集積回路の検証方法であって、上記集積回路についてのタイミング検証結果を取得するステップ（ａ）と、上記信号が変化するのに要する時間を信号変化過渡時間として取得するステップ（ｂ）と、上記タイミング検証結果に上記信号変化過渡時間を追加するステップ（ｃ）とを含んでいる。
この方法により、例えば、信号の立ち上がりや立ち下がり時など、信号が不安定な信号変化過渡時間に期待値照合時間を設定しないようにすることができるので、より安定したテストパターンを作成できる。また、従来の検証方法に比べて、ダイナミック検証を行なう回数を減らすことができるので、回路の動作検証に要する時間を大幅に低減することができる。
本発明の第３の半導体集積回路の検証方法は、 検証対象となる集積回路にテストパターンを入力した場合に、上記テストパターンに応じて出力される信号を用いて動作検証を行なう半導体集積回路の検証方法であって、上記集積回路のダイナミック検証の結果を取得するステップ（ａ）と、上記ダイナミック検証の結果と、上記テストパターンに対する上記信号の動作期待値とを用いて、上記信号の遷移の順序を確認するステップ（ｂ）とを含んでいる。
この方法により、例えば、サイクルベースに検査したために不良となるケースについて検証することができる。
本発明の第４の半導体集積回路の検証方法は、検証対象となる集積回路にテストパターンを入力した場合に、上記テストパターンに応じて出力される信号を用いて動作検証を行なう半導体集積回路の検証方法であって、上記集積回路のダイナミック検証の結果を取得するステップ（ａ）と、上記ダイナミック検証の結果と、上記テストパターンに対する上記信号の動作期待値とを用いて、上記信号の遷移数を確認するステップ（ｂ）とを含んでいる。
この方法によっても、従来の検査だけでは検出できないタイプの故障を検出するためのテストパターンを作成することができる。
本発明のテストパターンの作成方法は、集積回路の動作を検証するためにテストパターンを入力し、上記テストパターンに応じて出力される信号を用いて上記テストパターンの加工を行なうテストパターンの作成方法であって、上記集積回路のタイミング検証により得られたテストサイクルにおける上記信号の変化時間と、動作期待値とを用いて上記テストパターンの加工を行なうステップ（ａ）を含んでいる。
この方法により、例えば、信号レベルがばらつく変化時間に期待値検証を行わないようにテストパターンをマスクしたり期待値照合時間を移動させたりすることが可能になるので、より安定した期待値照合時間を有するテストパターンを作成でき、高品質な検査を行なうことができるようになる。
この他にも、上述の半導体集積回路の検証方法によって期待値比較が安定に行なえない区間が判明した場合には、テストパターンをマスクしたり期待値照合時間を移動させたりすることで、期待値比較が安定にできる区間に期待値照合時間を設定することができるので、より正確な回路の動作検証を実現することができる。
本発明の半導体集積回路の検証方法及びテストパターンの作成方法によれば、ＬＳＩのプロセス、温度、電圧等のばらつきや検査装置での制限を考慮し、安定したタイミングでのテストパターンを作成できるので、テストパターンの精度向上を図ることができる。また、従来のように工数のかかるダイナミック検証を行なう必要がないので、テストパターンの作成工数削減が可能になり、最終的に高品質な検査を行なうことが可能になる。
本発明の各実施形態に係る半導体集積回路の検証方法及びテストパターンの作成方法では、テストパターンが適切であるか否かを検証する。そして、検証したテストパターン（テストデータ）を検査装置から半導体集積回路に入力し、そのテストパターンに応じて出力される信号を検査装置で検出し、検査を行なう。以下の実施形態では、ＬＳＩのプロセス、温度、電圧等のばらつきや検査装置での制限を考慮した半導体集積回路の検証方法及びこれに用いるテストパターンの加工方法について説明する。
（第１の実施形態）
図１、図２は、それぞれ論理検証の波形結果の一例を示す図である。また、図３は、本発明の第１の実施形態に係る半導体集積回路の検証方法を示すフローチャート図であり、図４は、本実施形態の半導体集積回路の検証方法において、検証ツールを用いて信号の変化時間を抽出する例を示すフローチャート図である。
図３及び図４に示すように、本実施形態の半導体集積回路の検証方法は、以下の手順で行われる。
まず、入力クロックの各サイクルにおける動作期待値３１を準備する。この動作期待値３１は、例えばＲＴＬ検証等により得られ、記憶装置などに保持されている。ここで、サイクルとは、入力クロックの１周期分の期間のことである。入力クロックとしては、検証対象となる回路自体の動作クロックを用いてもよいし、検査装置から入力されるクロック信号を用いてもよい。また、動作期待値とは、各サイクルにおいて、クロック入力時に確定する出力信号の値のことである。
次に、所定のサイクルにおける信号の変化時間３２を準備する。所定のサイクルにおける信号の変化時間３２は、被検証回路のタイミング検証結果から求めてもよいし、実際のデバイスを検査装置を用いて測定し、その結果からサイクルにおける信号の変化時間３２を抽出してもよい。ここで、タイミング検証とは、ダイナミック検証により行われる場合と、静的（スタティック）タイミング解析（ＳＴＡ）により行われる場合の両方を含むものとする。このうち、図４に示すように、ＳＴＡツールなどを用いた静的タイミング解析を行なう場合には、検証に要する時間を著しく短縮できるので、特に好ましい。
なお、本発明の各実施形態において、「（テスト）サイクルにおける信号の変化時間」とは、各（テスト）サイクルにおいて、信号レベルが変化する範囲の時間、及びその時間の情報を意味するものとする。
次いで、図３、図４に示すように、動作期待値３１とサイクルにおける信号の変化時間３２とを用いて期待値照合時間の抽出３３を行なう。この抽出は、例えば専用の検証ツールによって行われる。ここで、本実施形態の検証方法では、動作期待値３１と検証対象の回路の測定値との比較を正しく行なうために、期待値照合時間を以下のように設定する。
検証対象となる半導体集積回路にテストパターンを入力した場合、ＬＳＩのプロセス、測定温度、入力信号のばらつきや電源電圧等のばらつきによって出力信号が出力される時間がばらつく。そのため、図１、図２に示すように、出力信号がＬレベルからＨレベルに立ち上がるものとすると、出力信号の立ち上がり時刻は、遅延が最小となる時刻ｔ1と遅延が最大となる時刻ｔ2との間となる。ここで、時刻ｔ1から時刻ｔ2までの間を「信号変化可能性区間」と呼ぶとすると、この信号変化可能性区間中に期待値照合時間を設定した場合、正しく期待値比較することができなくなる。
そのため、上述の期待値照合時間の抽出３３を行なうステップにおいて、図１に示すように信号変化可能性区間が入力クロックのサイクル幅より短い場合に、例えば、サイクル（２）での動作期待値がＨであれば、期待値照合時間をサイクル（２）のうち時刻ｔ2以後に設定する。
また、図２に示すように時刻ｔ2がサイクル（３）に移動している場合には、サイクル（２）内でストローブすると正確に期待値比較を行なうことができない。そのため、サイクル（２）では期待値照合時間を設定せず、期待値比較を行わない場合もある。
なお、このような期待値照合時間の抽出３３は、例えば専用のソフトウェアによって制御されるＣＰＵにより実行される。
なお、あらかじめ期待値照合時間３３が設定されている場合、期待値照合時間の抽出３３を行なうステップでは、動作期待値３１そのものが正しく検証されるかどうかの期待値検証を行ってもよい。すなわち、測定された信号レベルと期待値とを比較し、測定値が期待値通りか否かを判定することもできる。このため、図３、図４を含め以後の図と、以後の実施形態では、期待値照合時間の抽出を行なうステップを、「期待値照合時間、期待値検証」と表している。
なお、図４に示すように、期待値照合時間の抽出３３の後に検証結果ファイル４３を出力することも可能である。この検証結果ファイル４３は、コンピュータを用いた解析などに利用できる。
本実施形態の半導体集積回路の検証方法においては、検証対象となるＬＳＩのプロセスや、検査時の温度、入力信号の電圧や電源電圧等のばらつきなどによって出力信号の値が変化する可能性がある区間に期待値比較を行わない。そのため、従来よりも安定な期待値照合時間を設定でき、結果として、検査の信頼性を向上させることができる。特に、図４に示すように、ＳＴＡツールを用いる場合には、ダイナミックな検証を行なう必要がないので、従来に比べてテストパターンの作成工数を少なくし、検証に要する時間を飛躍的に短縮することができる。その結果、検証対象の集積回路が大規模化、微細化する場合にも、従来よりも短時間で回路の検証を行なうことが可能となるので、製造コストの低減や、ＬＳＩの設計期間の短縮を図ることができる。
また、本実施形態の方法で抽出した期待値照合時間を用いれば、信号値が不安定となるタイミングでの期待値比較を行なわなくて済むので、検査の無駄を省き、検査時間を短縮できる場合がある。
なお、本実施形態の半導体集積回路の集積方法において、期待値照合時間の抽出３３を行なう検証ツールは検査装置に組み込まれていてもよいし、外部のコンピュータ等に組み込まれていてもよい。検証ツールは検査装置に組み込まれている場合は、検査装置内でそのまま期待値照合時間の抽出３３を行なえる。これに対し、外部のコンピュータ等に検証ツールが組み込まれている場合、ランニングコストが大きな検査装置を使用する時間を短縮できるので、半導体集積回路の製造コストを低減することができる。
また、本実施形態では、ｔ1を遅延が最小となる時刻、ｔ2を遅延が最大となる時刻とする例を説明したが、ｔ1、ｔ2は、互いに異なる遅延条件での時刻であればいずれの条件の時刻であってもよい。
（第２の実施形態）
図５は、本発明の第２の実施形態に係る半導体集積回路の検証方法を示すフローチャート図である。
本実施形態の検証方法は、ＬＳＩのプロセス、測定時の温度、電源電圧等のばらつきによって信号の変化時間がばらつく場合のばらつきの範囲を、期待値検証の条件として用いる方法である。
図５に示すように、本実施形態の半導体集積回路の検証方法は以下の手順で行われる。
まず、入力クロックの各サイクルでの最小遅延条件（以下、ＭＩＮ遅延条件と称する）における出力信号の変化時間５１を求める。ここで、ＭＩＮ遅延条件とは、ＬＳＩのプロセス、温度、電圧等のばらつきを考慮した上で、出力信号が出力される時刻が最も早く、被検証回路における出力信号の遅延が最小になる条件のことである。ＭＩＮ遅延条件における出力信号の変化時間５１は、例えば被検証回路のばらつき情報をＳＴＡツールに入力することなどで求めることができる。被検証回路の実測結果から求めてもよい。
次に、入力クロックの各サイクルでの最大遅延条件（以下、ＭＡＸ遅延条件と称する）における出力信号の変化時間５２を求める。ここで、ＭＡＸ遅延条件とは、ＬＳＩのプロセス、測定時の温度、電源電圧等のばらつきを考慮した上で、出力信号が出力される時刻が最も遅く、被検証回路における出力信号の遅延が最大になる条件のことである。ＭＡＸ遅延条件における出力信号の変化時間５２は、ＭＩＮ遅延条件における出力信号の変化時間と同様に、ばらつき情報をＳＴＡツールに入力することなどで求められる。なお、ＭＡＸ遅延条件における出力信号の変化時間５２を求めて、ＭＩＮ遅延条件における出力信号の変化時間５１を求める手順を省くこともできる。
次に、動作期待値５３を準備する。この動作期待値５３は、例えばＲＴＬ検証等により得られる。
次に、期待値照合時間の抽出または期待値検証５４を行なう。本ステップで、あらかじめ期待値照合時間が設定されていれば、期待値そのものが正しく検証されるか否かの期待値検証を行なう。
また、期待値照合時間が設定されていなければ、選択されたサイクル内で、ＭＩＮ遅延条件における出力信号の変化時間５１、ＭＡＸ遅延条件における出力信号の変化時間５２の両変化時間での信号値が共に期待値と等しくなる期間を期待値照合時間として設定する。
このように、集積回路の検証時に予期される遅延ばらつきを網羅することにより、ばらつきに耐えうる安定したストローブを決定し、且つ安定したテストパターンを作成することが可能になる。また、第１の実施形態と同様に、ダイナミック検証を用いることなく集積回路の検証を行なうことができるので、検証時間の短縮と、検証で得られたテストパターンを用いた検査の品質向上とを合わせて実現できる。そのため、半導体集積回路の開発期間を短縮することができ、最終的には開発コストを含めた全体的な製造コストの低減を図ることができる。
なお、以上では、ＭＩＮ遅延条件における出力信号の変化時間５１とＭＡＸ遅延条件における出力信号の変化時間５２とを用いて期待値照合時間の抽出を行なう例について説明したが、ＭＩＮ遅延条件及びＭＡＸ遅延条件に限らず、複数の遅延条件における出力信号の変化時間を用いて期待値照合時間の抽出を行ってもよい。この場合でも、複数の遅延条件を網羅することになるので、１つの遅延条件のみを用いる場合に比べて安定したストローブを決定し、且つ安定したテストパターンを作成することが可能になる。
（第３の実施形態）
図６は、本発明の第３の実施形態に係る半導体集積回路の検証方法を説明するためのフローチャート図であり、図７、図８、及び図９は、それぞれ異なる遅延条件において、入力クロック、出力信号の動作期待値、ＭＩＮ遅延条件及びＭＡＸ遅延条件下での出力信号の具体例を示すタイミングチャート図である。
第３の実施形態に係る半導体集積回路の検証方法は、タイミング検証により得られる信号の遅延状態と動作期待値を用いる方法である。
図６に示すように、本実施形態の検証方法においては、まず、ＭＩＮ遅延条件での信号状態６１についての情報を取得する。次いで、ＭＡＸ遅延条件での信号状態６２についての情報を取得する。続いて、動作期待値６３を取得する。次に、ＭＩＮ遅延条件での信号状態６１、ＭＡＸ遅延条件での信号状態６２及び動作期待値６３とを用いて検証ツールが組み込まれたコンピュータ等により期待値照合時間の抽出または期待値検証６４を行なう。
期待値照合時間の抽出を行なうステップでは、期待値照合時間があらかじめ設定されていれば、期待値そのものが正しく検証されるか否かの期待値検証を行ってもよい。また、期待値照合時間が設定されていなければ、このステップで期待値の照合を行なう。
本実施形態の特徴は、ＭＩＮ遅延条件及びＭＡＸ遅延条件のそれぞれでの出力信号の遷移を考慮に入れて期待値の照合時間の設定や期待値の検証を行なうことにある。出力信号の遷移とは、例えばＬレベルからＨレベルに立ち上がるとか、ＨレベルからＬレベルに立ち下がるなどの信号値の変化を意味する。信号値としては、Ｈ、Ｌ、不定（信号値が不明）等があり、さらに信号強度としては、通常の状態と、断線状態であるＺ（ハイインピーダンス）、あるいはその中間の状態（レジスティブ）等が考えられる。
次に、図７〜図９を用いて、タイミング検証により得られる信号の状態を用いて期待値照合時間を抽出する具体的な３つの例を説明する。
まず、図７に示す例では、入力クロックの１〜３サイクル目までの出力信号の動作期待値が、順にＬ、Ｈ、Ｌとなっている。
また、ＭＩＮ遅延条件下での出力信号の遷移状態において、図７中のＵｍｉｎは、信号がＬレベルからＨレベルに立ち上がる時間を示している。なお、図７に示すＤｍｉｎは、信号がＨレベルからＬレベルに立ち下がる時間を示している。
また、ＭＡＸ遅延条件下での出力信号の遷移状態において、図７中のＵｍａｘは、信号がＬからＨに立ち上がる時間を示しており、Ｄｍａｘは、信号がＨからＬに立ち下がる時間を示している。特にＭＡＸ遅延条件において、回路の構成によっては、大きな遅延を生じるので信号変化時間が該当サイクルを超えてしまう場合も有り得る。このことを、「ＮＣＣ」と称する。図７は、ＮＣＣが発生しない場合の例を示している。
このような場合、ＭＩＮ遅延条件における出力信号、ＭＡＸ遅延条件における出力信号のいずれもが動作期待値と等しくなっている時間を期待値照合時間とすることで、出力信号の立ち上がり時及び立ち下がり時がばらついた場合にも、安定に期待値の比較を行なうことができるようになる。
具体的には、図７に示す「Ｌのパス範囲」、及び「Ｈのパス範囲」の矢印が示す時間範囲を期待値照合時間とすれば、１サイクル目、２サイクル目、３サイクル目のいずれにおいても安定して期待値比較を行うことが可能になる。図７の例では、信号の立ち下り、つまりＤｍａｘに期待値照合時間を設定し、Ｄｍａｘから入力クロックの周期ごとに期待値照合時間を設定することにより、１〜３サイクル目のいずれにおいても安定して期待値比較を行うことが可能になる。なお、この例では、Ｄｍａｘでの期待値をＬレベルとして照合している。また、ここでは１〜３サイクル目のみを例にとって説明したが、すべてのサイクルにおいて、同一のタイミングで期待値比較を行なってもよい。例えば、全サイクルを通してＭＡＸ遅延条件における出力信号の立ち下がり時間Ｄｍａｘに固定してもよい。検査装置に設定できるタイミングの数は限られること、検査装置に設定を入力するのには時間を要することなどから、期待値比較を行なうタイミングは、各サイクルで同一であることが好ましい。ただし、検査上重要なサイクルであって安定に期待値比較を行えない場合などには、サイクルごとに期待値比較を行なうタイミングを変えてもよい。
次に、図８は、ＭＩＮ遅延条件におけるＤｍｉｎとＭＡＸ遅延条件におけるＤｍａｘの関係が、（Ｄｍａｘ−Ｄｍｉｎ）＜１レートとなる場合の各信号の波形を示している。ここで、１レートは入力クロックの周期のことである。図８では、ＭＡＸ遅延条件での出力信号において、ＨレベルからＬレベルに立ち下がる時間Ｄｍａｘがサイクル幅を超えてしまい、次のサイクル（４サイクル目）で変化する場合を示している。
この場合にも、ＭＩＮ遅延条件における出力信号、ＭＡＸ遅延条件における出力信号のいずれもが動作期待値と等しくなっている時間を期待値照合時間とすることで、出力信号の立ち上がり時及び立ち下がり時がばらついた場合にも、安定に期待値の比較を行なうことができるようになる。なお、ＭＩＮ遅延条件での出力信号レベルとＭＡＸ遅延条件での出力信号レベルとが異なる期間は「安定ストローブ不可領域」としてその期間内には期待値照合時間を設定しないこととする。
具体的には、図８に示す「Ｌのパス範囲」、及び「Ｈのパス範囲」の矢印が示す時間範囲を期待値照合時間とすれば、１サイクル目、２サイクル目、３サイクル目のいずれにおいても安定して期待値比較を行うことが可能になる。図８に示す例では、Ｄｍａｘを基準として入力クロックの周期ごとに期待値照合時間を設定することにより、１〜３サイクルのいずれにおいても安定して期待値比較を行うことが可能になる。
次に、図９では、ＭＩＮ遅延条件におけるＤｍｉｎとＭＡＸ遅延条件におけるＤｍａｘの関係が、（Ｕｍａｘ−１レート）＞Ｄｍｉｎとなる場合の各信号の波形を示している。この例において、ＭＡＸ遅延条件での出力信号がＬレベルからＨレベルに立ち上がる時間Ｕｍａｘは、ＭＩＮ遅延条件での出力信号がＨレベルからＬレベルに立ち下がる時間Ｄｍｉｎよりも大きくなっている。この場合、２サイクル目の期待値である「Ｈ」を安定して比較する時間が存在しないことになる。この際には、例えば、２サイクル目の期待値Ｈの比較では、別のタイミングで期待値照合を行なうなどの対応を行なう。これにより、集積回路からの出力信号の遅延時間がばらついても、安定して期待値比較を行なうことができる。
このように、本実施形態の検証方法は、タイミング検証により得られた、信号がどの時間でどのように遷移するかという情報と動作期待値とを用いて期待値照合時間を抽出したり、あらかじめ期待値照合時間が設定されている場合、期待値が正しく検証されるかの期待値検証を行うものである。従って、本実施形態の検証方法によれば、ばらつきに耐えうる安定したストローブを決定し、安定したテストパターンを作成することが可能になる。
（第４の実施形態）
図１０は、本発明の第４の実施形態に係る半導体集積回路の検証方法を説明するためのフローチャート図であり、図１１は、ＭＡＸ遅延条件での出力信号と検査装置の制限とを示すタイミングチャートである。
検査装置には、どのようなテストパターンでも入力可能なわけではなく、制限事項がある。制限事項の範囲を越えるテストパターンを入力すると正しく検査が行われなかったり、検査装置が受け付けなかったりすることになる。本実施形態の半導体集積回路の検証方法として、検査装置の制限事項を用いて、テストパターンの期待値照合時間と期待値を検証する手法を説明する。
図１０に示すように、本実施形態の半導体集積回路の検証方法においては、まず、テストサイクルにおける信号の変化時間１０１を取得して検証ツールが組み込まれたコンピュータ等（以下、「コンピュータ等」と略記する）に入力する。また、検査装置の制限１０２をコンピュータ等に入力する。さらに、動作期待値１０３を取得してコンピュータ等に入力する。次に、コンピュータ等により期待値照合時間の抽出または期待値の検証１０４を行なう。ここで、サイクルにおける信号の変化時間１０１は、第１〜第３の実施形態で説明したようなタイミング検証により得られる。
なお、検査装置は、出力信号の遅延が所定の値以上であると測定できない。検査装置の制限１０２は、このような、検査装置が測定できる信号の許容範囲などの事項を含んでいる。
期待値照合時間の抽出を行なう際には、テストサイクルにおける信号の変化時間１０１、検査装置の制限１０２、及び動作期待値１０３を用いて、テストサイクルにおける信号の変化時間１０１からの検討だけでなく、検査装置の制限１０２の範囲内であるかどうかのチェックを行なう。本ステップでは、 最終的に期待値照合時間を抽出したり、あらかじめ期待値照合時間が設定されている場合、期待値そのものが正しく検証されるかどうかの期待値検証を行なうこともできる。
例えば、ＭＡＸ遅延条件での出力信号が図１１に示すような波形を示す場合、検査装置の遅延制限は矢印で示す時間までであるが、実際の出力信号波形は、この制限を越えてＬレベルからＨレベルに立ち上がっている。この場合は、検査装置の制限を違反しており、正しく検査されない。そのため、検査装置の制限に違反する場合には、後の実施形態で説明するように、テストパターンを加工して期待値照合を行わないようにすることで、安定に期待値比較を行なうことができるようになる。特に半導体集積回路の動作が高速化すると、クロック周期に対する遅延が大きくなるので、本実施形態の検証方法は、動作速度が大きい半導体集積回路により好ましく用いられる。
このように、第４の実施形態の検証方法によれば、検査装置から見たテストパターンの検証が可能となり、検査装置で問題となる制限を事前に検証可能とすることができる。
（第５の実施形態）
図１２は、本発明の第５の実施形態に係るテストパターンの作成方法を説明するためのフローチャート図であり、図１３は、入力クロック、出力信号の動作期待値、ＭＩＮ遅延条件及びＭＡＸ遅延条件下での出力信号の具体例を示すタイミングチャート図である。
第１〜第４の実施形態で説明した検証方法においては、テストサイクルにおける信号の変化時間及び動作期待値を用いて期待値照合時間を抽出したり、あらかじめ期待値照合時間が設定されている場合、期待値そのものが正しく検証されるかどうかの期待値検証を行なう。このような抽出や検証の結果、安定して期待値照合できる期間が存在しないことが判明したサイクルでは、期待値照合を行わないようにテストパターンを加工する必要がある。期待値検証によって得られた安定期待値照合不可情報に基づき、テストパターンを加工する手法について以下に説明する。
図１２に具体的に示すように、まず、第１〜第４の実施形態と同様に、ＳＴＡツールなどから取得されたテストサイクルにおける信号の変化時間１２１及び動作期待値１２２を検証ツールなどに入力し、期待値照合時間の抽出または期待値検証１２３を行なう。本ステップでは、あらかじめ期待値照合時間が設定されている場合には、期待値そのものが正しく検証されるかどうか、期待値検証を行なう。
次に、この検証の結果、安定して期待値照合することができないと検査装置などによって判定されたサイクルにおいては、安定期待値照合不可情報１２４が生成される。本ステップ及び期待値検証のステップは、ソフトウェアである検証ツールを用いて検査装置またはコンピュータを制御することによって実現される。
次に、安定期待値照合不可情報１２４に基づき、元のテストパターン１２５の加工１２６を行ない、加工テストパターン１２７を生成する。
次に、図１３に示す具体的な信号波形を用いて上述の方法を説明する。
同図には、ＭＡＸ遅延条件での出力信号において、ＬレベルからＨレベルへの立ち上がり時間Ｕｍａｘ、ＨレベルからＬレベルへの立下り時間Ｄｍａｘいずれも入力クロックの２サイクル目より遅延しており、且つＤｍａｘ−Ｄｍｉｎ＞１レートである例を示している。この場合、図１３に示す「方法１」のように、Ｄｍａｘを基準に期待値照合時間を決定すると、１サイクル目の期待値である「Ｌ」と、２サイクル目の期待値である「Ｈ」がＭＩＮ遅延条件で期待値照合できなくなる（図１３中の×印）。
また、図１３に示す方法２に示すようにＤｍｉｎを基準に期待値照合時間を決定すると、ＭＩＮ遅延条件で１サイクル目の期待値「Ｌ」が期待値照合できず、ＭＡＸ遅延条件で３サイクル目の期待値「Ｌ」も期待値照合できなくなる（図１３中の×印）。
このように、全てのサイクルで揃って期待値照合を行なうことができる期待値照合時間がない場合、期待値照合できないサイクルをマスクする等の加工処理を行なう。あるいは、方法３に示すように３サイクル目のＬの期待値照合時間だけをＤｍａｘで決定する場合もある。この場合、全サイクル同一の期待値照合時間ではなく、サイクルに応じた期待値照合時間を複数持つことになる。また、方法４に示すように、期待値照合時間をＵｍｉｎで決定する場合もある。
なお、ここでの期待値照合時間は、ＤｍａｘやＤｍｉｎだけでなく、ＵｍａｘやＵｍｉｎで決定してもよい。その場合でも、期待値照合できないサイクルをマスクしたり、サイクルごとに期待値照合を行なうタイミングをずらす加工処理をすることで、安定して期待値照合を行えるようになる。
昨今の微細化されたＬＳＩでは、遅延のばらつきに対応した安定期待値照合時間を１値で持つことができないケースが出てきているが、この場合、テストパターンの期待値照合を安定してできないサイクルをマスクしたり、あるいは故障検出率を低くしないために、サイクルに応じて適切な時間に期待値照合を行うようにテストパターンを加工する必要が出てくる。本実施形態のテストパターンの加工方法によれば、微細化されたＬＳＩを検証する際にも、ばらつきに対応した安定したストローブを決定し、安定したテストパターンを作成することが可能になり、テストパターンの精度向上とテストパターンの作成工数削減が併せて可能になる。従って、上述の方法で作成されたテストパターンを用いることで、半導体集積回路の検査の信頼性を向上させることができる。
（第６の実施形態）
図１４は、検査装置からの出力波形を示すタイミングチャート図であり、図１５は、本発明の第６の実施形態に係る半導体集積回路の検証方法を説明するためのフローチャート図である。また、図１６は、入力クロック、出力信号の動作期待値、ＭＩＮ遅延条件及びＭＡＸ遅延条件下での出力信号の具体例を示すタイミングチャート図である。
図１４の上段に示すように、通常の論理検証で用いられる信号波形はデジタル的に変化するが、実際の検査装置から出力される検査信号の波形は、図１４の中段に示すように、ある時間（過渡時間）をもって論理レベルが変化している。信号レベルが変化する過渡時間では、信号値は明確でなく、この過渡時間に時刻（１）、（２）のような期待値照合時間がある場合は、安定して検査を行うことができない場合がある。以下で説明する本実施形態の半導体集積回路の検証方法は、信号過渡時間を考慮し、その信号過渡時間中に期待値照合を行わないことを特徴とする方法である。
図１５に具体的に示す検証方法においては、まず、ＳＴＡツールを用いたタイミング検証等により、テストサイクルにおける信号の変化時間１５１を取得する。
次に、テストサイクルにおける信号の変化時間１５１に対し、信号変化の過渡時間の追加１５２を行なう。これにより、過渡時間込みの、テストサイクルにおける信号の変化時間１５３が得られる。
次いで、過渡時間込みの、テストサイクルにおける信号の変化時間１５３と（基本）動作期待値１５４とをコンピュータ等に入力し、期待値照合時間の抽出または期待値検証１５５を行なう。本ステップでは、期待値照合時間が設定されていない場合にはこれを設定し、期待値照合時間が設定されている場合には、期待値そのものが正しく検証されているかどうかの期待値検証を行なう。
次に、図１６に示す具体的な信号波形を用いて上述の方法を説明する。同図に示す例では、入力クロックの１〜３サイクル目までの出力信号の動作期待値が、順にＬ、Ｈ、Ｌとなっている。
また、ＭＡＸ遅延条件においては、回路の構成次第で遅延が大きくなって信号変化時間が該当サイクルを超えてしまう（ＮＣＣ）場合があるが、図１６では、ＭＡＸ遅延条件での出力信号にＮＣＣが発生しない場合を示している。そして、ＭＩＮ遅延条件における出力信号の立ち上がり時間Ｕｍｉｎ及び立ち下がり時間Ｄｍｉｎには、それぞれ図中に斜線で示された、検査装置の出力の過渡時間が追加されている。これと同様に、ＭＡＸ遅延条件における出力信号の立ち上がり時間Ｕｍａｘ、及び立ち下がり時間Ｄｍａｘにも、斜線で示された過渡時間が追加されている。
このような場合、ＭＩＮ遅延条件及びＭＡＸ遅延条件の両条件下での出力信号の値が動作期待値と等しくなっている時間が、信号変化時間のばらつきに耐え得る安定した期待値照合時間となる。この際、信号変化の過渡時間は期待値照合時間から除かれる。つまり、図１６中の「Ｌのパス範囲」の矢印、及び「Ｈのパス範囲」の矢印の示す時間範囲が安定期待値照合時間となる。ＭＡＸ遅延、ＭＩＮ遅延のそれぞれの条件で出力信号の値が共通する時間に期待値照合時間を指定することにより、１サイクル目、２サイクル目、３サイクル目のいずれにおいても安定して期待値比較を行うことが可能になる。図１６の例では、信号の立下り時間Ｄｍａｘに期待値照合時間を設定し、Ｄｍａｘから入力クロックの周期ごとに期待値照合時間を設定することにより、１〜３サイクルのいずれにおいても安定して期待値比較を行うことが可能になる。
このように、信号変化の過渡時間を考慮することにより、実際の検査装置から出力される信号波形に基づいた、より高精度な検証を行なうことができる。その結果、安定したストローブを決定し、さらにテストパターンを作成することが可能になり、テストパターンの精度向上と該テストパターンの作成工数の削減が可能になる。
なお、信号変化の過渡時間は、検査装置内の負荷容量が大きい程大きくなる。この他にも、過渡時間を生じさせる原因としては、信号の反射などが考えられる。
なお、以上ではＭＡＸ遅延条件及びＭＩＮ遅延条件での出力信号を用いて説明したが、これらの条件での出力信号に代えて、異なる複数の遅延条件での出力信号を用いてもよい。また、信号変化の過渡時間は、信号の立ち上がり及び立ち下がりにおける過渡時間に限らず、Ｚレベルや不定値などに変化する際の過渡時間など、信号が変化するのに要する時間を含み得る。
（第７の実施形態）
第７の実施形態として、検査装置の出力に生じる過渡時間のうち、検査装置内の負荷容量により生じる過渡時間を考慮に入れた半導体集積回路の検証方法について説明する。
第６の実施形態で説明したように、実際の検査装置から出力される波形は、ある時間（過渡時間）をもって変化している。この過渡時間は信号波形のなまりに伴って生じ、検査ボードを含む検査装置や信号の周波数等の状態に応じて変化する。特に検査装置内部の負荷容量が信号波形のなまりに大きく影響する。すなわち、負荷容量が小さければ、信号波形のなまりは小さくなり、負荷容量が大きければ信号波形のなまりは大きくなる。
一方、ＬＳＩから出力される信号がハイインピーダンスの場合は、検査装置で検査する際に、定電流源を用いて信号レベルを調整する方法が採られている。この場合も、過渡時間が経過し、信号が期待するレベルに達してから検査を行なう。
次に、図を用いて本実施形態の集積回路の検証方法の手順を説明する。
図１７は、検査装置から出力される検査信号の波形の一例を示すタイミングチャート図であり、図１８は、本実施形態の半導体集積回路の検証方法のうち、信号変化の過渡時間を算出するステップまでを示すフローチャート図であり、図１９は、本実施形態の半導体集積回路の検証方法のうち、期待値照合時間の抽出または期待値の検証を行なうステップまでを示すフローチャート図である。
図１８に示すように、まず、検査装置内の負荷が無い場合の遅延情報（以下、「負荷無し遅延情報１８１と称する）と検査装置内に負荷が存在する場合の遅延情報（以下、「負荷有り遅延情報１８２」と称する）とを検査装置の過渡時間算出手段（図示せず）に入力し、過渡時間算出部が信号変化の過渡時間の算出１８４を行なう。図１７に示すように、検査装置からの出力信号において、検査装置内の負荷が存在する場合の遅延時間から負荷が無いと仮定した場合の遅延時間を引くことによって信号変化過渡時間を計算することができる。この過渡時間算出手段は、検査装置内にあってもよいし、検査装置外部の装置内にあってもよい。また、本ステップにおいて、ハイインピーダンス測定を行なう場合には、この測定が使用するセルの能力に依存するものであるので、信号変化過渡時間を計算するための計算式を用いる。この計算式はライブラリ１８３として保持されている。具体的には、電源電圧、定電流源の電流値、負荷容量等をパラメータとして与えることにより、使用セルに応じた計算を行う。また、セルがプルアップ抵抗を有する場合には、パラメータとしてプルアップ抵抗値を加えることで、信号変化過渡時間をより正確に算出することができる。
一方、図１９に示すように、例えば第１〜第４の実施形態で説明した手順により、タイミング検証などからテストサイクルにおける信号の変化時間１９１を取得する。
次に、テストサイクルにおける信号の変化時間１９１及び信号変化の過渡時間１８５を用いて信号変化の過渡時間の追加１９２を行ない、過渡時間を加味したテストサイクルにおける信号の変化時間（以下、「過渡時間込みの信号の変化時間１９３と称する」）を算出する。
次に、過渡時間込みの信号の変化時間１９３と動作期待値１９６とを用いて期待値照合時間の抽出または期待値検証１９７を行なう。本ステップでは、期待値照合時間が設定されていない場合にはこれを抽出し、期待値照合時間が既に設定されている場合には、期待値の検証を行なう。
以上のように、本実施形態の検証方法によれば、検査装置の負荷容量に応じて変化する過渡時間を算出し、これを加味して期待値照合時間の抽出や期待値の検証を行なうので、実際の検査装置から出力される検査信号の波形に基づいた、より高精度な検証を行うことができる。また、結果的に安定したストローブを決定し、さらにテストパターンを作成することが可能になり、テストパターンの精度向上と作成工数の削減が可能になる。
なお、以上で説明した信号変化の過渡時間を追加する方法は、スタティック検証だけでなく通常のダイナミック検証にも適用可能である。
図２０は、ダイナミック検証を利用する場合の本実施形態に係る半導体集積回路の検証方法の変形例を示すフローチャート図である。
本変形例においては、まず、検証対象とする半導体集積回路について、ダイナミック検証を行ない、その結果（ダイナミック検証結果２０１）を得る。
一方、上述したように、信号変化の過渡時間の算出２０３を行ない、信号変化の過渡時間２０４を取得する。
次に、ダイナミック検証結果２０１と信号変化の過渡時間２０４を用いて信号変化の過渡時間２０４を追加後の検証結果２０５を得る。この過渡時間追加後の検証結果から期待値照合を行うのに適さない時間を判断することが可能になる。
（第８の実施形態）
図２１は、本発明の第８の実施形態に係る半導体集積回路の検証方法を示すフローチャート図である。
高速で動作するＬＳＩを検査する場合、検査ボードを含む検査装置の負荷容量は単純な固定値ではなく、分布定数として扱い、信号の周波数にも依存する。つまり、信号変化過渡時間は信号周波数の関数として表現されるようになる。本実施形態の検証方法は、ＬＳＩの信号周波数から信号変化過渡時間を算出する手段を用いるものである。
すなわち、図２１に示すように、まず、検証したいＬＳＩについて回路シミュレーションを行ない、シミュレーション結果２１１を得る。続いて、シミュレーション結果２１１から適切なテストパターン２１２を切り出す。
次に、信号周波数抽出手段２１３により、シミュレーション結果２１１及びテストパターン２１２から信号周波数２１４を抽出する。なお、信号周波数抽出手段２１３は例えば専用のツールであって、検査装置内に組み込まれていてもよいし、検査装置外部のコンピュータ等に組み込まれていてもよい。
次いで、信号周波数２１４をもとに過渡時間算出手段（検証ツール等）が信号の過渡時間の計算２１５を行い、信号の立ち上がる際、及び立ち下がる際の過渡時間（信号変化の過渡時間２１６）を算出する。
本ステップで用いられる手法の一例として、信号周波数２１４から関連する想定負荷容量を計算して、周波数を加味して求められた負荷有り遅延情報と、負荷無し遅延情報として処理することができる。ここで、負荷無し遅延情報と負荷有り遅延情報とは、図１８に示す第７の実施形態で説明したものと同様である。
また、信号周波数２１４の情報としては、シミュレーション結果やテストパターンを入力として抽出されたものの他、検査装置の外部にあらかじめ保持された周波数情報を用いることができる。これらの周波数情報は、過渡時間算出手段に供給され、過渡時間算出手段が信号変化過渡時間２１６を算出する。
信号変化の過渡時間２１６を決定すれば、それ以降は図１９に示す第７の実施形態と同様に、信号変化の過渡時間２１６を考慮して期待値照合時間を抽出したり、もともと期待値照合時間が設定されている場合、期待値そのものが正しく検証されるか否かの期待値検証を行なう。
このように、信号周波数に応じて信号変化の過渡時間を算出することにより、将来的にＬＳＩの動作がより高速化した場合にも、実際の検査装置から出力される波形に基づいてより高精度な検証を行なうことができる。すなわち、上述の方法によれば、安定したストローブを決定し、さらにテストパターンを作成することが可能になり、テストパターンの精度向上と作成工数の削減が可能になる。
なお、本実施形態の半導体集積回路の検証方法において、上述のように、シミュレーション結果２１１から適切なテストパターン２１２を作成せずに、シミュレーション結果を信号周波数抽出手段２１３に直接入力しても信号変化過渡時間を求めることは可能である。
（第９の実施形態）
図２２は、本発明の第９の実施形態に係る半導体集積回路の検証方法に用いる各種条件と遅延時間と含むデータベースを示す図である。図２３は、本実施形態の半導体集積回路の検証方法を示すフローチャート図である。
信号変化時に信号が安定しない原因として、検査装置の負荷容量により生じる信号変化過渡時間の他にも、検査時の検査装置に関係する配線のインピーダンス不整合や反射による場合がある。
実際のＬＳＩの検査においては、様々な要因によって信号レベルが不安定になる信号不安定区間が変わってくる。例えば、信号レベルを不安定にする要因（上記信号変化過渡時間に影響する条件）としては、使用する検査装置やボード、ソケット、配線等の検査治具によるもの、電源電圧、使用セルタイプ等のＬＳＩのスペック、さらに周波数等の動作条件等がある。
本実施形態の検証方法は、こうした種々のパラメータに応じた信号不安定時間を計算もしくは実測してデータベース化しておき、検証を行う際に、検査時に想定されるパラメータの具体的な値からデータベースを検索して、信号不安定時間（信号変化過渡時間）を決定する手法を含むものである。
図２２に示すデータベースは、例えば、検査治具、ＬＳＩのスペック、動作条件などと過渡時間とを含んでいる。例えば一行目のデータは、ＬＳＩからの信号がＨレベルからＬレベルに変化する際の信号変化過渡時間が０．５ｎｓであることを示している。このように、本実施形態で用いられるデータベースは、各パラメータを様々に組み合わせた場合の過渡時間のデータを含んでいる。
次に、このデータベースを用いた場合の検証フローを説明する。
図２３に示すように、まず、テストサイクルにおける信号の変化時間２３１を準備する。
次に、テストサイクルにおける信号の変化時間２３１に対して、信号変化過渡時間データベース２３３から抽出した信号変化過渡時間の追加２３２を行なう。これにより、過渡時間込みのテストサイクルにおける信号の変化時間２３４を生成する。
次いで、動作期待値２３５と過渡時間込みのテストサイクルにおける信号の変化時間２３４とを用いて期待値照合時間の抽出、または期待値検証２３６を行なう。
このように、検査時の信号が不安定な時間に、過渡時間に影響を与える条件をデータベースに追加し、これに対応する過渡時間を反映することにより、ＬＳＩがより高速で動作する場合でも安定して検証が行えるようになる。すなわち、本実施形態の半導体集積回路の検証方法によれば、実際の検査装置から出力される波形に基づいたより高精度な検証を行なうことができ、結果的に安定したストローブを決定することができるようになる。さらに、テストパターンを作成することが可能になり、テストパターンの精度向上と作成工数の削減とを実現することができる。
（第１０の実施形態）
図２４は、トライステートの出力バッファから信号が出力される回路の一例を示す図であり、図２５は、図２４に示す回路からの出力信号を示すタイミングチャート図である。また、図２６は、本発明の第１０の実施形態に係る半導体集積回路の検証方法を示すフローチャート図である。
図２４に示すようなトライステートの出力バッファから信号が出力される場合、Ｃ→ＯＵＴのパスとＡ→ＯＵＴのパスとの２通りのパス（信号伝達経路）がある。
図２５に示す回路からの出力波形の具体例を参照すると、Ｚに絡む例えば（３）のＨ→Ｚの変化はＣ→ＯＵＴのパスによる。それ以外の例えば（１）のＨ→Ｌの変化はＡ→ＯＵＴのパスによる。このように、信号が互いに異なるパスを通る場合、それぞれの信号の遅延時間は異なるため、確実に期待値照合を行なうためには、それぞれのパスを通る信号について変化のサイクルに応じた期待値照合時間を細かく設定すればよい。
しかしながら、検査装置によってはタイミングを設定する際の設定値の数に制限がある場合がある。そのため、期待値照合時間をまとめられるものはなるべくまとめた方がよい。仮に検査装置の制限内であっても、タイミング設定が多いと検査装置でのタイミング設定に時間がかかり、検査が迅速に行えなくなることも考えられる。従って、信号がいずれのパスを通る場合にも共通して期待値比較を行える期待値照合時間を設定することが最も好ましい。このように、各経路を通る信号についての期待値照合時間は基本的に一値にまとめることが好ましいが、昨今の微細化されたＬＳＩでは、一値にまとめることが困難で、まとめようとすると期待値照合（期待値比較）を見送る（つまり期待値マスクが発生する）場合が出てくることがある。
しかし、回路動作を検証するために重要なサイクルでは、期待値をマスクすると結果的に不良を発生する等の課題が出てくる。この場合、検査装置の制限に合わせて期待値比較を行なうタイミングの設定をグループ分けする必要がある。特に、図２４に示すような出力バッファの場合、Ｃ→ＯＵＴのパスを通る信号とＡ→ＯＵＴのパスを通る信号とは遅延傾向が大きく異なる場合があるため、それぞれの条件で分けた方が最終的にマスク箇所を少なくでき、安定に期待値比較を行える期待値照合時間を抽出しやすくなる。
本実施形態の半導体集積回路の検証方法は、期待値信号別（信号経路別）に期待値照合時間をグループ分けする手法である。以下、この手法について説明する。
図２４の例では、まず、図２５の中でＺの変化である区間（３）、（４）、（６）とそれ以外の区間（１）、（２）、（５）とを分ける。ここで、グループ分けの方法としては、信号値による分け方の他に、タイミング検証結果後に遅延が近いものをまとめてもよい。
次に、図２６に示すように、期待値照合時間を抽出するか、もともと期待値照合時間が設定されている場合、期待値そのものが正しく検証されるか否かの期待値検証を行なう（期待値照合時間の抽出または期待値検証２６３）。なお、本ステップの前に、テストサイクルにおける信号の変化時間２６１及び動作期待値２６２を検証ツールに入力しておく。
このように本手法を用いることにより、検査装置の機能を効率よく使い、検査時間を短くすることができる。それと共に、故障検出率を落とすことの無い高精度な検査を行うためのテストパターンの検証、テストパターン作成と、テストパターンの作成工数削減とを可能にすることができる。
なお、図２４では、信号パスが２通りの場合を示したが、３通り以上あっても同様にグループ分けを行なって期待値照合時間を抽出したり期待値の検証を行うことができる。
（第１１の実施形態）
図２７は、本発明の第１１の実施形態に係る半導体集積回路の検証方法を説明するためのタイミングチャート図であり、図２８は、本実施形態に係る半導体集積回路の検証方法を示すフローチャート図である。
ＬＳＩは、システムクロック（基本クロック）信号以外に非同期のクロック信号を含む複数のクロック信号で動作する場合がある。この場合、回路の動作検証はサイクルベースで行われることになり、非同期クロック信号に同期して出力される信号を、システムクロックをベースとする信号に置き換えて処理することになる。本実施形態の検証方法は、非同期端子からの出力信号を基本クロック基準に置き換えて検証を行なう手法を含むものである。以下、この検証方法を説明する。
図２７に示すＯＵＴ１端子からの信号は、システムクロック信号ＣＫＩＮにより動作して出力される。一方、ＯＵＴ２端子からの信号は、システムクロック信号ＣＫＩＮとは非同期のクロック信号ＣＫにより動作して出力される。
この場合、システムクロック信号ＣＫＩＮを基準サイクルとして置き換えた信号を用いて検査を行なう。例えば、ＯＵＴ２端子からの出力がＬレベルからＨレベルに立ち上がる際の最大電圧値に達する時刻は、本来非同期のクロック信号ＣＫに同期しており、Ｕｍａｘ１となる。本実施形態の検証方法において、Ｕｍａｘ１をシステムクロック信号ＣＫＩＮベースに置き換えてＵｍａｘ２とする。置き換え方の例として、システムクロック信号ＣＫＩＮとクロック信号ＣＫの周期が同じでタイミングが異なる場合には、両信号の立ち上がり時刻の差もしくは立ち下がり時刻の差だけＵｍａｘ１をずらしてＵｍａｘ２とする。両クロック信号の周期が異なる場合には、クロック信号ＣＫの周期をシステムクロック信号に合わせて補正するなどすることで、Ｕｍａｘ２を求める。
また、ＯＵＴ２端子からの出力がＨレベルからＬレベルに立ち下がる際には、Ｕｍａｘ１の場合と同様に、Ｄｍａｘ１をＤｍａｘ２に置き換える。このように非同期のクロック信号ＣＫではなく、システムクロック信号をベースとして置き換えた場合のタイミングに基づいて期待値照合時間と期待値を検証する。なお、ここではｏｕｔ１端子、ＯＵＴ２端子からの出力信号の遅延が最大となる場合の信号のみ示しているが、第２の実施形態で説明したように、遅延が最小となる場合も考慮に入れて期待値照合時間を設定してもよい。
次に、本実施形態の検証方法の具体的な流れを説明する。
まず、図２８に示すように、システムクロック信号と同期しない端子からの出力の遅延情報、すなわち非同期情報２８１を用いて非同期のクロック信号に同期する端子からの出力をシステムクロック信号ベースに置き換える（ステップ２８２）。ここでは、上述の手法により置き換えを行なう。なお、この処理は専用の検証ツールなどの置き換え手段により実行される。
続いて、置き換えた信号を用いて、テストサイクルにおける信号の変化時間２８３を抽出する。
次に、テストサイクルにおける信号の変化時間２８３と動作期待値２８４とを検証ツールなどに入力し、期待値照合時間の抽出または期待値検証２８５を行なう。本ステップでは、期待照合証時間を設定するか、期待値照合時間があらかじめ設定されている場合には、期待値が正しく設定されているか否かの検証を行なう。
また、本ステップでは、ＯＵＴ１端子の出力とＯＵＴ２端子の出力とを別個に考えてそれぞれで期待値照合時間を設定してもよいし、図２７に示すように、ＯＵＴ１端子の出力とＯＵＴ２端子の出力とで同一の期待値照合時間を設定できる場合には、サイクルあたり１つの期待値照合時間を設定してもよい。期待値検証時間をまとめる方が、検証時間を短縮できるので、より好ましい。
このように、本実施形態の検証方法を用いれば、システムクロック信号（基本クロック信号）に依存した端子からの信号だけでなく、非同期クロック信号に依存する端子からの信号も同時に検証することができ、適用範囲が広がることになる。
（第１２の実施形態）
図２９は、検証対象となる集積回路の一例を概略的に示す図であり、図３０は、図２９に示す回路からの出力信号の波形を示すタイミングチャート図である。また、図３１は、本発明の第１２の実施形態に係る半導体集積回路の検証方法を示すフローチャート図である。
図２９に例示するように、システムクロック信号によって動作する回路は、いくつかの最終段のフリップフロップから論理ゲートを通って外部端子に信号が出力される。そのため、信号が経由するフリップフロップやパスによって適切な期待値照合時間が変化する場合がある。
図２９に示す回路では、ＯＵＴ端子に信号が出力される時のサイクルにおける遅延は、信号がパスＡ〜Ｅのどのパスを通るかによって変わってくる。サイクルによって違うパスを通る場合も出てくるが、サイクルごとにいずれか一つのパスでの遅延が反映されることになる。一つの論理シミュレーションにおいて、各サイクルで信号が通るパスは、ダイナミックシミュレーション（ダイナミック検証）を行なって信号変化時間をチェックすることにより確認できる。
図３０に示す例では、ダイナミック検証の結果により、ＬレベルからＨレベルへの立ち上がりに関しては２種類のパス（パスＡ、パスＣ）、ＨレベルからＬレベルへの立ち下りに関しては１種類のパス（パスＡ）によって信号が出力されることが確認できる。パスごとの遅延時間が分かるので、信号が通るパスは、各サイクルにおける信号変化の遅延時間から判断できる。
次に、図３１を用いて本実施形態におけるパスの抽出方法の具体的な流れを説明する。
まず、ダイナミック検証３１１を行なって、シミュレーション結果３１２を得る。本ステップでは、ＭＡＸ遅延やＭＩＮ遅延、あるいは検査装置内の容量による遅延を加味した条件など、いずれか１つのモードでのシミュレーションを行えばよい。
次に、シミュレーション結果３１２を用いてパスチェック３１３を行なう。本ステップでは、検証ツールがシミュレーション結果３１２から信号変化の遅延時間をチェックし、例えば、信号の変化点ごとに信号パスを抽出する。ここで、チェックの結果としてパス結果３１４を出力する場合もある。
図３２は、本実施形態の検証方法におけるパスチェックの結果を示す図である。同図には、出力端子、サイクル番号、信号変化、及び遅延時間などが含まれており、どのサイクルでどれだけの遅延をもって信号がどう変化したかが示されている。同図に示す遅延時間は、サイクルのスタート時が分かればダイナミック検証からも求めることができる。
本実施形態では、このようなパス結果を用いて、期待値照合時間の設定や期待値検証などを行なう。
上述のパス結果は、ファイルとして出力してもよい。希望しない信号変化が発生している場合、このファイルを使ってそのサイクルを期待値照合しないようにマスク処理を行なってもよい。
以上のように、本実施形態の検証方法によれば、検証対象となる回路に複数のパスが存在する場合にも、少なくとも１回のダイナミック検証を行なうだけでパスチェックを行なうので、何度もダイナミック検証を行なう場合に比べて回路の検証時間を短縮することができる。また、パスチェックの結果、期待しない不要なパスによる出力を見極め、期待値照合の対象から外す等の処理を行うことが可能になる。その結果として、安定した検査が行えるテストパターンを作成することが可能になり、検査精度を向上させることが可能になる。
（第１３の実施形態）
図３３は、本発明の第１３の実施形態に係る半導体集積回路の検証方法におけるパスチェックの結果を示す図であり、図３４は、本実施形態に係る半導体集積回路の検証方法を示すフローチャート図である。
静的タイミング解析を用いることにより、ターゲットとする回路の経路（パス）における信号遅延を算出することができる。例えば、図３０に示す出力信号について静的タイミング解析を行ない、図３３に示すような結果を算出することができる。この例では、Ｌレベル→Ｈレベルへの立ち上がりに関して、５つのパスを経由する場合があり、それぞれの立ち上がり箇所には遅延時間が存在する。仮に図３２に示すダイナミック検証によるパス結果と合わせてチェックすると、シミュレーションの１サイクル目はパスＡ、３サイクル目はパスＡ、６サイクル目はパスＣ、７サイクル目はパスＡを通って信号が出力されていることが分かる。このように、本実施形態の検証方法は、静的タイミング解析とダイナミック検証結果を用いて、シミュレーション時に有効となっているパスを特定する手法を含むものである。
次に、図３４を用いて本実施形態における有効パスの抽出方法の具体的な流れを説明する。
まず、ダイナミック検証３４１を行なって、シミュレーション結果３４２を得る。
次に、シミュレーション結果３４２を用いてパスチェック３４３を行なう。ダイナミック検証は非常に時間のかかる処理であり、本手法の場合、パス抽出を行なう情報として使うため、最低１モードのシミュレーションの結果があればよい。
一方で、ダイナミック検証と同一モードでの静的タイミング解析３４４を行ない、図３３に示すようなパス情報と各パスのテストサイクルにおける信号の変化時間３４５を出力する。
次いで、パス情報と各パスのテストサイクルにおける信号の変化時間３４５とパスチェック３４３の結果（パス結果３４７）とを用いて、有効パスの抽出３４６を行なう。ここで、有効パスと抽出する手段は、専用のツールなどであり、パス結果３４７は、有効パス抽出手段に含まれても含まれなくてもよい。
このように、サイクルごとの有効パスを特定し、これをもとにして期待値照合時間の設定、または期待値検証を行うことにより、最終的にばらつきに耐えうる安定したストローブを決定し、安定したテストパターンを作成することが可能になる。また、上述の検証方法によれば、処理時間のかかるダイナミック検証を複数のモードで流す必要がなくなる。そのため、ダイナミック検証を用いた従来の検証方法に比べてより迅速に複数のパスを有する回路の動作検証を行なうことが可能となる。
なお、上述の方法において、スキャンテストのように対象となる出力端子が限定されている場合は、それ以外の端子は検証の対象から外した方が処理時間の短縮になる。この場合、テスト対象とならない端子は、ダイナミックなシミュレーション及び静的タイミング解析の対象から外して処理され、最終的に有効パスが抽出される。
−第１３の実施形態に係る半導体集積回路の検証方法の変形例−
図３５は、検証対象となる集積回路の、ＭＩＮ遅延条件及びＭＡＸ遅延条件における出力信号を示すタイミングチャート図である。また、図３６は、第１３の実施形態に係る検証方法の一変形例を示すフローチャート図である。
図３６に示すように、本変形例に係る半導体集積回路の検証方法においては、ダイナミック検証３４１及び静的タイミング解析３４４をそれぞれ複数モードにて行ない、それぞれのモードについて有効パスの抽出３４６を行なう。そして、各モードでのサイクルごとの有効パスを比較する。
図３５に示す例では、ＭＩＮ遅延条件とＭＡＸ遅延条件で有効パスを抽出しているが、１サイクル目で使われるパスがＭＩＮ遅延条件とＭＡＸ遅延条件とで異なっている。このように、同一サイクルで互いに異なるパスが抽出された場合、回路動作の異常が想定されることになる。
そこで、本実施形態の検証方法において、有効パスの抽出手段は２つ以上のモード間の有効パスを比較し、回路動作のチェックを行なう機能を有している。また、有効パスの抽出手段を含む検証ツールは、同一サイクルで有効パスが異なる箇所が検出された場合に、自動的にマスクして期待値比較を行わないようにする機能を有していてもよい。
これにより、単一モードでのシミュレーション結果及びタイミング解析結果を用いる第１３の実施形態の方法に比べて、より故障検出の精度を向上させることができる。ただし、ダイナミック検証を複数回行なうことによって検証時間が長くなるので、必要に応じて第１３の実施形態に係る検証方法と本変形例に係る検証方法とを使い分ければよい。
（第１４の実施形態）
図３７は、図２９に示す回路からの出力信号の変化時において、無負荷の場合と負荷がある場合での遅延時間などを示す図であり、図３８（ａ）〜（ｃ）は、本発明の第１４の実施形態に係る半導体集積回路の検証方法及びテストパターンの作成方法を示す図である。
ＬＳＩは、様々な負荷容量に応じて動作する必要がある。例えば、設計の上流段階では無負荷での論理動作、ＬＳＩが使用されるセットの負荷容量での動作を行なう必要があり、検査装置でのテストを行なう場合には、検査装置内の負荷容量が存在する状態で動作する必要がある。検査装置内の負荷容量は、機種によっても異なり、検査装置を変更する場合は、その検査装置に応じた負荷容量での動作を考える必要がある。さらに、ＬＳＩの動作がばらついた場合を想定して、それぞれ複数モード（例えばＭＩＮとＭＡＸ）で確実に動作する必要がある。
従来、これらの動作を保証するためには、それぞれの負荷容量に応じて複数のモードでダイナミック検証を行なう必要があった。
これに対し、本実施形態の半導体集積回路の検証方法は、時間のかかるダイナミック検証を実際に行なうことなく、擬似的にダイナミック検証の結果を出力しようとするものである。
図２９に示す回路における、あるモードでのダイナミックな信号変化が図３０のようになった場合を考える。すなわち、解析対象が第１３の実施形態と同じ回路であって、有効パスの特定結果では、１サイクル目は信号経路がパスＡでＬレベル→Ｈレベルへ変化し、３サイクル目は信号経路がパスＡでＨレベル→Ｌレベルへ変化し、６サイクル目は信号経路がパスＣでＨレベル→Ｌレベルへ変化する場合である。
まず、図３８（ａ）に示すように、静的タイミング解析３６１を行なって、想定される負荷容量に応じた各パスにおける信号の変化時間を、複数モードにて生成する。これにより、信号変化時間３６２の一覧を得る。図３７に示す信号変化時間の一覧の具体例では、パスＡ、Ｃで信号がＬ→Ｈ、Ｈ→Ｌ等に変化する際の、無負荷、ＬＳＩが組み込まれるセットの負荷容量、検査装置（テスター）Ａの負荷容量、検査装置Ｂの負荷容量、のそれぞれの負荷条件でＭＩＮ遅延、ＭＡＸ遅延の場合の信号変化を示している。それぞれの遅延値は、ある基準の負荷容量を０とした場合の差分で表現してもよい。
次に、図３８（ｂ）に示すように、これらの信号変化時間３６２と第１３の実施形態の方法で生成された有効パスの特定結果３６４とに基づき、擬似シミュレーション結果計算手段３６６が、各負荷容量、また、各モードでのダイナミック検証結果として扱える擬似シミュレーション結果３６７を擬似的に出力する。本ステップでは、少なくとも１モードでのダイナミック検証結果があれば、複数モードでの擬似シミュレーション結果を出力することができる。擬似シミュレーション結果計算手段３６６は、例えば検証ツールなどのソフトウェアであり、検査装置に組み込まれていてもよいし、外部の装置に組み込まれていてもよい。
次に、図３８（ｃ）に示すように、これらの複数の擬似シミュレーション結果３６７を用いてテストパターン検証手段３７０がテストパターン検証を行なって、それぞれの負荷容量や複数のモードで安定して動作するテストパターン３７１を抽出することも可能である。なお、期待値照合時間を抽出したい場合には入力信号は不要であり、擬似シミュレーション結果３６７から入力信号を省いて生成するとデータサイズを大幅に削減することができる。
以上のように、本手法を用いることにより、少なくとも１つのモードでのダイナミック検証さえ行えば、他のモードあるいは負荷容量条件でのダイナミック検証結果を擬似的に算出することが可能となる。特に、本手法によれば、ダイナミック検証を多数回行なう必要がなくなるため、従来よりも短時間にダイナミック検証相当の結果を出力することが可能になる。また、様々な負荷容量に応じた期待値照合時間の抽出や、期待値検証を短時間に行なうことが可能になる。
（第１５の実施形態）
図３９は、検証の対象となる回路からの出力信号の一例を示すタイミングチャート図であり、図４０は、本発明の第１５の実施形態に係る半導体集積回路の動作チェック方法を示すフローチャート図である。また、図４１は、本実施形態の半導体集積回路の検証方法を示すフローチャート図である。
通常、回路を動作させた場合の基本期待値は決まっており、これと同様に信号変化の遷移も確定されている。
出力信号が、図３９に示すような信号遷移をする回路を例にとって以下説明する。この例において出力信号は、全体としてＬ→Ｈ→Ｌ→Ｈ→Ｌ→Ｈ→Ｌ→Ｈと遷移している。そのため、もし比較対象の信号がＬ→Ｈ→Ｌ→Ｚなどと遷移していれば、回路としては正しく動作していないと判断できる。一方、個別のサイクルで見ると、３サイクル目では信号はＨ→Ｌに遷移している。３サイクル目でＨレベル、Ｌレベルの信号が存在しければＨ→Ｌの遷移はあり得ないので、この場合も回路が正しく動作していないと判断できる。また、全サイクルを通して元々のＨ→Ｌの遷移が無ければ正しくない。逆にＬ→Ｈの遷移が想定されないサイクルでＬ→Ｈの遷移があっても回路動作は正しくない。このように、第１５の実施形態は、信号の遷移を見て回路が正しく動作しているかどうかを判断する手法に関するものである。
図４０及び図４１を参照して、本実施形態の半導体集積回路の検証方法の具体的な手順を説明する。
まず、検証対象となる集積回路について、ダイナミック検証３８１を行ない、シミュレーション結果３８２を得る。
次いで、シミュレーション結果３８２と別途準備された動作期待値３８３とを用いて、信号遷移による動作チェックを行なう。本ステップは、例えば第１、第２の実施形態などで用いられる検証ツール、あるいは専用のツールをにより行われる。信号レベルの遷移だけをチェックしたい場合にはここで終了してもよいが、集積回路の動作検証を行なう場合には、次のステップに進む。
次に、図４１に示すように、有効パス抽出手段により有効パスの抽出３９５を行なう。本ステップでは、例えば第１３の実施形態で説明した方法によりサイクルごとの有効パスを特定する。
次いで、信号遷移による動作チェックの結果と有効パスの抽出結果とを用いて期待値照合時間の抽出または期待値検証３９６を行なう。有効パスの抽出３９５を本ステップの前処理として行なうことで、期待値照合時間の抽出や期待値検証に使用するシミュレーション結果３８２や動作期待値３８３等のデータが、回路動作が正しい場合の正しいデータかどうかを事前にチェックすることが可能になる。
本実施形態の検証方法において、単純に信号の遷移だけをチェックの条件とした場合、検証結果から作成したテストパターンを用いて、サイクルに依存しない動作だけのチェックを行うことが可能になる。この場合、仮に従来の検査方法でＬＳＩの動作が正常に見える場合でも、サイクルベースに検査したために不良となるケースを検証することが可能になる。
また、上述の説明では、ベースとなる動作期待値と対象となるモードでのシミュレーション結果を用いる例を挙げたが、例えばＭＩＮ条件とＭＡＸ条件など複数モードでのシミュレーション結果を入力とした場合にも本実施形態の検証方法は適用可能である。これにより、より正確な回路検証が行えるようになる。
（第１６の実施形態）
図４２は、本発明の第１６の実施形態に係る半導体集積回路の動作チェック方法を示すフローチャート図であり、図４３は、本実施形態に係る半導体集積回路の検証方法を示すフローチャート図である。
第１５の実施形態で説明した図３７に示す例において、信号は、全体としてＬ→Ｈ→Ｌ→Ｈ→Ｌ→Ｈ→Ｌ→Ｈと遷移しており、全部で７回遷移している。もし、比較対象の信号が図３７に示す区間内で７回以外の数の遷移をしていれば、検証対象の回路は、正常に動作していないと判断できる。一方、立ち上がり及び立ち下がりの回数を見ると、Ｌ→Ｈの遷移は４回、Ｈ→Ｌの遷移は３回発生している。仮にＬ→Ｈの遷移が４回以外の数であれば、正しく動作していないと判断できる。さらに、サイクル内での信号遷移を見てみると１サイクル目はＬ→Ｈの遷移が１回であるが、仮に１回でない場合は正しく動作していないと判断できる。このように本実施形態の動作チェック方法及び半導体集積回路の検証方法では、信号の遷移数を見て回路が正しく動作しているかどうかを判断する。
図４２、図４３を用いて本実施形態の半導体集積回路の検証方法の具体的な手順を説明する。
まず、検証対象となる集積回路についてダイナミック検証４０１を行ない、シミュレーション結果４０２を得る。
次いで、シミュレーション結果４０２と別途準備された動作期待値４０３とを用いて、信号遷移による動作チェックを行なう。本ステップでは、上述のように信号の遷移数をモニターすることで集積回路が正常か否かを判断する。信号レベルの遷移数だけをチェックしたい場合にはここで終了してもよいが、集積回路の動作検証を行なう場合には、次のステップに進む。
次に、図４３に示すように、有効パス抽出手段により有効パスの抽出４１５を行なう。本ステップでは、例えば第１３の実施形態で説明した方法によりサイクルごとの有効パスを特定する。
次いで、信号遷移による動作チェックの結果と有効パスの抽出結果とを用いて期待値照合時間の抽出または期待値検証４１６を行なう。有効パスの抽出４１５を本ステップの前処理として行なうことで、期待値照合時間の抽出や期待値検証に使用するデータが、回路動作が正しい場合の正しいデータかどうかを事前に迅速にチェックすることが可能になる。
本実施形態の半導体集積回路の検証方法によれば、従来の検査では検出できないタイプの故障を検出するためのテストパターンを効率よく作成することが可能になる。また、期待値照合時間の抽出や期待値検証を併せて行なうことにより、検証時間を大幅に延長することなく、回路動作の検証を行えるようになる。
また、上述の説明では、ベースとなる動作期待値と対象となるモードでのシミュレーション結果を用いる例を挙げたが、例えばＭＩＮ条件とＭＡＸ条件など複数モードでのシミュレーション結果を入力とした場合にも本実施形態の検証方法は適用可能である。
（第１７の実施形態）
図４４、図４５は、本発明の第１７の実施形態に係るテストパターンの加工方法を示すフローチャート図である。
これまでに説明した各実施形態に係る半導体集積回路の検証方法では、テストサイクルにおける信号の変化時間と動作期待値を用いて期待値照合時間を抽出したり、もともと期待値照合時間が設定されている場合には、期待値そのものが正しく検証されるか否かの期待値検証を行なっていた。
これに対し、本実施形態では、図４４、図４５に示すように、タイミング検証により得られる、テストサイクルにおける信号の変化時間４２１と、ベースとなるテストパターンの動作期待値４２２とを用いて、ベースとなるテストパターンの加工４２３を行ない、加工テストパターン４２４を作成する方法について説明する。
以下、図４４、図４５を用いて、本実施形態に係るテストパターンの作成方法の具体的な手順について説明する。
まず、テストサイクルにおける信号の変化時間４２１を準備する。テストサイクルにおける信号の変化時間４２１は、図４５に示すようにＳＴＡ等の検証ツールで抽出する場合もあるし、実際のデバイスで検査装置を使って抽出する場合等もある。ＳＴＡを使う場合には、ダイナミックな検証を行なう必要がないので、より迅速に処理を行なうことが可能になる。
次に、テストサイクルにおける信号の変化時間４２１を用いてテストパターンの加工４２３を
行ない、加工テストパターン４２４を生成する。ここでは、期待値照合を行なうことができないサイクルをマスクしたり、サイクルごとの期待値照合時間のタイミングをずらすことなどを行なう。
このように、本実施形態の方法を用いることにより、安定したストローブを有するテストパターンを作成し、テストパターンの精度向上を図ることができると共に、テストパターンの作成工数を削減することが可能になり、最終的には従来よりも正確且つ高精度な回路検査を行うことが可能になる。
以上説明したように、本発明の半導体集積回路の検証方法及びテストパターン作成方法は、ＬＳＩの検査に利用され、例えば半導体集積回路の開発及び製造などに有用である。
論理検証の波形結果の一例を示す図である。 論理検証の波形結果の別の一例を示す図である。 は、本発明の第１の実施形態に係る半導体集積回路の検証方法を示すフローチャート図である。 は、第１の実施形態に係る半導体集積回路の検証方法において、検証ツールを用いて信号の変化時間を抽出する例を示すフローチャート図である 本発明の第２の実施形態に係る半導体集積回路の検証方法を示すフローチャート図である。 本発明の第３の実施形態に係る半導体集積回路の検証方法を説明するためのフローチャート図である。 第３の実施形態に係るＮＣＣの無い場合の入力クロック、出力信号の動作期待値、ＭＩＮ遅延条件及びＭＡＸ遅延条件下での出力信号の具体例を示すタイミングチャート図である。 第３の実施形態に係るＮＣＣの有る場合の入力クロック、出力信号の動作期待値、ＭＩＮ遅延条件及びＭＡＸ遅延条件下での出力信号の具体例を示すタイミングチャート図である。 第３の実施形態に係る安定期待値照合時間が無い場合の入力クロック、出力信号の動作期待値、ＭＩＮ遅延条件及びＭＡＸ遅延条件下での出力信号の具体例を示すタイミングチャート図である。 本発明の第４の実施形態に係る半導体集積回路の検証方法を説明するためのフローチャート図である。 本発明の第４の実施形態における、ＭＡＸ遅延条件での出力信号と検査装置の制限とを示すタイミングチャートである。 本発明の第５の実施形態に係るテストパターンの作成方法を説明するためのフローチャート図である。 本発明の第５の実施形態における入力クロック、出力信号の動作期待値、ＭＩＮ遅延条件及びＭＡＸ遅延条件下での出力信号の具体例を示すタイミングチャート図である。 検査装置からの出力波形を示すタイミングチャート図である。 本発明の第６の実施形態に係る半導体集積回路の検証方法を説明するためのフローチャート図である。 本発明の第６の実施形態における入力クロック、出力信号の動作期待値、ＭＩＮ遅延条件及びＭＡＸ遅延条件下での出力信号の具体例を示すタイミングチャート図である。 検査装置から出力される検査信号の波形の一例を示すタイミングチャート図である。 本発明の第７の実施形態に係る半導体集積回路の検証方法のうち、信号変化の過渡時間を算出するステップまでを示すフローチャート図である。 第７の実施形態に係る半導体集積回路の検証方法のうち、期待値照合時間の抽出または期待値の検証を行なうステップまでを示すフローチャート図である。 ダイナミック検証を利用する場合の第７の実施形態に係る半導体集積回路の検証方法の変形例を示すフローチャート図である。 本発明の第８の実施形態に係る半導体集積回路の検証方法を示すフローチャート図である。 本発明の第９の実施形態に係る半導体集積回路の検証方法に用いる各種条件と遅延時間とを含むデータベースを示す図である。 第９の実施形態に係る半導体集積回路の検証方法を示すフローチャート図である。 トライステートの出力バッファから信号が出力される回路の一例を示す図である。 図２４に示す回路からの出力信号を示すタイミングチャート図である。 本発明の第１０の実施形態に係る半導体集積回路の検証方法を示すフローチャート図である。 本発明の第１１の実施形態に係る半導体集積回路の検証方法を説明するためのタイミングチャート図である。 第１１の実施形態に係る半導体集積回路の検証方法を示すフローチャート図である。 検証対象となる集積回路の一例を概略的に示す図である。 図２９に示す回路からの出力信号の波形を示すタイミングチャート図である。 本発明の第１２の実施形態に係る半導体集積回路の検証方法を示すフローチャート図である。 第１２の実施形態に係る検証方法におけるパスチェックの結果を示す図である。 本発明の第１３の実施形態に係る半導体集積回路の検証方法におけるパスチェックの結果を示す図である。 第１３の実施形態に係る半導体集積回路の検証方法を示すフローチャート図である。 検証対象となる集積回路の、ＭＩＮ遅延条件及びＭＡＸ遅延条件における出力信号を示すタイミングチャート図である。 第１３の実施形態に係る検証方法の一変形例を示すフローチャート図である。 図２９に示す回路からの出力信号の変化時において、無負荷の場合と負荷がある場合での遅延時間を示す図である。 （ａ）〜（ｃ）は、本発明の第１４の実施形態に係る半導体集積回路の検証方法及びテストパターンの作成方法を示す図である。 検証の対象となる回路からの出力信号の一例を示すタイミングチャート図である。 本発明の第１５の実施形態に係る半導体集積回路の動作チェック方法を示すフローチャート図である。 第１５の実施形態に係る半導体集積回路の検証方法を示すフローチャート図である。 本発明の第１６の実施形態に係る半導体集積回路の動作チェック方法を示すフローチャート図である。 第１６の実施形態に係る半導体集積回路の検証方法を示すフローチャート図である。 本発明の第１７の実施形態に係るテストパターンの加工方法を示すフローチャート図である。 静的タイミング解析を用いる場合の本発明の第１７の実施形態に係るテストパターンの加工方法を示すフローチャート図である。 従来の一般的な半導体集積回路の検証方法で用いられる通常ライブラリを示す図である。 第１の従来例に係る半導体集積回路の検証方法で用いられる通常ライブラリを示す図である。 第１の従来例に係る半導体集積回路の検証方法を説明するためのタイミングチャート図である。 第２の従来例に係るテストパターンの作成方法を概略的に示すフローチャート図である。
符号の説明
３１，５３，６３，１０３，１２２，１５４，１９６，２３５，２６２ 動作期待値
２８４，３８３，４０３，４２２ 動作期待値
３２，１２１，１５１，１９１，２３１ テストサイクルにおける信号の変化時間
２６１，２８３，３４５ テストサイクルにおける信号の変化時間
３３ 期待値照合時間の抽出
４３ 検証結果ファイル
５１ ＭＩＮ遅延条件における出力信号の変化時間
５２ ＭＡＸ遅延条件における出力信号の変化時間
５４，６４，１０４，１２３，１５５ 期待値照合時間の抽出または期待値検証
１９７，２３６，２６３，２８５，３９６ 期待値照合時間の抽出または期待値検証
４１６ 期待値照合時間の抽出または期待値検証
６１ ＭＩＮ遅延条件での信号状態
６２ ＭＡＸ遅延条件での信号状態
１０１，４２１ テストサイクルにおける信号の変化時間
１０２ 検査装置の制限
１２４ 安定期待値照合不可情報
１２５，２１２，３７１ テストパターン
１２６，４２３ テストパターンの加工
１２７，４２４ 加工テストパターン
１５２，１９２ 信号変化の過渡時間の追加
１５３，１９３，２３４ 過渡時間込みのテストサイクルにおける信号の変化時間
１８１ 負荷無し遅延情報
１８２ 負荷有り遅延情報
１８３ ライブラリ
１８４，２０３ 信号変化の過渡時間の算出
１８５，２０４，２１６ 信号変化の過渡時間
２０１ ダイナミック検証結果
２０５ 過渡時間追加後の検証結果
２１１，３１２，３４２，３８２，４０２ シミュレーション結果
２１３ 信号周波数抽出手段
２１４ 信号周波数
２１５ 過渡時間の計算
２３２ 信号変化過渡時間の追加
２３３ 信号変化過渡時間データベース
２８１ 非同期情報
３１１，３４１，３８１，４０１ ダイナミック検証
３１３，３４３ パスチェック
３１４，３４７ パス結果
３４４，３６１ 静的タイミング解析
３４６，３９５，４１５ 有効パスの抽出
３６２ 信号変化時間
３６４ 有効パスの特定結果
３６６ 擬似シミュレーション結果計算手段
３６７ 擬似シミュレーション結果
３７０ テストパターン検証手段

Claims (46)

  1. 検証対象となる集積回路にテストパターンを入力した場合に、上記テストパターンに応じて出力される信号を用いて動作検証を行なう半導体集積回路の検証方法であって、
    テストサイクルにおける上記信号の変化時間と動作期待値とを用いて、上記信号の値と上記動作期待値との照合を行なうための期待値照合時間の抽出を行なうステップ（ａ）を含んでいる半導体集積回路の検証方法。
  2. 請求項１に記載の半導体集積回路の検証方法において、
    上記テストサイクルにおける上記信号の変化時間は、少なくとも上記集積回路のタイミング検証により得られたものである、半導体集積回路の検証方法。
  3. 請求項２に記載の半導体集積回路の検証方法において、
    上記テストサイクルにおける上記信号の変化時間は、上記信号の立ち上がり時間または立ち下がり時間がばらつく区間である信号変化可能性区間を含んでおり、
    上記ステップ（ａ）では、上記期待値照合時間を上記信号変化可能性区間を除く区間に設定する、半導体集積回路の検証方法。
  4. 請求項２または３に記載の半導体集積回路の検証方法において、
    上記ステップ（ａ）の前に、複数の遅延条件で上記タイミング検証を行ない、少なくとも上記信号のテストサイクルにおける変化時間を得るステップ（ｂ）をさらに含んでいる、半導体集積回路の検証方法。
  5. 請求項４に記載の半導体集積回路の検証方法において、
    上記ステップ（ａ）では、少なくとも、上記複数の遅延条件でのそれぞれの信号の値が、共に上記動作期待値と等しくなる区間内に上記期待値照合時間を設定する、半導体集積回路の検証方法。
  6. 請求項４または５に記載の半導体集積回路の検証方法において、
    サイクル内に、上記複数の遅延条件でのそれぞれの信号の値が共に上記動作期待値と一致する期間がない場合は、上記サイクルを期待値照合不可サイクルとして処理するステップ（ｃ）をさらに含む、半導体集積回路の検証方法。
  7. 請求項１〜６のうちいずれか１つに記載の半導体集積回路の検証方法において、
    上記テストパターンは、検査装置から入力され、
    上記ステップ（ａ）での上記期待値照合時間の抽出が、上記検査装置の測定能力の範囲内で行われるか否かを判定するステップ（ｄ）をさらに含んでいる、半導体集積回路の検証方法。
  8. 請求項７に記載の半導体集積回路の検証方法において、
    上記ステップ（ｄ）では、上記信号のサイクルにおける遅延時間が、上記検査装置の遅延期限内にあるか否かを判定する、半導体集積回路の検証方法。
  9. 請求項１〜８のうちいずれか１つに記載の半導体集積回路の検証方法において、
    上記ステップ（ａ）の前に、上記信号が変化するのに要する時間を信号変化過渡時間として取得するステップ（ｅ）と、
    上記ステップ（ｅ）の後で且つ上記ステップ（ａ）の前に、上記テストサイクルにおける上記信号の変化時間に上記信号変化過渡時間を追加するステップ（ｆ）と
    をさらに含み、
    上記ステップ（ａ）における上記期待値照合時間の抽出では、上記信号変化過渡時間が追加された上記テストサイクルにおける上記信号の変化時間が用いられる、半導体集積回路の検証方法。
  10. 請求項９に記載の半導体集積回路の検証方法において、
    上記ステップ（ａ）では、少なくとも上記信号変化過渡時間内に上記期待値照合時間の設定を行わない、半導体集積回路の検証方法。
  11. 請求項９または１０に記載の半導体集積回路の検証方法において、
    上記ステップ（ｅ）では、信号変化の過渡時間算出手段が、少なくとも上記検査装置の負荷容量をパラメータとして用いて上記信号変化過渡時間を算出する、半導体集積回路の検証方法。
  12. 請求項１１に記載の半導体集積回路の検証方法において、
    上記検査装置内に負荷容量が無いと仮定した場合に上記検査装置が受ける上記信号の負荷無し遅延情報を取得するステップ（ｇ）と、
    上記検査装置内に負荷容量がある場合に上記検査装置が受ける上記信号の負荷有り遅延情報を取得するステップ（ｈ）とをさらに含み、
    上記ステップ（ｅ）では、上記信号変化の過渡時間算出手段が、上記負荷無し遅延情報と上記負荷有り遅延情報とを用いて上記信号変化過渡時間を算出する、半導体集積回路の検証方法。
  13. 請求項９〜１２のうちいずれか１つに記載の半導体集積回路の検証方法において、
    上記ステップ（ｅ）では、信号変化の過渡時間算出手段が、少なくとも上記集積回路を伝搬する上記信号の周波数をパラメータとして用いて上記信号変化過渡時間を算出する、半導体集積回路の検証方法。
  14. 請求項１３に記載の半導体集積回路の検証方法において、
    上記ステップ（ｅ）の前に、シミュレーション装置を用いて上記集積回路のシミュレーションを行なうステップ（ｉ）と、
    少なくとも上記シミュレーション結果を用いて、信号周波数抽出手段が上記信号の周波数を抽出するステップ（ｊ）と
    をさらに含み、
    上記ステップ（ｅ）では、上記信号変化の過渡時間算出手段が、上記ステップ（ｊ）で抽出された上記信号の周波数から上記信号変化過渡時間を算出する、半導体集積回路の検証方法。
  15. 請求項９〜１４のうちいずれか１つに記載の半導体集積回路の検証方法において、
    上記信号変化過渡時間に影響する条件と、上記事項が用いられる場合の上記信号変化過渡時間とを保持するデータベースを準備するステップ（ｋ）をさらに含み、
    上記ステップ（ｆ）では、上記テストサイクルにおける上記信号の変化時間に上記データベースから検索された信号変化過渡時間を追加する、半導体集積回路の検証方法。
  16. 請求項１〜１５のうちいずれか１つに記載の半導体集積回路の検証方法において、
    上記ステップ（ａ）での上記期待値照合時間の抽出をグループ分けして行なう、半導体集積回路の検証方法。
  17. 請求項１〜１６のうちいずれか１つに記載の半導体集積回路の検証方法において、
    上記集積回路は、基本クロック信号に応じて上記信号を出力する第１の端子と、上記基本クロック信号とは非同期なクロック信号に応じて上記信号を出力する第２の端子とを有しており、
    上記基本クロック信号の信号変化及び周期を基準として、上記第２の端子から出力される上記信号を置き換えるステップ（ｌ）をさらに含み、
    上記第２の端子から出力される上記信号について、上記テストサイクルにおける上記信号の変化時間は、上記ステップ（ｌ）で置き換えられた上記信号を用いて算出される、半導体集積回路の検証方法。
  18. 請求項１〜１５のうちいずれか１つに記載の半導体集積回路の検証方法において、
    上記集積回路は複数の信号パスを有しており、
    上記ステップ（ａ）の前に、検証ツールが、上記集積回路のダイナミック検証の結果から信号変化の遅延時間をチェックし、上記複数の信号パスのうち、上記信号が経由する信号パスをサイクルごとにチェックするステップ（ｍ）
    をさらに含んでいる、半導体集積回路の検証方法。
  19. 請求項１８に記載の半導体集積回路の検証方法において、
    パス情報と、上記各信号パスについての上記テストサイクルにおける上記信号の変化時間とを含む、上記集積回路の上記ダイナミック検証と同一モードでのタイミング検証の結果を取得するステップ（ｎ）と、
    上記ステップ（ａ）の前に、上記パス情報と、上記各信号パスについての上記テストサイクルにおける上記信号の変化時間と、上記ステップ（ｍ）で得られたパスチェックの結果とから、有効パスの抽出を行なうステップ（ｏ）と
    をさらに含む、半導体集積回路の検証方法。
  20. 請求項１９に記載の半導体集積回路の検証方法において、
    上記ダイナミック検証の結果は、複数モードについて行なったものである、半導体集積回路の検証方法。
  21. 請求項１または２に記載の半導体集積回路の検証方法において、
    少なくとも１つのモードでの上記集積回路のダイナミック検証の結果を取得するステップ（ｐ）と、
    上記ダイナミック検証の結果を用いて有効パスの抽出を行なうステップ（ｑ）と、
    上記集積回路についてのパス情報と上記テストサイクルにおける上記信号の変化時間とを含むタイミング検証の結果を取得するステップ（ｒ）と、
    上記タイミング検証の結果と、上記有効パスの抽出結果とを用いて、上記ステップ（ｐ）で取得した上記ダイナミック検証とは異なるモードでのダイナミック検証結果を擬似的に作成するステップ（ｓ）と
    をさらに含んでいる、半導体集積回路の検証方法。
  22. 請求項１に記載の半導体集積回路の検証方法において、
    上記集積回路のダイナミック検証の結果を取得するステップ（ｔ）と、
    上記ダイナミック検証の結果と、上記動作期待値とを用いて、上記信号の遷移の順序を確認するステップ（ｕ）と
    をさらに含んでいる、半導体集積回路の検証方法。
  23. 請求項１または２に記載の半導体集積回路の検証方法において、
    上記集積回路のダイナミック検証の結果を取得するステップ（ｖ）と、
    上記ダイナミック検証の結果と、上記動作期待値とを用いて、上記信号の遷移数を確認するステップ（ｗ）と
    をさらに含んでいる、半導体集積回路の検証方法。
  24. 検証対象となる集積回路にテストパターンを入力した場合に、上記テストパターンに応じて出力される信号を用いて動作検証を行なう半導体集積回路の検証方法であって、
    上記集積回路についてのタイミング検証結果を取得するステップ（ａ）と、
    上記信号が変化するのに要する時間を信号変化過渡時間として取得するステップ（ｂ）と、
    上記タイミング検証結果に上記信号変化過渡時間を追加するステップ（ｃ）と
    を含んでいる半導体集積回路の検証方法。
  25. 検証対象となる集積回路にテストパターンを入力した場合に、上記テストパターンに応じて出力される信号を用いて動作検証を行なう半導体集積回路の検証方法であって、
    上記集積回路のダイナミック検証の結果を取得するステップ（ａ）と、
    上記ダイナミック検証の結果と、上記テストパターンに対する上記信号の動作期待値とを用いて、上記信号の遷移の順序を確認するステップ（ｂ）と
    を含んでいる、半導体集積回路の検証方法。
  26. 検証対象となる集積回路にテストパターンを入力した場合に、上記テストパターンに応じて出力される信号を用いて動作検証を行なう半導体集積回路の検証方法であって、
    上記集積回路のダイナミック検証の結果を取得するステップ（ａ）と、
    上記ダイナミック検証の結果と、上記テストパターンに対する上記信号の動作期待値とを用いて、上記信号の遷移数を確認するステップ（ｂ）と
    を含んでいる半導体集積回路の検証方法。
  27. 集積回路の動作を検証するためにテストパターンを入力し、上記テストパターンに応じて出力される信号を用いて上記テストパターンの加工を行なうテストパターンの作成方法であって、
    上記集積回路のタイミング検証により得られたテストサイクルにおける上記信号の変化時間と、動作期待値とを用いて上記テストパターンの加工を行なうステップ（ａ）を含んでいるテストパターンの作成方法。
  28. 請求項２７に記載のテストパターンの作成方法において、
    上記ステップ（ａ）の前に、テストサイクルにおける上記信号の変化時間と上記動作期待値とを用いて、上記信号の値と上記動作期待値との照合を行なうための期待値照合時間の抽出を行なうステップ（ｂ）をさらに含んでいる、テストパターンの作成方法。
  29. 請求項２８に記載のテストパターンの作成方法において、
    上記テストサイクルにおける上記信号の変化時間は、上記信号の立ち上がり時間または立ち下がり時間がばらつく区間である信号変化可能性区間を含んでおり、
    上記ステップ（ａ）では、上記信号変化可能性区間に期待値照合時間が設定されないように上記テストパターンを加工する、テストパターンの作成方法。
  30. 請求項２８または２９に記載のテストパターンの作成方法において、
    上記ステップ（ａ）及び（ｂ）の前に、複数の遅延条件で上記タイミング検証を行ない、少なくとも上記信号のテストサイクルにおける変化時間を得るステップ（ｃ）をさらに含んでいる、テストパターンの作成方法。
  31. 請求項３０に記載のテストパターンの作成方法において、
    上記ステップ（ｂ）での期待値照合時間の抽出の結果、各テストサイクル内で、上記複数の遅延条件での信号値のうち少なくとも１つが、上記動作期待値と等しくない場合、上記ステップ（ａ）では、上記テストサイクルにおける上記テストパターンをマスクする、テストパターンの作成方法。
  32. 請求項３０に記載のテストパターンの作成方法において、
    上記ステップ（ｂ）での期待値照合時間の抽出の結果、各テストサイクル内で、上記複数の遅延条件での信号値のうち少なくとも１つが、上記動作期待値と等しくない区間がある場合、上記ステップ（ａ）では、上記複数の遅延条件でのそれぞれの上記信号の値が共に上記動作期待値と一致する区間内に上記期待値照合時間を移動させる、テストパターンの作成方法。
  33. 請求項２８〜３２のうちいずれか１つに記載のテストパターンの作成方法において、
    上記テストパターンは、検査装置から入力され、
    上記ステップ（ｂ）での上記期待値照合時間の抽出が、上記検査装置の測定能力の範囲内で行われるか否かを判定するステップ（ｄ）をさらに含んでいる、テストパターンの作成方法。
  34. 請求項２８〜３３のうちいずれか１つに記載のテストパターンの作成方法において、
    上記ステップ（ｂ）の前に、上記信号が変化するのに要する時間を信号変化過渡時間として取得するステップ（ｅ）と、
    上記ステップ（ｅ）の後で且つ上記ステップ（ｂ）の前に、上記テストサイクルにおける上記信号の変化時間に上記信号変化過渡時間を追加するステップ（ｆ）と
    をさらに含み、
    上記ステップ（ｂ）における上記期待値照合時間の抽出では、上記信号変化過渡時間が追加された上記テストサイクルにおける上記信号の変化時間が用いられる、テストパターンの作成方法。
  35. 請求項３４に記載のテストパターンの作成方法において、
    上記ステップ（ｅ）では、信号変化の過渡時間算出手段が、少なくとも上記検査装置の負荷容量をパラメータとして用いて上記信号変化過渡時間を算出する、テストパターンの作成方法。
  36. 請求項３４または３５に記載のテストパターンの作成方法において、
    上記ステップ（ｅ）では、上記信号変化の過渡時間算出手段が、少なくとも上記集積回路を伝搬する上記信号の周波数をパラメータとして用いて上記信号変化過渡時間を算出する、テストパターンの作成方法。
  37. 請求項３６に記載のテストパターンの作成方法において、
    上記ステップ（ｅ）の前に、シミュレーション装置を用いて上記集積回路のシミュレーションを行なうステップ（ｇ）と、
    上記ステップ（ｇ）で得られたシミュレーション結果を基に上記テストパターンを作成するステップ（ｈ）と、
    上記シミュレーション結果及び上記ステップ（ｈ）で作成した上記テストパターンから、信号周波数抽出手段が上記信号の周波数を抽出するステップ（ｉ）と
    をさらに含み、
    上記ステップ（ｅ）では、上記信号変化の過渡時間算出手段が、上記ステップ（ｉ）で抽出された上記信号の周波数から上記信号変化過渡時間を算出する、テストパターンの作成方法。
  38. 請求項３４〜３７のうちいずれか１つに記載のテストパターンの作成方法において、
    上記信号変化過渡時間に影響する条件と、上記事項が用いられる場合の上記信号変化過渡時間とを保持するデータベースを準備するステップ（ｊ）をさらに含み、
    上記ステップ（ｆ）では、上記テストサイクルにおける上記信号の変化時間に上記データベースから検索された上記信号変化過渡時間を追加する、テストパターンの作成方法。
  39. 請求項２８〜３８のうちいずれか１つに記載のテストパターンの作成方法において、
    上記ステップ（ｂ）での上記期待値照合時間の抽出をグループ分けして行なう、テストパターンの作成方法。
  40. 請求項２８〜３９のうちいずれか１つに記載のテストパターンの作成方法において、
    上記集積回路は、基本クロック信号に応じて上記信号を出力する第１の端子と、上記基本クロック信号とは非同期なクロック信号に応じて上記信号を出力する第２の端子とを有しており、
    上記基本クロック信号の信号変化及び周期を基準として、上記第２の端子から出力される上記信号を置き換えるステップ（ｋ）をさらに含み、
    上記第２の端子から出力される上記信号について、上記テストサイクルにおける上記信号の変化時間は、上記ステップ（ｋ）で置き換えられた上記信号を用いて算出される、テストパターンの作成方法。
  41. 請求項２８〜４０のうちいずれか１つに記載のテストパターンの作成方法において、
    上記集積回路は複数の信号パスを有しており、
    上記ステップ（ｂ）の前に、検証ツールが、上記集積回路のダイナミック検証の結果から信号変化の遅延時間をチェックし、上記複数の信号パスのうち、上記信号が経由する信号パスをサイクルごとにチェックするステップ（ｌ）
    をさらに含んでいる、テストパターンの作成方法。
  42. 請求項４１に記載のテストパターンの作成方法において、
    パス情報と、上記各信号パスについての上記テストサイクルにおける上記信号の変化時間とを含む、上記集積回路の上記ダイナミック検証と同一モードでのタイミング検証の結果を取得するステップ（ｍ）と、
    上記ステップ（ｂ）の前に、上記パス情報と、上記各信号パスについての上記テストサイクルにおける上記信号の変化時間と、上記ステップ（ｌ）で得られたパスチェックの結果とから、有効パスの抽出を行なうステップ（ｎ）と
    をさらに含む、テストパターンの作成方法。
  43. 請求項４２に記載のテストパターンの作成方法において、
    上記ダイナミック検証の結果は、複数モードについて行なったものである、テストパターンの作成方法。
  44. 請求項２８に記載のテストパターンの作成方法において、
    少なくとも１つのモードでの上記集積回路のダイナミック検証の結果を取得するステップ（ｏ）と、
    上記ダイナミック検証の結果を用いて有効パスの抽出を行なうステップ（ｐ）と、
    上記集積回路についてのパス情報と上記テストサイクルにおける上記信号の変化時間とを含むタイミング検証の結果を取得するステップ（ｑ）と、
    上記タイミング検証の結果と、上記有効パスの抽出結果とを用いて、上記ステップ（ｏ）で取得した上記ダイナミック検証とは異なるモードでのダイナミック検証結果を擬似的に作成するステップ（ｒ）と
    をさらに含んでいる、テストパターンの作成方法。
  45. 請求項２７または２８に記載のテストパターンの作成方法において、
    上記集積回路のダイナミック検証の結果を取得するステップ（ｓ）と、
    上記ダイナミック検証の結果と、上記動作期待値とを用いて、上記信号の遷移の順序を確認するステップ（ｔ）と
    をさらに含んでいる、テストパターンの作成方法。
  46. 請求項２７または２８に記載のテストパターンの作成方法において、
    上記集積回路のダイナミック検証の結果を取得するステップ（ｕ）と、
    上記ダイナミック検証の結果と、上記動作期待値とを用いて、上記信号の遷移数を確認するステップ（ｖ）と
    をさらに含んでいる、テストパターンの作成方法。
JP2003411380A 2003-12-10 2003-12-10 半導体集積回路の検証方法及びテストパターンの作成方法 Pending JP2005172549A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003411380A JP2005172549A (ja) 2003-12-10 2003-12-10 半導体集積回路の検証方法及びテストパターンの作成方法
US11/006,669 US7484166B2 (en) 2003-12-10 2004-12-08 Semiconductor integrated circuit verification method and test pattern preparation method
CNB2004100985508A CN100351639C (zh) 2003-12-10 2004-12-09 半导体集成电路验证方法和测试模式准备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003411380A JP2005172549A (ja) 2003-12-10 2003-12-10 半導体集積回路の検証方法及びテストパターンの作成方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007038131A Division JP4067112B2 (ja) 2007-02-19 2007-02-19 半導体集積回路の検証方法及びテストパターンの作成方法

Publications (2)

Publication Number Publication Date
JP2005172549A true JP2005172549A (ja) 2005-06-30
JP2005172549A5 JP2005172549A5 (ja) 2005-09-22

Family

ID=34708679

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003411380A Pending JP2005172549A (ja) 2003-12-10 2003-12-10 半導体集積回路の検証方法及びテストパターンの作成方法

Country Status (3)

Country Link
US (1) US7484166B2 (ja)
JP (1) JP2005172549A (ja)
CN (1) CN100351639C (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007514131A (ja) * 2003-05-23 2007-05-31 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 自動試験パターン生成法
KR101010066B1 (ko) * 2003-12-11 2011-01-24 주식회사 하이닉스반도체 테스트 보드용 전압 가변 제어기
CN102254055A (zh) * 2011-03-30 2011-11-23 山东华芯半导体有限公司 集成电路动态时序检测方法
JP5056856B2 (ja) * 2007-10-18 2012-10-24 富士通株式会社 論理回路モデルの検証方法及び装置
JP2012230037A (ja) * 2011-04-27 2012-11-22 Lptex Co Ltd テスト装置、テスト方法、プログラム及び記録媒体

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004094362A (ja) * 2002-08-29 2004-03-25 Renesas Technology Corp 故障検証装置
US7380228B2 (en) * 2004-11-08 2008-05-27 Lsi Corporation Method of associating timing violations with critical structures in an integrated circuit design
US7555689B2 (en) 2005-06-28 2009-06-30 Dhiraj Goswami Generating responses to patterns stimulating an electronic circuit with timing exception paths
JP2007017179A (ja) * 2005-07-05 2007-01-25 Matsushita Electric Ind Co Ltd 半導体集積回路の検証方法および検査方法
US7698674B2 (en) * 2006-12-01 2010-04-13 International Business Machines Corporation System and method for efficient analysis of point-to-point delay constraints in static timing
US8271257B2 (en) * 2007-05-24 2012-09-18 Palo Alto Research Center Incorporated Troubleshooting temporal behavior in “combinational” circuits
TW201140308A (en) * 2010-03-15 2011-11-16 Kyushu Inst Technology Semiconductor device, detection method, and program
US8776006B1 (en) 2013-02-27 2014-07-08 International Business Machines Corporation Delay defect testing of power drop effects in integrated circuits
CN103728150B (zh) * 2014-01-17 2016-08-17 徐州徐工施维英机械有限公司 一种混凝土搅拌站的故障检测系统和方法
CN106291323B (zh) * 2016-08-12 2019-05-17 聚辰半导体股份有限公司 非接触式ic卡的芯片快速上电检测和配置方法及装置
US10916467B2 (en) * 2017-01-18 2021-02-09 Texas Instruments Incorporated Apparatus having on-chip fail safe logic for I/O signal in high integrity functional safety applications
US10436838B2 (en) * 2017-03-23 2019-10-08 Intel Corporation Automated semiconductor platform testing
CN109388826B (zh) * 2017-08-09 2023-09-12 默升科技集团有限公司 使能2.5d器件级静态时序分析的管芯接口
TWI696914B (zh) * 2019-05-17 2020-06-21 和碩聯合科技股份有限公司 電子裝置、訊號驗證器及訊號驗證的方法
US11073862B2 (en) * 2019-09-10 2021-07-27 Elite Semiconductor Memory Technology Inc. Synchronization circuit and cascaded synchronization circuit for converting asynchronous signal into synchronous signal
WO2022188034A1 (zh) * 2021-03-09 2022-09-15 华为技术有限公司 一种时延参数的检验方法和装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3017504B2 (ja) 1989-05-20 2000-03-13 株式会社リコー 論理回路シミユレーシヨン用期待値抽出方法
JPH05324755A (ja) 1992-05-22 1993-12-07 Ricoh Co Ltd テストパターン作成検証装置
JP3233559B2 (ja) 1995-08-14 2001-11-26 シャープ株式会社 半導体集積回路のテスト方法および装置
US5745501A (en) * 1995-10-20 1998-04-28 Motorola, Inc. Apparatus and method for generating integrated circuit test patterns
JPH09292436A (ja) * 1996-04-26 1997-11-11 Matsushita Electric Ind Co Ltd タイミング検証方法
JP3036454B2 (ja) 1997-01-10 2000-04-24 日本電気株式会社 タイミング検証方法及び装置
JP3599531B2 (ja) 1997-07-17 2004-12-08 株式会社日立製作所 半導体集積回路のクロックスキュー低減方法
JPH11142489A (ja) 1997-11-12 1999-05-28 Matsushita Electric Ind Co Ltd Ｌｓｉ検査方法
JPH11237440A (ja) 1998-02-20 1999-08-31 Kawasaki Steel Corp 集積回路テスト用データ作成方法及び装置
JPH11304890A (ja) * 1998-04-16 1999-11-05 Nec Corp Ｌｓｉテスタのテストパタン生成方法および装置
US6327686B1 (en) * 1999-04-22 2001-12-04 Compaq Computer Corporation Method for analyzing manufacturing test pattern coverage of critical delay circuit paths
US6453437B1 (en) * 1999-07-01 2002-09-17 Synopsys, Inc. Method and system for performing transition fault simulation along long circuit paths for high-quality automatic test pattern generation
JP2001042012A (ja) * 1999-07-29 2001-02-16 Mitsubishi Electric Corp テストパターン生成装置、ループ切断方法、伝播経路切断方法、遅延故障検出方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体
JP2001127623A (ja) * 1999-10-27 2001-05-11 Matsushita Electric Ind Co Ltd ジッタ検出回路
JP4445114B2 (ja) * 2000-01-31 2010-04-07 株式会社アドバンテスト ジッタ測定装置及びその方法
JP2001235522A (ja) 2000-02-23 2001-08-31 Fuji Electric Co Ltd テストベクタ作成装置
JP2003167939A (ja) * 2001-11-29 2003-06-13 Matsushita Electric Ind Co Ltd クリティカルパステスト方法
US7039845B2 (en) * 2002-03-28 2006-05-02 Jeff Rearick Method and apparatus for deriving a bounded set of path delay test patterns covering all transition faults

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007514131A (ja) * 2003-05-23 2007-05-31 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 自動試験パターン生成法
JP4694493B2 (ja) * 2003-05-23 2011-06-08 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 自動試験パターン生成法
KR101010066B1 (ko) * 2003-12-11 2011-01-24 주식회사 하이닉스반도체 테스트 보드용 전압 가변 제어기
JP5056856B2 (ja) * 2007-10-18 2012-10-24 富士通株式会社 論理回路モデルの検証方法及び装置
CN102254055A (zh) * 2011-03-30 2011-11-23 山东华芯半导体有限公司 集成电路动态时序检测方法
JP2012230037A (ja) * 2011-04-27 2012-11-22 Lptex Co Ltd テスト装置、テスト方法、プログラム及び記録媒体

Also Published As

Publication number Publication date
US20050149790A1 (en) 2005-07-07
US7484166B2 (en) 2009-01-27
CN100351639C (zh) 2007-11-28
CN1627091A (zh) 2005-06-15

Similar Documents

Publication Publication Date Title
JP2005172549A (ja) 半導体集積回路の検証方法及びテストパターンの作成方法
US7856607B2 (en) System and method for generating at-speed structural tests to improve process and environmental parameter space coverage
US7308660B2 (en) Calculation system of fault coverage and calculation method of the same
US6370675B1 (en) Semiconductor integrated circuit design and evaluation system using cycle base timing
US20040025123A1 (en) System and method to facilitate evaluation of integrated circuits through delay testing
US8407021B2 (en) Delay analysis device, delay analysis method, and delay analysis program
US9194914B2 (en) Power supply monitor for detecting faults during scan testing
JP4417955B2 (ja) 集積回路のタイミング関連不良検証のためのイベント形式によるテスト方法
WO2007113940A1 (ja) 半導体検査装置
US8413102B2 (en) Vectorless IVD analysis prior to tapeout to prevent scan test failure due to voltage drop
US8056036B2 (en) Semiconductor integrated circuit and method of designing thereof based on TPI
US20030011396A1 (en) Semiconductor device and test system therefor
JPH11142482A (ja) タイミング故障診断方法及び装置
US10107859B1 (en) Determining test conditions for at-speed transition delay fault tests on semiconductor devices
US8271460B2 (en) Computer program and computer system for producing test flow
JP2005257654A (ja) 回路の品質判定方法および品質判定装置、並びに、回路の品質判定プログラムおよび該プログラムを記録した媒体
JP4067112B2 (ja) 半導体集積回路の検証方法及びテストパターンの作成方法
JP5625297B2 (ja) ディレイテスト装置、ディレイテスト方法及びディレイテストプログラム
US8943457B2 (en) Simulating scan tests with reduced resources
CN113609804B (zh) 用例生成方法及装置、测试方法、可测试性设计方法
JP2010249662A (ja) ディレイ故障診断プログラム
US20070011506A1 (en) Semiconductor integrated circuit verifying and inspecting method
JP2005043274A (ja) 故障モード特定方法及び故障診断装置
US20170010320A1 (en) Reducing test time and system-on-chip (soc) area reduction using simultaneous clock capture based on voltage sensor input
JPH11304890A (ja) Ｌｓｉテスタのテストパタン生成方法および装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050622

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070219

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070328

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20070420