JP2001127623A - ジッタ検出回路 - Google Patents

ジッタ検出回路

Info

Publication number
JP2001127623A
JP2001127623A JP30503299A JP30503299A JP2001127623A JP 2001127623 A JP2001127623 A JP 2001127623A JP 30503299 A JP30503299 A JP 30503299A JP 30503299 A JP30503299 A JP 30503299A JP 2001127623 A JP2001127623 A JP 2001127623A
Authority
JP
Japan
Prior art keywords
signal
circuit
output
jitter detection
detection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30503299A
Other languages
English (en)
Inventor
Naoshi Yanagisawa
直志 柳沢
Shiro Michimasa
志郎 道正
Kazuhiko Nishikawa
和彦 西川
Seiji Watanabe
誠司 渡辺
Takahiro Enoi
高宏 朴井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP30503299A priority Critical patent/JP2001127623A/ja
Priority to EP00123243A priority patent/EP1096263A3/en
Priority to US09/697,721 priority patent/US6528982B1/en
Publication of JP2001127623A publication Critical patent/JP2001127623A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R25/00—Arrangements for measuring phase angle between a voltage and a current or between voltages or currents

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

(57)【要約】 【課題】 LSI内部にて各種位相同期回路における出力
ジッタ量を測定する際、アナログ出力の回路では、出力
電位の変化を観測することが難しいといった問題点を有
する。 【解決手段】 第1と第2の入力信号間の位相差をパルス
幅に変換し出力する比較パルス発生回路１０３と、前記
パルス幅に変換された位相差を累積することで周期信号
を生成する周期信号発生回路１０４と、前記周期信号の
周期を測定し、ディジタル数値で出力するカウンタ１０
５を備えたことを特徴とする。このため、複数周期にわ
たる平均値の計算、および変化の推移等の指標となる分
散値の計算などを容易に実行することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、各種位相同期回路
等において、入出力信号間ジッタ量を検出するジッタ検
出回路とジッタ検出方法に関するものである。
【０００２】
【従来の技術】図１２に従来のジッタ検出回路90の構成
を示し、その動作を説明する。まず、ジッタ検出回路90
は位相同期回路入力101と位相同期回路出力102の二つの
入力信号を持つ。比較パルス発生回路901は、上記二入
力の位相差を情報として持つパルス信号902を発生す
る。パルス信号902はチャージポンプ電流源9031, 9032
の制御信号として用いられ、パルス信号902は電流パル
スに変換される。したがって容量904には入力信号101,1
02の位相差に応じた電荷が充電される。
【０００３】次に、前記電荷を所定のタイミングでサン
プルホールドし電圧出力905とすることで、上記位相
差、すなわちジッタ量に応じたアナログ電圧値を出力で
きる。また、容量904はサンプルホールド後、同じ周期
でリセットされる。
【０００４】したがって、位相同期回路における一回の
位相比較の際の位相差をアナログ電圧として出力するも
のである。
【０００５】
【発明が解決しようとする課題】しかしながら、上述し
た従来の回路構成では、サンプルのタイミングを一回の
位相比較として一定とし、充電電圧を観測するため、出
力がアナログ値となる。
【０００６】したがって、このままの構成で出力電位の
変化を観測することが難しいといった問題点を有し、ジ
ッタ検出回路90では、ディジタル値出力とするにはA/D
変換器908を必要とするため、回路面積、消費電力とも
に増大する。
【０００７】また、本来ジッタ量は微少値であることが
望ましく、この微少なジッタ量を正確に観測するために
は、上記従来の構成では、微少なジッタ量で充電可能な
電荷量を増やすために、電流源9031, 9032の電流量を大
きくするか、または、出力段にアンプ906を挿入して観
測電圧を増幅して出力905とする必要があった。
【０００８】さらに、一回の位相比較で充電された電圧
をサンプルホールドするため、サンプルホールド回路90
7は入力信号101,102の周波数以上の高帯域を必要とする
といった問題点を有していた。
【０００９】
【課題を解決するための手段】本発明のジッタ検出回路
は、第1と第2の入力信号間の位相差をパルス幅に変換し
出力する比較パルス発生回路と、前記パルス幅に変換さ
れた位相差を累積することで周期信号を生成する周期信
号発生回路と、前記周期信号の周期を測定し、ディジタ
ル数値で出力するカウンタを備えたことを特徴とする。
【００１０】また、本発明のジッタ検出方法は、入出力
間の位相差を複数回の位相比較の間逐次累積し、これを
累積結果に応じた周期を持つ周期信号に変換し、前記周
期信号の周期を測定することでジッタ量を検出すること
を特徴とする。
【００１１】本発明では、周期信号の周期をディジタル
数値で出力する。したがって、複数周期にわたる平均値
の計算、および変化の推移等の指標となる分散値の計算
などを実行する際に、上述のようにA/D変換器等を用い
る必要がない。
【００１２】
【発明の実施の形態】（実施の形態１）以下、本発明の
一実施形態について、図面を参照しながら説明する。図
1は本発明の実施の形態1におけるジッタ検出回路の構成
を示すものである。
【００１３】図1のように構成された本実施例のジッタ
検出回路について、以下にその動作を説明する。
【００１４】まず、比較パルス発生回路103は、入力信
号101,102の安定時の周波数が等しい場合には、例えば
図2に示す回路で構成される。
【００１５】EXOR回路1032は二入力を入力信号101、102
とすることで、互いの立ち上がりエッジ間と立ち下がり
エッジ間の位相差をパルス幅とする位相差比較パルス10
31を出力する。
【００１６】次に、位相差比較パルス1031は周期信号発
生回路104に入力される。図３に周期信号発生回路104の
ブロック図を示す。
【００１７】図３に示すとおり、周期信号発生回路104
は、チャージポンプ回路1042、三角波発生回路1043、コ
ンパレータ1044から構成される。
【００１８】以下、図４を用いて本実施の形態における
周期信号発生回路104の動作を示す。
【００１９】チャージポンプ回路1042は位相差比較パル
ス1031によって制御されるスイッチ10422を介して電流
源10421からの電荷を三角波発生回路1043に出力する。
三角波発生回路1043では、前記電荷を容量10431に順次
蓄積していく。
【００２０】以上の過程により、位相差比較パルス1031
で与えられる時間量、すなわち本回路の入力信号101,10
2の位相差は、電流パルスに変換後、電荷量に変換され
る。
【００２１】図５に容量10431の出力すなわちノード104
33の電位と位相差比較パルス1031との関係を示す。前述
のとおり、チャージポンプ回路1042と三角波発生回路10
43とは、時間・電圧変換回路である。
【００２２】位相差比較パルス1031のパルス幅は容量10
431を充電する時間となるため、図５に示すとおり、パ
ルス幅が大きければノード10433の電位は大きく上昇
し、パルス幅が狭ければ上昇電位は小さい。
【００２３】以上説明したとおり、容量10431の出力す
なわちノード10433は、容量値と入力信号101,102の位相
差との累積で決まる電位となる。さらにノード10433を
コンパレータ1044の第一の入力とし、また任意のリファ
レンス入力1042を第二の入力とする。
【００２４】よって、コンパレータ1044はノード10433
の電位がリファレンス入力1045の電位を越えた時点で出
力が変化する。また、三角波発生回路1043は容量10431
をリセットするためのスイッチ10432を有し、コンパレ
ータ出力1041をスイッチ10432の入力とすることで、蓄
積した電荷を解放し、ノード10433の電位を0とする。
【００２５】すなわち、前述したようにノード10433の
電位は入力信号101,102の位相差の累積量を示すため、
前記二信号の位相差に応じて上昇する。これがリファレ
ンス電圧1042を越えると、コンパレータ1044の出力が変
化し、スイッチ10432がオンして容量10431はリフレッシ
ュされる。と同時にコンパレータ出力1044は再度変化
し、この時点からまた次の累積を開始する。
【００２６】以上の結果出力1041は周期信号となる。周
期信号1041はカウンタ105によって任意のクロック1051
で周期をカウントされ、結果をディジタル数値106とし
て本ジッタ検出回路出力とする。
【００２７】次に、本ジッタ検出回路出力106と本ジッ
タ検出回路入力102のジッタ量との関係について図６を
用いて説明する。
【００２８】図６（ａ）は位相差が小さい場合である。
この場合、図５で説明したとおり、位相差比較パルス10
31のパルス幅は狭いため、1パルス毎のノード10433の電
圧上昇値は小さい。
【００２９】したがって、容量10431の充電電圧がリフ
ァレンス電圧1042と一致するまでに要する位相比較回数
が多く、すなわちコンパレータ1044の出力が変化するま
でに要する時間が長くなる。よって、周期信号1041の周
期が長くなり、カウンタ105の示すカウンタ値、すなわ
ち本回路出力106は大きな数値を示すことになる。
【００３０】一方、図６（ｂ）は位相差が大きい場合で
ある。この場合は位相差比較パルス1031のパルス幅は広
く、1パルス毎のノード10433の電圧上昇値は大きく、容
量10431の充電電圧がリファレンス電圧1042と一致する
までに要する位相比較回数は少ない。
【００３１】すなわち、コンパレータ1044の出力が変化
するまでに要する時間は短い。よって、周期信号1041の
周期が短くなり、カウンタ105の示すカウンタ値、すな
わち本回路出力106は小さな数値を示すことになる。
【００３２】以上説明したとおり、入力信号101と102と
の位相差、すなわちジッタ量が周期信号1041の周期に変
換され、この周期をカウントすることでディジタル数値
出力とすることが可能になる。
【００３３】(実施の形態２)図７は本発明の実施の形態
2における比較パルス発生回路108の構成を示す図、図８
は、比較パルス発生手段１３３の詳細構成と各部の入出
力との関係を示す図である。
【００３４】クロック抽出回路など、動作安定時におい
て入力信号101の周波数が入力信号102の周波数の整数倍
となっている場合は、図７に示すように、入力信号101,
102に対してエッジ検出手段107を用いて立ち上がりかあ
るいは立ち下がりのエッジを抜き出すことによってEXOR
回路1032を用いればよい。
【００３５】この場合、比較パルス発生回路108の出力
は実施の形態1で述べた位相差比較パルス1031となり、
以下の本回路動作は実施の形態1と同じである。
【００３６】(実施の形態３)図９は本発明の実施の形態
3におけるジッタ検出回路３０の構成を示した図であ
る。
【００３７】まず、本ジッタ検出回路３０に入力する入
力信号101,102の安定時の周波数が等しい場合について
説明する。
【００３８】本実施の形態では入力信号101,102をそれ
ぞれ差動信号変換回路203を用いて差動信号101a, 101b,
102a, 102bに変換する。ここで差動信号101a, 102aは
入力信号101,102と正相の信号を示し、差動信号101b,10
2bは入力信号101,102と逆相の信号を示す。
【００３９】ここで図2に示した比較パルス発生回路103
すなわちEXOR回路1032の動作は、上述の記号を用いて
（数1）のように示される。
【００４０】（数１） A (EXOR) B = A・(NOT B) + (NOT A)・B = A1・B1 + A2
・B1 ここで、式中「・」はAND論理、「+」はOR論理を示す。
【００４１】したがって、チャージポンプ回路2041を図
１０に示す構成とすることで、実施の形態1に示す位相
差に応じた電荷と等しい電荷を容量10431に充電するこ
とが可能となる。これ以降の本回路動作は実施の形態1
と同じである。
【００４２】(実施の形態４)図１１は本発明の実施の形
態4におけるジッタ検出回路４０の構成を示した図であ
る。
【００４３】クロック抽出回路など、動作安定時におい
て入力信号101の周波数が入力信号102の周波数の整数倍
となっている場合は、図７に示したエッジ検出手段107
を用いて、図１１に示すとおり、エッジ検出手段107の
出力1011,1012を差動信号変換回路203の入力とし、1011
a, 1011b, 1021a, 1021bを生成する。ここで1011a,1021
aは出力1011,1012と正相、1011b, 1021b は出力1011,10
12と逆相の信号を示す。
【００４４】以下は、前記（数1）を満足するように、
チャージポンプ回路2041に接続することで、位相差を電
流パルスに変換できる。これ以降の本回路動作は実施の
形態1と同じである。
【００４５】
【発明の効果】以上のように、本発明は、入出力間の位
相差を電荷量としてある値になるまで蓄積することで、
周期信号に変換する。この周期を観測することで各種位
相同期回路の出力の持つジッタ量を測定することを可能
とする。
【００４６】すなわち、一定のリファレンス電圧までの
電荷の蓄積時間を測定することによりジッタ量のディジ
タル出力を可能にした。したがって容易にジッタ量の平
均値、分散値等を計算することが可能となる。
【図面の簡単な説明】
【図１】本発明の実施の形態1に係るジッタ検出回路の
構成を示すブロック図
【図２】同比較パルス発生回路の一例と入出力の関係を
示す図
【図３】同周期信号発生回路を示すブロック図
【図４】同周期信号発生回路の詳細構成を示す図
【図５】同ジッタの蓄積の様子を示す図
【図６】同ジッタ量と周期信号の関係を示す図
【図７】本発明の実施の形態2に係る比較パルス発生回
路を示すブロック図
【図８】同比較パルス発生手段の詳細構成と各部の入出
力との関係を示す図
【図９】本発明の実施の形態3に係るジッタ検出回路の
構成を示すブロック図
【図１０】本実施の形態3におけるチャージポンプ回路
を示す図
【図１１】本発明の実施の形態4に係るジッタ検出回路
の構成を示す図
【図１２】従来のジッタ検出回路の構成を示す図
【符号の説明】
10 ジッタ検出回路 30 ジッタ検出回路 40 ジッタ検出回路 103 比較パルス発生回路 1032 EXOR回路 104 周期信号発生回路 10420 チャージポンプ回路 10421 電流源 10422,10432 スイッチ 1043 三角波発生回路 10431 容量 10433 容量出力ノード 1044 コンパレータ 1046 スイッチ 105 カウンタ 106 カウンタ出力信号 203 差動信号変換回路 204 周期信号発生回路 2041 チャージポンプ回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西川 和彦 大阪府門真市大字門真1006番地 松下電器 産業 株式会社内 (72)発明者 渡辺 誠司 大阪府門真市大字門真1006番地 松下電器 産業 株式会社内 (72)発明者 朴井 高宏 大阪府門真市大字門真1006番地 松下電器 産業 株式会社内 Ｆターム(参考） 5J039 AB03 JJ07 JJ14 JJ20 KK11 KK16 KK20 KK23 MM16 5J106 AA04 CC21 DD06 DD17 DD32 EE01 KK32

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】各種位相同期回路において、第1と第2の入
    力信号間の位相差をパルス幅に変換し出力する比較パル
    ス発生回路と、前記パルス幅に変換された位相差を累積
    することで周期信号を生成する周期信号発生回路と、前
    記周期信号の周期を測定し、ディジタル数値で出力する
    カウンタを備えたジッタ検出回路。
  2. 【請求項２】前記周期信号発生回路は、比較パルス発生
    回路の出力によって駆動されるチャージポンプ回路と、
    前記チャージポンプ回路の出力電荷を蓄積する容量を有
    し、 前記容量は、蓄積電圧が任意のリファレンス電圧を越え
    た時点で出力されるリセットパルスによってリフレッシ
    ュされることで周期信号を生成することを特徴とする請
    求項１記載のジッタ検出回路。
  3. 【請求項３】前記リセットパルスの周期を任意のクロッ
    クでカウントすることで前記リセットパルス幅をディジ
    タル数値に変換し出力することを特徴とする請求項２記
    載のジッタ検出回路。
  4. 【請求項４】前記第1と第2の入力信号を、前記第1の信
    号と同相の第3の信号と、前記第1の信号と逆相の第4の
    信号と、前記第2の信号と同相の第5の信号と、前記第2
    の信号と逆相の第6の信号とに変換する差動信号変換回
    路を有し、前記第3,第4, 第5, 第6の信号を前記第1と第
    2の信号のEXOR論理となるようにスイッチに接続するこ
    とで制御されるチャージポンプ回路を備えたことを特徴
    とする請求項１記載のジッタ検出回路。
  5. 【請求項５】各種クロック抽出回路において、データ信
    号の第1のエッジと前記データ信号の第1のエッジと同期
    すべきクロック信号の第2のエッジを抜き出すエッジ検
    出手段を備えたことを特徴とする請求項1記載のジッタ
    検出回路。
  6. 【請求項６】入出力間の位相差を複数回の位相比較の間
    逐次累積し、この累積の結果に応じた周期を持つ周期信
    号に変換し、前記周期信号の周期を検出することでジッ
    タ量を検出することを特徴とするジッタ検出方法。
JP30503299A 1999-10-27 1999-10-27 ジッタ検出回路 Pending JP2001127623A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP30503299A JP2001127623A (ja) 1999-10-27 1999-10-27 ジッタ検出回路
EP00123243A EP1096263A3 (en) 1999-10-27 2000-10-26 Jitter detector, phase difference detector and jitter detecting method
US09/697,721 US6528982B1 (en) 1999-10-27 2000-10-27 Jitter detector, phase difference detector and jitter detecting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30503299A JP2001127623A (ja) 1999-10-27 1999-10-27 ジッタ検出回路

Publications (1)

Publication Number Publication Date
JP2001127623A true JP2001127623A (ja) 2001-05-11

Family

ID=17940285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30503299A Pending JP2001127623A (ja) 1999-10-27 1999-10-27 ジッタ検出回路

Country Status (3)

Country Link
US (1) US6528982B1 (ja)
EP (1) EP1096263A3 (ja)
JP (1) JP2001127623A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100423155B1 (ko) * 2001-12-15 2004-03-16 엘지전자 주식회사 디피-피엘엘의 지터 감쇠 장치 및 방법
JP2008502199A (ja) * 2004-06-04 2008-01-24 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ クロックジッターの測定
JP2010021912A (ja) * 2008-07-14 2010-01-28 Nec Electronics Corp ジッタ測定回路
JP2010130607A (ja) * 2008-12-01 2010-06-10 Fujitsu Ltd セルフテスト回路を有するクロック生成回路
JP2014143491A (ja) * 2013-01-22 2014-08-07 Fujitsu Ltd ジッタモニタ回路
KR101538457B1 (ko) * 2014-05-22 2015-07-23 연세대학교 산학협력단 클록 데이터 복원 회로의 지터 측정 장치 및 지터 측정 방법
US9337848B2 (en) 2014-02-27 2016-05-10 Industry-Academic Cooperation Foundation, Yonsei University Clock and data recovery device
TWI637183B (zh) * 2017-01-13 2018-10-01 聯發科技股份有限公司 時鐘閘控電路及相關掃描鏈電路

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2368651B (en) 2000-10-31 2006-05-31 Consultronics Europ Ltd Method and apparatus for measurement of jitter
DE10140617A1 (de) * 2001-08-18 2003-03-06 Bosch Gmbh Robert Messsystem mit ratiometrischem Frequenzausgang
US6737852B2 (en) * 2001-10-25 2004-05-18 Advantest Corporation Clock skew measuring apparatus and method
US6640194B2 (en) * 2001-10-31 2003-10-28 Intel Corporation Timing jitter frequency detector for timing recovery systems
US7120838B2 (en) * 2002-03-26 2006-10-10 Intel Corporation Method and unit for deskewing signals
TW522654B (en) * 2002-03-26 2003-03-01 Via Tech Inc Apparatus and method for measuring jitter of phase lock loop signal
TW555979B (en) * 2002-07-25 2003-10-01 Via Tech Inc Device and method for verifying clock signal frequency
US7206368B2 (en) * 2002-10-30 2007-04-17 Avago Tehnologies Fiber Ip (Singapore) Pte. Ltd. Compensating jitter in differential data signals
EP1632021B1 (en) * 2003-05-27 2007-05-23 Philips Intellectual Property & Standards GmbH Phase detector and method of phase detection
JP2005172549A (ja) * 2003-12-10 2005-06-30 Matsushita Electric Ind Co Ltd 半導体集積回路の検証方法及びテストパターンの作成方法
US7236555B2 (en) * 2004-01-23 2007-06-26 Sunrise Telecom Incorporated Method and apparatus for measuring jitter
DE102005024649B4 (de) * 2005-05-25 2007-04-12 Infineon Technologies Ag Vorrichtung und Verfahren zum Messen von Jitter
WO2008053562A1 (fr) * 2006-11-02 2008-05-08 Fujitsu Limited Détecteur de différence de phase et procédé de détection de différence de phase
US8258775B2 (en) * 2009-04-15 2012-09-04 Via Technologies, Inc. Method and apparatus for determining phase error between clock signals
US8509370B2 (en) * 2009-06-08 2013-08-13 Freescale Semiconductor, Inc. Phase locked loop device and method thereof
US8324882B2 (en) * 2009-06-08 2012-12-04 Freescale Semiconductor, Inc. Phase locked loop device and method thereof
FR3009086A1 (fr) * 2013-07-24 2015-01-30 Commissariat Energie Atomique Procede et dispositif de mesure de la phase d'une impedance electrique.
FR3009087B1 (fr) * 2013-07-24 2015-09-04 Commissariat Energie Atomique Procede et dispositif de mesure du module d'une impedance electrique.
KR102546302B1 (ko) 2016-07-08 2023-06-21 삼성전자주식회사 클락 지터 측정 회로 및 이를 포함하는 반도체 장치
KR102050777B1 (ko) * 2018-03-13 2019-12-02 한국과학기술원 위상 조정장치와 그 동작방법
CN111007324A (zh) * 2019-11-04 2020-04-14 南京纳特通信电子有限公司 一种窄脉宽和周期的检测系统及方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55143465A (en) * 1979-04-27 1980-11-08 Toshiba Corp Phase difference detector
JPH0736515B2 (ja) * 1989-09-14 1995-04-19 株式会社東芝 位相比較器
DE4232139A1 (de) * 1992-09-25 1994-03-31 Telefunken Microelectron Phasendetektor
US5663942A (en) 1994-05-02 1997-09-02 Matsushita Electric Industrial Co., Ltd. Jitter measurement apparatus detecting amplitude of phase errors between information signal and synchronized clock signal
JP2950370B2 (ja) * 1997-03-27 1999-09-20 日本電気株式会社 Ｐｌｌジッタ測定方法及び集積回路
JPH11281503A (ja) * 1998-03-26 1999-10-15 Matsushita Electric Works Ltd 位相差検出回路
US6291979B1 (en) * 1999-02-16 2001-09-18 Advantest Corporation Apparatus for and method of detecting a delay fault

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100423155B1 (ko) * 2001-12-15 2004-03-16 엘지전자 주식회사 디피-피엘엘의 지터 감쇠 장치 및 방법
JP2008502199A (ja) * 2004-06-04 2008-01-24 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ クロックジッターの測定
JP2010021912A (ja) * 2008-07-14 2010-01-28 Nec Electronics Corp ジッタ測定回路
JP2010130607A (ja) * 2008-12-01 2010-06-10 Fujitsu Ltd セルフテスト回路を有するクロック生成回路
JP2014143491A (ja) * 2013-01-22 2014-08-07 Fujitsu Ltd ジッタモニタ回路
US9337848B2 (en) 2014-02-27 2016-05-10 Industry-Academic Cooperation Foundation, Yonsei University Clock and data recovery device
KR101538457B1 (ko) * 2014-05-22 2015-07-23 연세대학교 산학협력단 클록 데이터 복원 회로의 지터 측정 장치 및 지터 측정 방법
TWI637183B (zh) * 2017-01-13 2018-10-01 聯發科技股份有限公司 時鐘閘控電路及相關掃描鏈電路

Also Published As

Publication number Publication date
EP1096263A3 (en) 2003-05-28
US6528982B1 (en) 2003-03-04
EP1096263A2 (en) 2001-05-02

Similar Documents

Publication Publication Date Title
JP2001127623A (ja) ジッタ検出回路
US7782068B2 (en) Circuit for capacitance measurement and method therefor
JP4445114B2 (ja) ジッタ測定装置及びその方法
US7750612B2 (en) Voltage-pulse converting circuit and charge control system
US20070296396A1 (en) Phase Difference Measurement Circuit
JP4269710B2 (ja) 周波数測定回路およびそれを用いた振動センサ式差圧・圧力伝送器
US10613141B2 (en) Method of measuring clock jitter, clock jitter measurement circuit, and semiconductor devices including the same
US11251797B2 (en) Time-to-digital converter and phase locked loop
CN215773547U (zh) 一种校正电路、音频信号处理电路、音频信号处理器和耳机芯片
KR20190075399A (ko) 디지털 측정 회로 및 이를 이용한 메모리 시스템
CN102832913B (zh) 误差消除电路、方法以及占空比检测电路
CN101127529B (zh) 模/数转换器、锁相环内建式自我测试电路及测量方法
JPH01221677A (ja) 停電検出装置
JP4979003B2 (ja) Ｃｄｒ回路
CN108551344B (zh) 双采样模数转化电路
CN108318809B (zh) 频率抖动的内建自我测试电路
JPH11214987A (ja) Ｐｌｌ装置
Lee A low power two-step cyclic time-to-digital converter without startup time error in 180 nm CMOS
EP0322743A2 (en) Signal generator
CN213398729U (zh) 触摸装置的电容检测电路、触摸装置和电子设备
JP3720120B2 (ja) 波形生成装置
JP2005201709A (ja) 時間測定回路
JPH10313301A (ja) 位相同期回路
JPH04372871A (ja) 可変サンプリング測定装置
JP2002077063A (ja) サンプリングレートコンバータ