JP3017504B2 - 論理回路シミユレーシヨン用期待値抽出方法 - Google Patents

論理回路シミユレーシヨン用期待値抽出方法

Info

Publication number
JP3017504B2
JP3017504B2 JP1127292A JP12729289A JP3017504B2 JP 3017504 B2 JP3017504 B2 JP 3017504B2 JP 1127292 A JP1127292 A JP 1127292A JP 12729289 A JP12729289 A JP 12729289A JP 3017504 B2 JP3017504 B2 JP 3017504B2
Authority
JP
Japan
Prior art keywords
block
logical
value
data
simulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1127292A
Other languages
English (en)
Other versions
JPH02306180A (ja
Inventor
秀秋 西
敏雄 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP1127292A priority Critical patent/JP3017504B2/ja
Publication of JPH02306180A publication Critical patent/JPH02306180A/ja
Application granted granted Critical
Publication of JP3017504B2 publication Critical patent/JP3017504B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、カスタムLSI等の論理回路をLSIテストを
用いて論理シミユレーシヨンする際の、テストパターン
入力に対する各出力信号の各テストサイクル毎の期待値
を抽出するための期待値抽出方法に関する。
〔従来の技術〕
一般に、カスタムLSI等を開発する際には回路設計と
同時に、その論理回路の動作を検査するために、外部入
力信号系列(テストパターンという)とそれをLSIに入
力した際に論理回路が動作して出力する出力信号系列
(その論理値を期待値という)とを設計している。
そして、ユーザが納入されたLSIを検査する際には、L
SIテスタを用いて論理シミユレーシヨンを行なつて、そ
の結果と期待値とを比較して検証しているのが一般的で
ある。
このようなLSIの開発に伴うテスト設計は、論理回路
の機能を考慮すると共に、LISテスタの制約の下で進め
なければならない。
この論理シミユレーシヨンに使用するLSIテスタは、
第7図に示すように、通常ユーザが定義したテストサイ
クルT毎に、LSIからの出力信号をストローブポイントt
sの位置でサンプリングして期待値とを比較するテスト
を行なうものである。
テストサイクルの基本的な決め方は、サイクルの前半
で入力信号のテストパターンを設定して、同じサイクル
の後半で出力信号が出るような時間をテストサイクルT
とする。一般的には、基本クロツクに同期した時間をテ
ストサイクルとしている場合が多い。
このテストサイクルが決定されると、入力信号のテス
トパターンにより論理回路から出力する各信号の論理値
をサンプリングする。これは、LSIテスタが全テストサ
イクルに亘つて、テストサイクルの開始ピリオツドから
一定の時間tsのタイミングでサンプリングし、このtsを
ストローブポイントという。
LSIテスタのストローブポイントの本数は、一般的に
1〜2本なのでLSIの全ての出力信号を1種類か2種類
のタイミングでしか取り込めない。
ところで、論理素子は半導体によつて構成されてい
る。したがつて、第8図に示すようにこの論理素子10に
電気信号Aを入力すると、ある時間が経過した後に電気
信号Bを出力する。この経過時間をデイレイ(伝搬遅延
時間)という。
一般に、論理素子は温度,電圧,製造プロセス等の条
件によつて動作にバラツキが生じる。そこで、このバラ
ツキの最良の条件下での最小デイレイdminと最悪の条
件下での最大デイレイdmaxとの間であればこの論理素
子が動作することを保証するために、これを論理シミユ
レーシヨンのデータベースに設定しておいて論理検査を
行なつている。
すなわち、出力信号の論理値をサンプリングする際に
は、第8図に斜線を施して示す論理素子のデイレイのバ
ラツキを考慮に入れなければならない。
ここで、一般的な論理シミユレーシヨンの手順を第9
図によつて簡単に説明すると、設計された論理回路とテ
スト設計により作成されたテストパターンと期待値に基
づいて、LSIテスタ11を使用して行なわれる。
その際、第10図に示すように、論理回路の遅延時間
(デイレイ)が最小値の場合と最大値の場合を一度にシ
ミユレーシヨンするモードと、第11図に示すように、最
小値の場合と最大値の場合を別々にシミユレーシヨンす
るモードとがある。
第10図のモードの場合のシミユレーシヨン結果が第12
図に示すようになり、第11図のモードの場合のシミユレ
ーシヨン結果が第13図に示すようになつたとすると、各
テストサイクルTにおいて両図中に斜線を施して示す期
間は、前述したようにデータをサンプリングするストロ
ーブポイント(タイミング)として設定することはでき
ない。
〔発明が解決しようとする課題〕
このような論理シミユレーシヨンを行なうための期待
値は、論理回路の動作の基準値であるから、その論理回
路を構成する論理素子が許容範囲内であれば前述したデ
イレイ(遅延時間)にどのようなバラツキを生じても良
品であることを判定できる値でなくてはならない。
そのため、前述のように各テストサイクルTにおいて
ストローブポイントとして設定することができない期間
が生じることになる。
しかしながら、このようなデイレイのバラツキを考慮
して期待値とそのストローブポイントを設定することは
非常に難しいものであり、現在は次のような方法で作業
者のノーハウに頼つて期待値を作成している。
期待値を設定 シミユレーシヨンを実行 シミユレーシヨンの結果と期待値を比較 一致するか否かを判定 一致すればOK、不一致ならストローブポイントある
いは期待値を設定し直して〜を繰り返す。
この方法によると作業者の熟練が必要であり、特に、
LSIの検査は各信号線に共通に多数のテストサイクル
(区間)ごとに行なうので、例えば信号線が60本のLSI
の検査でテストサイクルの数が6000とすると、期待値の
設定数が60×6000=360000にもなるもので、大変な作業
負担となる。
しかも、前述したように一般にLSIテスタにおけるス
ローブポイントの本数は1〜2本なのでLSIの全ての出
力信号に対して有効な1種類か2種類のストローブポイ
ントを見出すのは極めて困難な作業である。
この発明は、このような論理回路の論理シミユレーシ
ヨン用期待値の設定作業を容易にすること、特にそのス
トローブポイントの決定を容易にすることを目的とす
る。
〔課題を解決するための手段〕
上記の目的を達成するため、この発明による論理回路
シミユレーシヨン用期待値抽出方法は、論理回路の論理
シミユレーシヨンを行なう各テストサイクル内を多数の
均等な時間のブロツクに分割し、 論理回路内の全素子の遅延時間を最小と想定した時の
論理シミユレーシヨン結果の信号別データのうち、テス
トサイクル内で変化があつたデータについて、その変化
が発生したブロツクを判別して最小値イベントブロツク
とすると共に、 論理回路内の全素子の遅延時間を最大と想定した時の
論理シミユレーシヨン結果の信号別データのうち、テス
トサイクル内で変化があったデータについても、その変
化が発生したブロツクを判別して最大値イベントブロツ
クとし、 上記信号別データの各信号別に、全テストサイクルに
ついて上記各テストサイクル中で上記最小値イベントブ
ロツクから最大値イベントブロツクまでの間に入るブロ
ツクを禁止期間とし、それ以外のブロツクを安定期間と
判定して、 論理シミユレーシヨン結果の全信号あるいは複数のグ
ループに分けたグループ内の全信号について上記安定期
間となるブロツク内にストローブポイントを設定した期
待値を抽出することを特徴とする。
さらにその具体的な方法として、論理回路内の全素子
の遅延時間を最小と想定した時の論理シミユレーシヨン
結果の信号別データのうち、テストサイクル内で変化が
あつたデータについて、その変化が立上りであれば発生
したブロツクの論理値を“1"にし、その変化が立下りで
あれば発生したブロックの論理値を“0"にし、その他の
ブロツクはデータどおりの論理値にして各ブロツクごと
に第1のブロツク別論理値Min(t)を決定し、 論理回路内の全素子の遅延時間を最大と想定した時の
論理シミユレーシヨン結果の信号別データのうち、テス
トサイクル内で変化があつたデータについて、その変化
が立上りであれば発生したブロツクの論理値を“0"に
し、その変化が立下りであれば発生したブロツクの論理
値を“1"にし、その他のブロツクはデータどうりの論理
値にして各ブロツクごとに第2のブロツク別論理値Max
(t)を決定し、 これらの第1,第2のブロック別論理値Min(t),Max
(t)から上記信号別データの各信号別及びテストサイ
クル別に、Min(t)とMax(t)の論理和とMin(t)
とMax(t)の論理積との排他的論理和をとり、 上記信号別に、全テストサイクルについて上記各テス
トサイクルごとの上記論理演算結果の論理和をとつて、
その結果が“1"のブロツクは禁止期間、“0"のブロツク
は安定期間と判定して、 論理シミユレーシヨン結果の全信号あるいは複数のグ
ループに分けたグループ内の全信号について前記安定期
間となるブロツク内にストローブポイントを設定した期
待値を抽出する方法も提供する。
〔実施例〕
以下、この発明の実施例を添付図面を参照して具体的
に説明する。
第1図は、この発明を実施した論理シミユレーシヨン
の手順の一例を示す説明図であり、破線で囲んだ部分が
この発明による部分である。
この実施例では、設計した論理回路(実際にはコンピ
ユータによる設計データ)に対して、テスト設計によつ
て作成したテストパターンを用いて、最小値デイレイ・
シミユレーシヨン(論理回路内の全素子の遅延時間を最
小と想定した時の論理シミユレーシヨン)と、最大値デ
イレイ・シミユレーシヨン(論理回路内の全素子の遅延
時間を最大と想定した時の論理シミユレーシヨン)とを
実行し、その結果である各出力信号のデータをそれぞれ
シミユレーシヨン結果フアイルに格納する。
そして、その各シミユレーシヨン結果のデータからス
トローブポイントを検索して、全ての出力信号に共通
の、あるいはグループ分けした出力信号群毎に共通のス
トローブポイントを設定し、そのストローブポイントで
の各出力信号の期待値を抽出する。
その設定したストローブポイントと抽出した期待値と
によつて論理検証を行なう。
第2図は、上述のストローブポイント探索を行なうた
めの装置のブロツク図であり、最小値デイレイ・シミユ
レーシヨン結果と最大値デイレイ・シミユレーシヨン結
果のデータをそれぞれ格納したフアイル1a,1bと、その
各フアイルのデータを信号別に読み取る読取部2と、論
理シミシユレーシヨンの各テストサイクルを多数のブロ
ツクに分割するブロツク化部3と、その各信号別データ
のイベント(変化)を検出してブロツク毎に符号化する
イベント判別/符号化部4と、その結果から論理演算し
てストローブポイントを設定する論理演算部5とによつ
て構成されている。
そこで、この実施例によるストローブポイントの探索
方法について、第3図のフローチヤートに沿つて第4図
乃至第6図のタイムチヤートも参照しながら説明する。
先ず、ブロツク化部3によつて、第4図に示すように
論理シミユレーシヨンのテストサイクルT内を多数の均
等な時間のブロツクN1〜Nnに分割する。したがって、そ
の各ブロツクがテストサイクルTの開始ピリオツドから
の相対時間を表わすことになる。
そこで、読取部2によつて最小値デイレイ・シミユレ
ーシヨン結果のフアイル1aをリードし、イベント判別/
符号化部4が、その信号別データMINのうちテストサイ
クルT内で第5図(A)又は(B)に示すように変化
(イベント)が発生したブロツクを最小値イベントブロ
ツクとして判別する。
そして、この最小値イベントブロツク内で信号の論理
値が“0"→“1"に立上つていればそのブロツクの論理値
を“1"にし、“1"→“0"に立下つていればそのブロツク
の論理部を“0"にすると共に、その他のブロツクはデー
タどうりの論理値にする処理をデータの終りを示すEOF
を読み込むまで行なつて、各ブロツクの論理値を第1の
ブロツク別論理値Min(t)として決定する。
次に、読取部2によつて最大値デイレイ・シミユレー
シヨン結果のフアイル1bをリードし、イベント判別/符
号化部4が、その信号別データMAXのうちテストサイク
ルT内で変化(イベント)が発生したブロツクを最大値
イベントブロツクとして判別する。
そして、この最大値イベントブロツク内で信号の論理
値が“0"→“1"に立上つていればそのブロツクの論理値
を“0"にし、“1"→“0"に立下つていればそのブロツク
の論理値を“1"にすると共に、その他のブロツクはデー
タどうりの論理値にする処理をデータの終りを示すEOF
を読み込むまで行なつて、各ブロツクの論理値を第2の
ブロツク別論理値Max(t)として決定する。
このように決定された第1のブロツク別論理値Min
(t)と第2のブロツク別論理値Max(t)とから、論
理演算部5が信号別及びテストサイクル別に、次の論理
式による演算を行なう。
S′=(Min(t)∨Max(t))∀(Min(t)∧Max(t)) 上式中の記号∨,∧,∀は次の意味を表わす。
∨:OR(論理和),∧:AND(論理積) ∀:EXOR(排他的論理和) さらに、信号別に全テストサイクルについてこの演算
結果S′,S″,…の論理和をとつてSとする(S=S′
∨S″∨……)。
そして、第6図に示すように、そのSの値が“1"のブ
ロツクはストローブポイントを設定できない禁止区間、
“0"のブロツクはストローブポイントを設定できる安定
期間と判定する。
さらに、論理シミユレーシヨン結果の全信号につい
て、このSの論理和(OR)をとり、その結果が“0"のブ
ロツクが全信号に共通の安定期間であるから、そのブロ
ツク内にストローブポイントを設定する。この場合には
全信号に対して1本のストローブポイントを設定でき
る。
このような全信号に共通な安定期間がない場合は、全
信号のうち安定期間が近似的なブロツクを集めて全信号
を複数のグループに分け、その各グループ内で各信号に
ついて上述の論理演算をして得たSの論理和をとり、そ
の結果が“0"のブロツク内にストローブポイントを設定
する。
この場合のグループ分けの数は、LSIテスタによつて
決められているストローブポイントの本数に準じる。
このようにしてストローブポイントが決まると、その
ポイントにより、最小値デイレイ・シミユレーシヨン結
果のフアイル1aと最大値デイレイ・シミユレーシヨン結
果のフアイル1bから期待値を自動的に抽出できる。
なお、この抽出した期待値によつて論理検証を行なう
際には、ストローブポイント探索時にMINとMAXのシミユ
レーシヨン結果を観測しているので、論理検証の一部で
ある期待値の比較は省略することができる。
ここで、上述の第1,第2のブロツク別論理値Min
(t),Max(t)の決定と論理演算による禁止期間と安
定期間の判別処理について、第5図及び第6図に示した
例によつてさらに具体的に説明する。
なお以下の説明では、最小値デイレイ・シミユレーシ
ヨン結果の信号別データをMIN,最大値デイレイ・シミユ
レーシヨン結果の信号別データをMAX,第1のブロツク別
論理値をMin(t),第2のブロツク別論理値をMax
(t)と、それぞれ略記する。
あるテストサイクルにおいて、第5図(A)に示すよ
うにMIN及びMAXが変化したとすると、最小値イベントブ
ロツクはブロツクN4,最大値イベントブロツクはブロツ
クN7であり、それらがいずれも立上りイベントであるか
ら、ブロツクN4のMin(t)は“1"になり、ブロツクN7
のMax(t)は“0"になる。したがつて、各ブロツクのM
in(t)及びMax(t)は同図に示すように決定され
る。
そして、前述の論理演算EXORによるS′は、N1〜N3,N
8〜Nn=“0",N4〜N7=“1"となる。
また、他のテストサイクルにおいて、第5図(B)に
示すようにMIN及びMAXが変化したとすると、最小値イベ
ントブロツクはブロツクN5とN12,最大値イベントブロツ
クはブロツクN6とN13であり、ブロツクN5とN6は立上り
イベントで、ブロツクN12とN13は立下りイベントであ
る。
したがつて、ブロツクN5のMin(t)は“1",ブロツク
N12のMin(t)は“0"になり、ブロックN6のMax(t)
は“0",ブロツクN13のMax(t)は“1"になる。それに
よつて、各ブロツクのMin(t)及びMax(t)は同図に
示すように決定される。
そして、前述の論理演算EXORによるS″は、N1〜N4,N
7〜N11,N14〜Nn=“0",N5,N6,N12,N13=“1"となる。
そこで、この2つのテストサイクルによる論理演算結
果S′とS″のORをとると、Sは第6図に示すようにな
る。なお、実際にはテストサイクル中で信号の変化が発
生した全てのテストサイクルにおける演算結果のORをと
る。
第6図の結果によれば、斜線を施して示すブロツクN4
〜N7及びN12,N13が禁止期間であり、その他のブロツク
が安定期間である。
この場合のブロツク分けの数は、多い程禁止区間を少
なくすることができる演算回数が増えるので、演算処理
に要する時間を考慮して最適数を決める必要がある。
〔発明の効果〕
以上、実施例について説明してきたように、この発明
によれば、論理シミユレーシヨンのテストサイクルを多
数のブロツクに分割して、最小値デイレイ・シミユレー
シヨン結果及び最大値デイレイ・シミユレーシヨン結果
の信号別データを、それぞれ各ブロツク毎に符号化し
て、論理演算によつてストローブポイントを設定できる
安定期間を探索してストローブポイントを設定するよう
にしたので、論理シミユレーシヨン結果からその期待値
を容易に抽出することができる。
したがつて、論理回路設計に伴うテスト設計における
期待値作成作業が簡単になり、自動化も可能になる。
【図面の簡単な説明】
第1図はこの発明を実施した論理シミユレーシヨンの手
順の一例を示す説明図、 第2図は第1図におけるストローブポイント検索を行な
うための装置のブロツク図 第3図は同じくこの実施例によるストロープポイント検
索処理のフロー図、 第4図乃至第6図は同じくその説明に供するタイムチヤ
ート、 第7図はLSIテスタによる論理シミユレーシヨンテスト
サイクルとストローブポイントの説明図、 第8図は論理素子によるデイレイ(伝搬遅延時間)の発
生を説明するための説明図、 第9図は一般的な論理シミユレーシヨンの手順を示す説
明図、 第10図及び第11図は同じくそのシミユレーシヨンモード
の異なる例を示すフロー図、 第12図及び第13図はそれぞれ第10図及び第11図に示した
シミユレーシヨンモードによるシミユレーシヨン結果の
例を示すタイチヤートである。 1a……最小値デイレイ・シミユレーシヨン結果のフアイ
ル 1b……最大値デイレイ・シミユレーシヨン結果のフアイ
ル 2……読取部、3……ブロツク化部 4……イベント判別/符号化部 5……論理演算部

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】論理回路の論理シミユレーシヨンを行なう
    各テストサイクル内を多数の均等な時間のブロツクに分
    割し、 論理回路内の全素子の遅延時間を最小と想定した時の論
    理シミユレーシヨン結果の信号別データのうち、前記テ
    ストサイクル内で変化があつたデータについて、その変
    化が発生したブロツクを判別して最小値イベントブロツ
    クとすると共に、 論理回路内の全素子の遅延時間を最大と想定した時の論
    理シミユレーシヨン結果の信号別データのうち、前記テ
    ストサイクル内で変化があつたデータについても、その
    変化が発生したブロツクを判別した最大値イベントブロ
    ツクとし、 前記信号別データの各信号別に、全テストサイクルにつ
    いて前記各テストサイクル中で前記最小値イベントブロ
    ツクから前記最大値イベントブロツクまでの間に入るブ
    ロツクを禁止期間とし、それ以外のブロツクを安定期間
    と判定して、 前記論理シミユレーシヨン結果の全信号あるいは複数の
    グループに分けたグループ内の全信号について前記安定
    期間となるブロツク内にストローブポイントを設定して
    期待値を抽出することを特徴とする論理回路シミユレー
    シヨン用期待値抽出方法。
  2. 【請求項2】論理回路の論理シミユレーシヨンを行なう
    各テストサイクル内を多数の均等な時間のブロツクに分
    割し、 論理回路内の全素子の遅延時間を最小と想定した時の論
    理シミユレーシヨン結果の信号別データのうち、前記テ
    ストサイクル内で変化があつたデータについて、その変
    化が立上りであれば発生したブロツクの論理値を“1"に
    し、その変化が立下りであれば発生したブロツクの論理
    値を“0"にし、その他のブロツクはデータどうりの論理
    値にして各ブロツクごとに第1のブロツク別論理値Min
    (t)を決定し、 論理回路内の全素子の遅延時間を最大と想定した時の論
    理シミユレーシヨン結果の信号別データのうち、前記テ
    ストサイクル内で変化があつたデータについて、その変
    化が立上りであれば発生したブロツクの論理値を“0"に
    し、その変化が立下りであれば発生したブロツクの論理
    値を“1"にし、その他のブロツクはデータどうりの論理
    値にして各ブロツクごとに第2のブロツク別論理値Max
    (t)を決定し、 これらの第1,第2のブロツク別論理値Min(t),Max
    (t)から前記信号別データの各信号別及びテストサイ
    クル別に、Min(t)とMax(t)の論理和とMin(t)
    とMax(t)の論理積との排他的論理和をとり、 前記信号別に、全テストサイクルについて前記各テスト
    サイクルごとの上記論理演算結果の論理和をとって、そ
    の結果が“1"のブロツクは禁止期間、“0"のブロツクは
    安定期間と判定して、前記論理シミユレーシヨン結果の
    全信号あるいは複数のグループに分けたグループ内の全
    信号について前記安定期間となる、ブロツク内にストロ
    ーブポイントを設定して期待値を抽出することを特徴と
    する論理回路シミユレーシヨン用期待値抽出方法。
JP1127292A 1989-05-20 1989-05-20 論理回路シミユレーシヨン用期待値抽出方法 Expired - Lifetime JP3017504B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1127292A JP3017504B2 (ja) 1989-05-20 1989-05-20 論理回路シミユレーシヨン用期待値抽出方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1127292A JP3017504B2 (ja) 1989-05-20 1989-05-20 論理回路シミユレーシヨン用期待値抽出方法

Publications (2)

Publication Number Publication Date
JPH02306180A JPH02306180A (ja) 1990-12-19
JP3017504B2 true JP3017504B2 (ja) 2000-03-13

Family

ID=14956354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1127292A Expired - Lifetime JP3017504B2 (ja) 1989-05-20 1989-05-20 論理回路シミユレーシヨン用期待値抽出方法

Country Status (1)

Country Link
JP (1) JP3017504B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005172549A (ja) 2003-12-10 2005-06-30 Matsushita Electric Ind Co Ltd 半導体集積回路の検証方法及びテストパターンの作成方法
JP4839638B2 (ja) * 2005-03-07 2011-12-21 横河電機株式会社 テスタシミュレーション装置及びテストシミュレーション方法

Also Published As

Publication number Publication date
JPH02306180A (ja) 1990-12-19

Similar Documents

Publication Publication Date Title
US6370675B1 (en) Semiconductor integrated circuit design and evaluation system using cycle base timing
CN112702342B (zh) 网络事件处理方法、装置、电子设备及可读存储介质
US4922445A (en) Logic circuit simulation method
CN110414277B (zh) 基于多特征参数的门级硬件木马检测方法
US20160255109A1 (en) Detection method and apparatus
US5771375A (en) Automatic delay adjustment for static timing analysis using clock edge identification and half cycle paths
CN111639470B (zh) 一种处理器协同芯片的仿真测试方法、系统及相关组件
JP6345346B2 (ja) 分析装置及び分析方法及び分析プログラム
JP3017504B2 (ja) 論理回路シミユレーシヨン用期待値抽出方法
US20030125921A1 (en) Circuit simulation apparatus, circuit simulation method, circuit simulation program, and storage medium storing circuit simulation program
US6317861B1 (en) Delay verification device for logic circuit and delay verification method therefor
JP2018014000A (ja) テスト支援プログラム、テスト支援装置、及びテスト支援方法
JP2006329735A (ja) 時間間隔測定方法および装置
JP2809168B2 (ja) タイミング検証方法
US7155652B1 (en) Digital signal processing for real time classification of failure bitmaps in integrated circuit technology development
JP3047884B2 (ja) 論理合成方法および装置
JP3549338B2 (ja) テストパターン作成方法およびテストパターン作成装置
CN116542196B (zh) 基于有效时钟路径的集成电路时序分析方法、系统及介质
CN117373524B (zh) 存储芯片老化测试的监控方法及系统
JP2845478B2 (ja) 論理回路の遅延時間解析装置
JP2862297B2 (ja) 論理レベル比較回路
JP3874879B2 (ja) スタンバイ電流測定時期検出装置
JP3171236B2 (ja) 入力端子競合パターン検出システム
CN117172164A (zh) 时序逻辑元件性能评估方法及设备
CN117215864A (zh) 指标异常区间检测方法、装置、计算机设备及存储介质