JP2862297B2 - 論理レベル比較回路 - Google Patents
論理レベル比較回路Info
- Publication number
- JP2862297B2 JP2862297B2 JP1325284A JP32528489A JP2862297B2 JP 2862297 B2 JP2862297 B2 JP 2862297B2 JP 1325284 A JP1325284 A JP 1325284A JP 32528489 A JP32528489 A JP 32528489A JP 2862297 B2 JP2862297 B2 JP 2862297B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- latch
- circuit
- input data
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003111 delayed effect Effects 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 6
- 238000012360 testing method Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measurement Of Current Or Voltage (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】 「産業上の利用分野」 この発明は例えばICテスタの交流機能試験に用いら
れ、入力データを基準値とコンパレータで比較し、その
表示出力をラッチし、そのラッチから入力データが高レ
ベルか低レベルかを示す比較結果として出力とする論理
レベル比較回路に関する。
れ、入力データを基準値とコンパレータで比較し、その
表示出力をラッチし、そのラッチから入力データが高レ
ベルか低レベルかを示す比較結果として出力とする論理
レベル比較回路に関する。
「従来の技術」 例えばICテスタにおいて被試験IC素子11に試験パター
ンを印加し、その時の被試験IC素子11の出力データをコ
ンパレータ12で端子13の基準電圧Vrと比較し、そのコン
パレータ12の出力を端子14からのラッチクロック（スト
ローブ）でラッチ15にラッチし、ラッチ15の出力を、被
試験IC素子11の出力データの基準電圧Vrとの比較結果、
つまり出力データが高レベルであるか低レベルであるか
の判定結果とする。このラッチ15の出力はICテスタのデ
ジタル系回路へ供給され、例えば期待値パタンと論理比
較される。
ンを印加し、その時の被試験IC素子11の出力データをコ
ンパレータ12で端子13の基準電圧Vrと比較し、そのコン
パレータ12の出力を端子14からのラッチクロック（スト
ローブ）でラッチ15にラッチし、ラッチ15の出力を、被
試験IC素子11の出力データの基準電圧Vrとの比較結果、
つまり出力データが高レベルであるか低レベルであるか
の判定結果とする。このラッチ15の出力はICテスタのデ
ジタル系回路へ供給され、例えば期待値パタンと論理比
較される。
「発明が解決しようとする課題」 第７図Ａの線16に示すようにコンパレータ12の入力デ
ータが低レベルから高レベルへ立上る途中の時点t1に基
準電圧Vrを越えたとすると、コンパレータ12の出力は曲
線17で示すように、時点t1から時間tLHだけ遅れて低レ
ベルから高レベルになり、この高レベルが安定するに必
要な最小時間tS1の後にラッチクロックP1でラッチする
と、入力データの時点t1のレベルがラッチ15に高レベル
としてラッチされる。つまり入力データが低レベルから
高レベルに変化した時に、その変化時点t1から、その変
化を正しくラッチ15に取り込むことができるまでの最小
時間はTLH＝tLH＋tS1となり、ラッチクロックP1はそれ
よりもTLHだけ前の時点t1の入力データの比較結果を取
り込んだことになる。一方、第７図Ｂの線18に示すよう
に、コンパレータ12の入力データが高レベルから低レベ
ルに立下る途中の時点t1に基準電圧Vr以下になったとす
ると、コンパレータ12の出力は曲線19で示すように、時
点t1から時間tLHだけ遅れて高レベルから低レベルにな
り、この低レベルが安定するに必要な最小時間tS2の後
にラッチクロックP2でラッチすると、入力データの時点
t1のレベルがラッチ15に低レベルとしてラッチされる。
つまり入力データが高レベルから低レベルに変化した時
に、その変化時点t1から、その変化を正しくラッチ15に
取り込むことができるまでの最小時間はTLH＝tHL＋tS2
となり、ラッチクロックP2はそれよりもTLHだけ前の時
点t1の入力データの比較結果を取り込んだことになる。
ータが低レベルから高レベルへ立上る途中の時点t1に基
準電圧Vrを越えたとすると、コンパレータ12の出力は曲
線17で示すように、時点t1から時間tLHだけ遅れて低レ
ベルから高レベルになり、この高レベルが安定するに必
要な最小時間tS1の後にラッチクロックP1でラッチする
と、入力データの時点t1のレベルがラッチ15に高レベル
としてラッチされる。つまり入力データが低レベルから
高レベルに変化した時に、その変化時点t1から、その変
化を正しくラッチ15に取り込むことができるまでの最小
時間はTLH＝tLH＋tS1となり、ラッチクロックP1はそれ
よりもTLHだけ前の時点t1の入力データの比較結果を取
り込んだことになる。一方、第７図Ｂの線18に示すよう
に、コンパレータ12の入力データが高レベルから低レベ
ルに立下る途中の時点t1に基準電圧Vr以下になったとす
ると、コンパレータ12の出力は曲線19で示すように、時
点t1から時間tLHだけ遅れて高レベルから低レベルにな
り、この低レベルが安定するに必要な最小時間tS2の後
にラッチクロックP2でラッチすると、入力データの時点
t1のレベルがラッチ15に低レベルとしてラッチされる。
つまり入力データが高レベルから低レベルに変化した時
に、その変化時点t1から、その変化を正しくラッチ15に
取り込むことができるまでの最小時間はTLH＝tHL＋tS2
となり、ラッチクロックP2はそれよりもTLHだけ前の時
点t1の入力データの比較結果を取り込んだことになる。
これら最小時間TLH，THLは一般には異なった値であ
り、仮にTLH＜THLの場合に、時点t1における入力データ
の比較結果を取り込みたいために、時点t1からTLH遅れ
たラッチクロックP1のタイミングで高レベルから低レベ
ルに変化する入力データに対するコンパレータ12の出力
をラッチ15にラッチすると、Δｔ（＝THL−TLH）だけ、
時点t1より前の入力データの状態をラッチ15にラッチし
てしまい、誤った比較結果を出力することになる。この
ため従来においてはTLHとTHLとの差が小さい高価なコン
パレータおよびラッチを使用して、取り込みたい時点の
入力データのレベルの比較結果がなるべく正しく得られ
るようにしていた。
り、仮にTLH＜THLの場合に、時点t1における入力データ
の比較結果を取り込みたいために、時点t1からTLH遅れ
たラッチクロックP1のタイミングで高レベルから低レベ
ルに変化する入力データに対するコンパレータ12の出力
をラッチ15にラッチすると、Δｔ（＝THL−TLH）だけ、
時点t1より前の入力データの状態をラッチ15にラッチし
てしまい、誤った比較結果を出力することになる。この
ため従来においてはTLHとTHLとの差が小さい高価なコン
パレータおよびラッチを使用して、取り込みたい時点の
入力データのレベルの比較結果がなるべく正しく得られ
るようにしていた。
この発明の目的は安価なコンパレータ、ラッチを用い
て目的とする時点での入力データの基準値との比較結果
を出力することができる論理レベル比較回路を提供する
ことにある。
て目的とする時点での入力データの基準値との比較結果
を出力することができる論理レベル比較回路を提供する
ことにある。
「課題を解決するための手段」 この発明の論理レベル比較回路は、入力データと基準
値とを比較するコンパレータと、そのコンパレータの出
力がラッチクロックでラッチされる第１ラッチと、上記
ラッチクロックを遅延する遅延素子と、その遅延素子で
遅延されたラッチクロックにより上記コンパレータの出
力がラッチされる第２ラッチと、上記第１、第２ラッチ
の各出力が供給されるアンド回路と、上記第１、第２ラ
ッチの各出力が供給されるオア回路と、上記アンド回路
の出力と上記オア回路の出力との何れかを選択して比較
結果として出力する選択回路とを有し、上記入力データ
が低レベルから高レベルに変化した時に、その変化時点
から、その変化を正しくラッチに取り込むことができる
までの最小時間TLHと、上記入力データが高レベルから
低レベルに変化した時に、その変化時点から、その変化
を正しくラッチに取り込むことができるまでの最小時間
THLとの差｜TLH−THL｜を上記遅延素子の遅延量とさ
れ、上記TLHが上記THLよりも小さい時は上記アンド回路
の出力が上記選択回路で選択され、上記TLHが上記THLよ
りも大きい時は上記オア回路の出力が上記選択回路で選
択されている。
値とを比較するコンパレータと、そのコンパレータの出
力がラッチクロックでラッチされる第１ラッチと、上記
ラッチクロックを遅延する遅延素子と、その遅延素子で
遅延されたラッチクロックにより上記コンパレータの出
力がラッチされる第２ラッチと、上記第１、第２ラッチ
の各出力が供給されるアンド回路と、上記第１、第２ラ
ッチの各出力が供給されるオア回路と、上記アンド回路
の出力と上記オア回路の出力との何れかを選択して比較
結果として出力する選択回路とを有し、上記入力データ
が低レベルから高レベルに変化した時に、その変化時点
から、その変化を正しくラッチに取り込むことができる
までの最小時間TLHと、上記入力データが高レベルから
低レベルに変化した時に、その変化時点から、その変化
を正しくラッチに取り込むことができるまでの最小時間
THLとの差｜TLH−THL｜を上記遅延素子の遅延量とさ
れ、上記TLHが上記THLよりも小さい時は上記アンド回路
の出力が上記選択回路で選択され、上記TLHが上記THLよ
りも大きい時は上記オア回路の出力が上記選択回路で選
択されている。
「実施例」 第１図にこの発明の実施例を示す。例えば被試験IC素
子11からのデータがコンパレータ12で端子13からの基準
電圧Vrと比較され、コンパレータ12の出力はフリップフ
ロップよりなる第１ラッチ21に端子14からのラッチクロ
ックでラッチされ、端子14からのラッチクロックは遅延
素子22へも供給され、遅延素子22で遅延されたラッチク
ロックによりコンパレータ12の出力がフリップフロップ
よりなる第２ラッチ23にラッチされる。第１ラッチ21、
第２ラッチ23の各出力はアンド回路24へ供給されると共
にオア回路25へも供給され、アンド回路24の出力および
オア回路25の出力は選択回路26内のゲート27,28へそれ
ぞれ供給され、ゲート27,28の各出力はオアゲート29へ
供給され、ゲート27に端子31から選択信号が供給され、
この選択信号の反転信号がゲート28へ供給される。選択
回路26から選択信号に応じてアンド回路24またはオア回
路25の出力が比較結果として出力され、例えばICテスタ
のデジタル系回路で供給される。
子11からのデータがコンパレータ12で端子13からの基準
電圧Vrと比較され、コンパレータ12の出力はフリップフ
ロップよりなる第１ラッチ21に端子14からのラッチクロ
ックでラッチされ、端子14からのラッチクロックは遅延
素子22へも供給され、遅延素子22で遅延されたラッチク
ロックによりコンパレータ12の出力がフリップフロップ
よりなる第２ラッチ23にラッチされる。第１ラッチ21、
第２ラッチ23の各出力はアンド回路24へ供給されると共
にオア回路25へも供給され、アンド回路24の出力および
オア回路25の出力は選択回路26内のゲート27,28へそれ
ぞれ供給され、ゲート27,28の各出力はオアゲート29へ
供給され、ゲート27に端子31から選択信号が供給され、
この選択信号の反転信号がゲート28へ供給される。選択
回路26から選択信号に応じてアンド回路24またはオア回
路25の出力が比較結果として出力され、例えばICテスタ
のデジタル系回路で供給される。
入力データが低レベルから高レベルに変化した時に、
その変化時点から、その変化を正しくラッチに取り込む
ことができるまでの最小時間TLHと、入力データが高レ
ベルから低レベルに変化した時に、その変化時点から、
その変化を正しくラッチに取り込むことができるまでの
最小時間THLとの差｜TLH−THL｜を遅延素子22の遅延量
とする。
その変化時点から、その変化を正しくラッチに取り込む
ことができるまでの最小時間TLHと、入力データが高レ
ベルから低レベルに変化した時に、その変化時点から、
その変化を正しくラッチに取り込むことができるまでの
最小時間THLとの差｜TLH−THL｜を遅延素子22の遅延量
とする。
次に遅延素子22の遅延量の設定手順と、端子31に与え
る選択信号の決定とを説明する。まず遅延素子22の遅延
量をゼロとして、コンパレータ12の入力端子32に基準ク
ロックを与え、端子14のラッチクロックの位相を徐々に
変化（スイープ）させる。この時の第１、第２ラッチ2
1,23の出力を監視して基準クロックの立上りからラッチ
の出力が高レベルとなるまでの最小時間、つまりT
LHと、基準クロックの立下りからラッチの出力が低レベ
ルとなるまでの最小時間、つまりTHLとの何れが大きい
かを調べる。
る選択信号の決定とを説明する。まず遅延素子22の遅延
量をゼロとして、コンパレータ12の入力端子32に基準ク
ロックを与え、端子14のラッチクロックの位相を徐々に
変化（スイープ）させる。この時の第１、第２ラッチ2
1,23の出力を監視して基準クロックの立上りからラッチ
の出力が高レベルとなるまでの最小時間、つまりT
LHと、基準クロックの立下りからラッチの出力が低レベ
ルとなるまでの最小時間、つまりTHLとの何れが大きい
かを調べる。
次にTLH＜THLの場合は、第２図Ａに示すように入力端
子32に低レベルから高レベルに立上るデータを入力し、
その時得られるコンパータ12の出力（第２図Ｂ）の高レ
ベルを正しく第１ラッチ21に取り込むことができる最も
早いタイミングのラッチクロックP1を求め、次に端子14
のラッチクロックをこのラッチクロックP1のタイミング
に保持した状態で、入力端子32に第２図Ｃに示すように
高レベルから低レベルに立下るデータを入力し、第２ラ
ッチ23の出力を端子33より監視し、その時得られるコン
パレータ12の出力（第２図Ｄ）の低レベルを正しく第２
ラッチ23に取り込むことができるまで遅延素子22の遅延
量を増加させ、その時の遅延量D1を保持させる。つま
り、第１ラッチ21に与えられるラッチクロックP1と第２
ラッチ23に与えられる遅延ラッチクロックP2との時間差
がD1となり、かつD1＝THL−TLHとなる。またこの時、つ
まりTHL＞TLHの時は端子31の選択信号Ｓを高レベルＨに
する。
子32に低レベルから高レベルに立上るデータを入力し、
その時得られるコンパータ12の出力（第２図Ｂ）の高レ
ベルを正しく第１ラッチ21に取り込むことができる最も
早いタイミングのラッチクロックP1を求め、次に端子14
のラッチクロックをこのラッチクロックP1のタイミング
に保持した状態で、入力端子32に第２図Ｃに示すように
高レベルから低レベルに立下るデータを入力し、第２ラ
ッチ23の出力を端子33より監視し、その時得られるコン
パレータ12の出力（第２図Ｄ）の低レベルを正しく第２
ラッチ23に取り込むことができるまで遅延素子22の遅延
量を増加させ、その時の遅延量D1を保持させる。つま
り、第１ラッチ21に与えられるラッチクロックP1と第２
ラッチ23に与えられる遅延ラッチクロックP2との時間差
がD1となり、かつD1＝THL−TLHとなる。またこの時、つ
まりTHL＞TLHの時は端子31の選択信号Ｓを高レベルＨに
する。
TLH＞THLの場合は、第３図Ａに示すように入力端子32
に高レベルから低レベルに変化するデータを入力し、そ
の時得られるコンパレータ12の出力（第３図Ｂ）の低レ
ベルを正しく第１ラッチ21に取り込むことができる最も
早いタイミングのラッチクロックP1を求め、次に端子14
のラッチクロックをラッチクロックP1のタイミングに保
持した状態で、入力端子32に第３図Ｃに示すように低レ
ベルから高レベルに立上るデータを入力し、その時得ら
れるコンパレータ12の出力（第３図Ｄ）の高レベルを正
しく第２ラッチ23に取り込むことができるまで遅延素子
22の遅延量を増加させ、その時の遅延量D2を保持させ
る。つまり、第１ラッチ21に与えられるラッチクロック
P1と第２ラッチ23に与えられる遅延ラッチクロックP2と
の時間差がD2となり、かつD2＝TLH−THLとなる。またこ
の時、つまりTHL＜TLHの時は端子31の選択信号Ｓを低レ
ベルＬにする。
に高レベルから低レベルに変化するデータを入力し、そ
の時得られるコンパレータ12の出力（第３図Ｂ）の低レ
ベルを正しく第１ラッチ21に取り込むことができる最も
早いタイミングのラッチクロックP1を求め、次に端子14
のラッチクロックをラッチクロックP1のタイミングに保
持した状態で、入力端子32に第３図Ｃに示すように低レ
ベルから高レベルに立上るデータを入力し、その時得ら
れるコンパレータ12の出力（第３図Ｄ）の高レベルを正
しく第２ラッチ23に取り込むことができるまで遅延素子
22の遅延量を増加させ、その時の遅延量D2を保持させ
る。つまり、第１ラッチ21に与えられるラッチクロック
P1と第２ラッチ23に与えられる遅延ラッチクロックP2と
の時間差がD2となり、かつD2＝TLH−THLとなる。またこ
の時、つまりTHL＜TLHの時は端子31の選択信号Ｓを低レ
ベルＬにする。
このようにするとTLH＜THLの場合は選択信号Ｓにより
アンド回路24の出力が選択され、第１ラッチ21の出力
と、第２ラッチ23の出力とにより、選択回路26の出力
（比較結果）Ｅは第４図に示すようになる。第１、第２
ラッチ21,23の各出力がＨの場合は、ＥはＨとなり、入
力データが低レベルから高レベルに立上ってしまった状
態を出力し、このラッチクロックP1で決まる。つまり第
８図Ａに示すごとく、コンパレータ13の出力が低レベル
から高レベルに変化してしまってから、ラッチクロック
P1で第１ラッチ21の出力がＨになり、次いでラッチクロ
ックP2で第２ラッチ23の出力がＨになり、従ってＥの出
力はＨとなってこのデータが出力される。第１ラッチ21
の出力がＨで第２ラッチ23の出力がＬの場合は、入力デ
ータが高レベルから低レベルに立下り、その時の高レベ
ルをP1で、低レベルをP2で取り込んだ状態で、立下り時
にはラッチクロックはP2による取り込みが優先し、Ｅは
Ｌとなっている。つまり第８図Ｂに示すごとく、コンパ
レータ12の出力が高レベルから低レベルに変化する過程
において、ラッチクロックP1で第１ラッチ21の出力がＨ
のままであり、次いでラッチクロックP2で第２ラッチ23
の出力がＬになり、従ってＥの出力はＬとなってこのデ
ータが出力される。第１、第２ラッチ21,23の各出力が
Ｌの場合は、ＥはＬとなり、入力データが高レベルから
低レベルになってしまった状態である。つまり第８図Ｃ
に示すごとく、コンパレータ12の出力が高レベルから低
レベルに変化してしまってから、ラッチクロックP1で第
１ラッチ21の出力がＬになり、次いでラッチクロックP2
で第２ラッチ23の出力がＬになり、従ってＥの出力がＬ
となってこのデータが出力される。第１ラッチ21の出力
がＬ、第２ラッチ23の出力がＨの場合はＥはＬとなり、
入力データが低レベルから高レベルに立上り、その低レ
ベルをラッチクロックP1で取り込み、高レベルをラッチ
クロックP2で取り込んだ状態で、立上り時にはラッチク
ロックP1による取り込みが優先し、ＥはＬとなってい
る。つまり第８図Ｄに示すごとく、コンパレータ12の出
力が低レベルから高レベルに変化する過程において、ラ
ッチクロックP1で第１ラッチ21の出力がＬのままであ
り、次いでラッチクロックP2で第２ラッチ23の出力がＨ
になり、Ｅの出力はＬとなってこのデータが出力される
（このような場合は別途の手段でこのデータの廃棄やラ
ッチクロックP1の位相調整等の処理が必要となる。）。
このようにTLHがTHLよりも小さい場合は、第８図Ａと第
８図Ｄに示すごとく、立り上がりの入力データはラッチ
クロックP1で取り込まれた状態が比較結果として出力さ
れ、第８図Ｂと第８図Ｃに示すごとく、立ち下がりの入
力データはラッチクロックP2で取り込まれた状態が比較
結果として出力され、常に目的とするタイミングに対す
る入力データの基準値との比較結果を出力することがで
きる。
アンド回路24の出力が選択され、第１ラッチ21の出力
と、第２ラッチ23の出力とにより、選択回路26の出力
（比較結果）Ｅは第４図に示すようになる。第１、第２
ラッチ21,23の各出力がＨの場合は、ＥはＨとなり、入
力データが低レベルから高レベルに立上ってしまった状
態を出力し、このラッチクロックP1で決まる。つまり第
８図Ａに示すごとく、コンパレータ13の出力が低レベル
から高レベルに変化してしまってから、ラッチクロック
P1で第１ラッチ21の出力がＨになり、次いでラッチクロ
ックP2で第２ラッチ23の出力がＨになり、従ってＥの出
力はＨとなってこのデータが出力される。第１ラッチ21
の出力がＨで第２ラッチ23の出力がＬの場合は、入力デ
ータが高レベルから低レベルに立下り、その時の高レベ
ルをP1で、低レベルをP2で取り込んだ状態で、立下り時
にはラッチクロックはP2による取り込みが優先し、Ｅは
Ｌとなっている。つまり第８図Ｂに示すごとく、コンパ
レータ12の出力が高レベルから低レベルに変化する過程
において、ラッチクロックP1で第１ラッチ21の出力がＨ
のままであり、次いでラッチクロックP2で第２ラッチ23
の出力がＬになり、従ってＥの出力はＬとなってこのデ
ータが出力される。第１、第２ラッチ21,23の各出力が
Ｌの場合は、ＥはＬとなり、入力データが高レベルから
低レベルになってしまった状態である。つまり第８図Ｃ
に示すごとく、コンパレータ12の出力が高レベルから低
レベルに変化してしまってから、ラッチクロックP1で第
１ラッチ21の出力がＬになり、次いでラッチクロックP2
で第２ラッチ23の出力がＬになり、従ってＥの出力がＬ
となってこのデータが出力される。第１ラッチ21の出力
がＬ、第２ラッチ23の出力がＨの場合はＥはＬとなり、
入力データが低レベルから高レベルに立上り、その低レ
ベルをラッチクロックP1で取り込み、高レベルをラッチ
クロックP2で取り込んだ状態で、立上り時にはラッチク
ロックP1による取り込みが優先し、ＥはＬとなってい
る。つまり第８図Ｄに示すごとく、コンパレータ12の出
力が低レベルから高レベルに変化する過程において、ラ
ッチクロックP1で第１ラッチ21の出力がＬのままであ
り、次いでラッチクロックP2で第２ラッチ23の出力がＨ
になり、Ｅの出力はＬとなってこのデータが出力される
（このような場合は別途の手段でこのデータの廃棄やラ
ッチクロックP1の位相調整等の処理が必要となる。）。
このようにTLHがTHLよりも小さい場合は、第８図Ａと第
８図Ｄに示すごとく、立り上がりの入力データはラッチ
クロックP1で取り込まれた状態が比較結果として出力さ
れ、第８図Ｂと第８図Ｃに示すごとく、立ち下がりの入
力データはラッチクロックP2で取り込まれた状態が比較
結果として出力され、常に目的とするタイミングに対す
る入力データの基準値との比較結果を出力することがで
きる。
TLH＞THLの場合は選択信号Ｓによりオア回路25の出力
が選択され、第１ラッチ21の出力と、第２ラッチ23の出
力とにより、選択回路26の出力（比較結果）Ｅは第５図
に示すようになる。第１ラッチ21の出力がＬ、第２ラッ
チ23の出力がＨの場合は立上り入力データの低レベルを
P1で第１ラッチ21に取り込み、高レベルをP2で第２ラッ
チ23に取り込んだ状態でP2による取り込みが優先し、比
較結果はＨとなる。つまり第８図Ｄに示すごとく、コン
パレータ12の出力が低レベルから高レベルに変化する過
程において、ラッチクロックP1で第１ラッチ21の出力が
Ｌのままであり、次いでラッチクロックP2で第２ラッチ
23の出力がＨになり、従ってＥの出力はＨとなってこの
データが出力される。第１ラッチ21の出力がＨ、第２ラ
ッチ23の出力がＬの場合は立下り入力データの高レベル
をP1で第１ラッチ21に取り込み、低レベルをP2で第２ラ
ッチ23に取り込んだ状態でP1による取り込みが優先し、
比較結果はＨとなる。つまり第８図Ｂに示すごとく、コ
ンパレータ12の出力が高レベルから低レベルに変化する
過程において、ラッチクロックP1で第１ラッチ21の出力
がＨのままであり、次いでラッチクロックP2で第２ラッ
チ23の出力がＬになり、Ｅの出力はＨとなってこのデー
タが出力される。このようにTLHがTHLよりも大きい場合
は、第８図Ｄに示すごとく、立ち上がりの入力データは
ラッチクロックP2で取り込まれた状態が比較結果として
出力され、第８図Ｂに示すごとく、立ち下がりの入力デ
ータはラッチクロックP1で取り込まれた状態が比較結果
として出力され、常に目的とするタイミングに対する入
力データの基準値との比較結果を出力することができ
る。
が選択され、第１ラッチ21の出力と、第２ラッチ23の出
力とにより、選択回路26の出力（比較結果）Ｅは第５図
に示すようになる。第１ラッチ21の出力がＬ、第２ラッ
チ23の出力がＨの場合は立上り入力データの低レベルを
P1で第１ラッチ21に取り込み、高レベルをP2で第２ラッ
チ23に取り込んだ状態でP2による取り込みが優先し、比
較結果はＨとなる。つまり第８図Ｄに示すごとく、コン
パレータ12の出力が低レベルから高レベルに変化する過
程において、ラッチクロックP1で第１ラッチ21の出力が
Ｌのままであり、次いでラッチクロックP2で第２ラッチ
23の出力がＨになり、従ってＥの出力はＨとなってこの
データが出力される。第１ラッチ21の出力がＨ、第２ラ
ッチ23の出力がＬの場合は立下り入力データの高レベル
をP1で第１ラッチ21に取り込み、低レベルをP2で第２ラ
ッチ23に取り込んだ状態でP1による取り込みが優先し、
比較結果はＨとなる。つまり第８図Ｂに示すごとく、コ
ンパレータ12の出力が高レベルから低レベルに変化する
過程において、ラッチクロックP1で第１ラッチ21の出力
がＨのままであり、次いでラッチクロックP2で第２ラッ
チ23の出力がＬになり、Ｅの出力はＨとなってこのデー
タが出力される。このようにTLHがTHLよりも大きい場合
は、第８図Ｄに示すごとく、立ち上がりの入力データは
ラッチクロックP2で取り込まれた状態が比較結果として
出力され、第８図Ｂに示すごとく、立ち下がりの入力デ
ータはラッチクロックP1で取り込まれた状態が比較結果
として出力され、常に目的とするタイミングに対する入
力データの基準値との比較結果を出力することができ
る。
「発明の効果」 以上述べたように、この発明によれば入力データの立
上りから、高レベルを検出できるまでの最小時間T
LHと、入力データの立下りから、低レベルを検出できる
までの最小時間THLとが異なっていても、常に目的とす
るタイミングに対する入力データの基準値との比較結果
を得ることができ、従ってコンパレータ12、第１、第２
ラッチ21,23として安価なものを使用することができ、
その他の回路要素も安価なものでよいから、全体として
安価でしかも精確な比較結果を得ることができる。
上りから、高レベルを検出できるまでの最小時間T
LHと、入力データの立下りから、低レベルを検出できる
までの最小時間THLとが異なっていても、常に目的とす
るタイミングに対する入力データの基準値との比較結果
を得ることができ、従ってコンパレータ12、第１、第２
ラッチ21,23として安価なものを使用することができ、
その他の回路要素も安価なものでよいから、全体として
安価でしかも精確な比較結果を得ることができる。
第１図はこの発明の実施例を示すブロック図、第２図は
TLH＜THLの場合の遅延量の決定を説明するための図、第
３図はTLH＞THLの場合の遅延量の決定を説明するための
図、第４図はTLH＜THLの場合の第１、第２ラッチの各出
力と比較結果の関係を示す図、第５図はTLH＞THLの場合
の第１、第２ラッチの各出力と比較結果の関係を示す
図、第６図は従来の論理レベル比較回路を示すブロック
図、第７図は立上りデータと立下りデータとの各比較結
果が得られるまでの時間を説明するための図、第８図は
コンパレータ12の出力とラッチクロックP1、P2とのタイ
ミングを示す図である。
TLH＜THLの場合の遅延量の決定を説明するための図、第
３図はTLH＞THLの場合の遅延量の決定を説明するための
図、第４図はTLH＜THLの場合の第１、第２ラッチの各出
力と比較結果の関係を示す図、第５図はTLH＞THLの場合
の第１、第２ラッチの各出力と比較結果の関係を示す
図、第６図は従来の論理レベル比較回路を示すブロック
図、第７図は立上りデータと立下りデータとの各比較結
果が得られるまでの時間を説明するための図、第８図は
コンパレータ12の出力とラッチクロックP1、P2とのタイ
ミングを示す図である。
Claims (1)
- 【請求項１】入力データと基準値とを比較するコンパレ
ータと、 そのコンパレータの出力がラッチクロックでラッチされ
る第１ラッチと、 上記ラッチクロックを遅延する遅延素子と、 その遅延素子で遅延されたラッチクロックにより上記コ
ンパレータの出力がラッチされる第２ラッチと、 上記第１、第２ラッチの各出力が供給されるアンド回路
と、 上記第１、第２ラッチの各出力が供給されるオア回路
と、 上記アンド回路の出力と上記オア回路の出力との何れか
を選択して比較結果として出力する選択回路とを有し、 上記入力データが低レベルから高レベルに変化した時
に、その変化時点から、その変化を正しくラッチに取り
込むことができるまでの最小時間TLHと、上記入力デー
タが高レベルから低レベルに変化した時に、その変化時
点から、その変化を正しくラッチに取り込むことができ
るまでの最小時間THLとの差｜TLH−THL｜を上記遅延素
子の遅延量とされ、 上記TLHが上記THLよりも小さい時は上記アンド回路の出
力が上記選択回路でが選択され、上記TLHが上記THLより
も大きい時は上記オア回路の出力が上記選択回路で選択
されている論理レベル比較回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1325284A JP2862297B2 (ja) | 1989-12-15 | 1989-12-15 | 論理レベル比較回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1325284A JP2862297B2 (ja) | 1989-12-15 | 1989-12-15 | 論理レベル比較回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03185364A JPH03185364A (ja) | 1991-08-13 |
| JP2862297B2 true JP2862297B2 (ja) | 1999-03-03 |
Family
ID=18175098
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1325284A Expired - Lifetime JP2862297B2 (ja) | 1989-12-15 | 1989-12-15 | 論理レベル比較回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2862297B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4549280B2 (ja) * | 2005-11-07 | 2010-09-22 | 富士通株式会社 | 設計支援装置、設計支援方法、および設計支援プログラム |
| JP2009092421A (ja) * | 2007-10-04 | 2009-04-30 | Yokogawa Electric Corp | Ｉｃテスタ |
| CN115954827A (zh) * | 2022-12-30 | 2023-04-11 | 浙江大华技术股份有限公司 | 保护电路及电子装置 |
-
1989
- 1989-12-15 JP JP1325284A patent/JP2862297B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03185364A (ja) | 1991-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5122694A (en) | Method and electrical circuit for eliminating time jitter caused by metastable conditions in asynchronous logic circuits | |
| US5204564A (en) | Variable delay circuit | |
| US4688947A (en) | Method and apparatus for characterizing propagation delays of integrated circuit devices | |
| JP2653250B2 (ja) | 不安定状態回避回路および不安定状態を回避する方法 | |
| JP3220029B2 (ja) | 入力信号読み取り回路 | |
| US4646297A (en) | Skew detector | |
| US4745310A (en) | Programmable delay circuit | |
| JP2862297B2 (ja) | 論理レベル比較回路 | |
| US20090167317A1 (en) | Apparatus And Method For Test, Characterization, And Calibration Of Microprocessor-Based And Digital Signal Processor-Based Integrated Circuit Digital Delay Lines | |
| US7061224B2 (en) | Test circuit for delay lock loops | |
| US6378092B1 (en) | Integrated circuit testing | |
| JP3061650B2 (ja) | Ｉｃテスターの発生パルスモニタ回路 | |
| US5422896A (en) | Timing check circuit for a functional macro | |
| JP2591849B2 (ja) | テスト回路 | |
| JP2947178B2 (ja) | クロックスキュー判定回路 | |
| JP2885126B2 (ja) | 入力試験回路 | |
| JP2545959B2 (ja) | 集積回路試験装置 | |
| JP2527608Y2 (ja) | 論理判定回路 | |
| JPH06209243A (ja) | デューティファクタ補償回路 | |
| JPH075701Y2 (ja) | トリガ検出回路 | |
| JP2531437B2 (ja) | ビデオ信号検査装置 | |
| JPS61154218A (ja) | 遅延時間測定用比較回路 | |
| JPH0631727B2 (ja) | ノイズ除去能力を有するパルス計測回路 | |
| JPH05196642A (ja) | ディジタルオシロスコープのトリガ回路 | |
| JPH0580079A (ja) | トリガ回路 |