JPH0580079A - トリガ回路 - Google Patents
トリガ回路Info
- Publication number
- JPH0580079A JPH0580079A JP3267055A JP26705591A JPH0580079A JP H0580079 A JPH0580079 A JP H0580079A JP 3267055 A JP3267055 A JP 3267055A JP 26705591 A JP26705591 A JP 26705591A JP H0580079 A JPH0580079 A JP H0580079A
- Authority
- JP
- Japan
- Prior art keywords
- trigger
- output
- trigger condition
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】時間条件でのトリガ発生を可能とする。
【構成】デジタル変換された被測定信号ＡとＣＰＵ４に
より設定された基準値Ｂとを比較する比較回路１１と、
同比較回路１１からの出力がＣＰＵ４により設定された
所定のトリガ条件に一致している場合にトリガ信号を出
力するトリガ条件判断回路１２と、ＣＰＵ４により所定
のカウント期間が設定されるカウンタ１５とを備え、同
カウンタ１５は、比較回路１１からの出力が所定のトリ
ガ条件に一致した際にトリガ条件判断回路１２から出力
されるロード信号によりカウント動作を開始し、そのカ
ウント期間中にトリガ条件判断回路１２からロード信号
が出力された場合には初期値に戻され、その時点から上
記カウント期間のカウント動作を再開するとともに、上
記カウント期間と上記ロード信号の出力タイミングとの
関係によって上記トリガ条件判断回路１２にトリガ出力
制御信号を出力する。
より設定された基準値Ｂとを比較する比較回路１１と、
同比較回路１１からの出力がＣＰＵ４により設定された
所定のトリガ条件に一致している場合にトリガ信号を出
力するトリガ条件判断回路１２と、ＣＰＵ４により所定
のカウント期間が設定されるカウンタ１５とを備え、同
カウンタ１５は、比較回路１１からの出力が所定のトリ
ガ条件に一致した際にトリガ条件判断回路１２から出力
されるロード信号によりカウント動作を開始し、そのカ
ウント期間中にトリガ条件判断回路１２からロード信号
が出力された場合には初期値に戻され、その時点から上
記カウント期間のカウント動作を再開するとともに、上
記カウント期間と上記ロード信号の出力タイミングとの
関係によって上記トリガ条件判断回路１２にトリガ出力
制御信号を出力する。
Description
【０００１】
【産業上の利用分野】この発明はトリガ回路に関し、さ
らに詳しく言えば、例えば波形記録計の記録開始または
記録終了などの制御に適用されるトリガ回路に関するも
のである。
らに詳しく言えば、例えば波形記録計の記録開始または
記録終了などの制御に適用されるトリガ回路に関するも
のである。
【０００２】
【従来の技術】図３を参照して従来例を説明すると、こ
の種のトリガ回路１は比較回路２と、この比較回路２の
出力が所定のトリガ条件と一致した場合にトリガ信号を
出力するトリガ条件判断回路３とを備えている。
の種のトリガ回路１は比較回路２と、この比較回路２の
出力が所定のトリガ条件と一致した場合にトリガ信号を
出力するトリガ条件判断回路３とを備えている。
【０００３】比較回路２には、中央処理装置（ＣＰＵ）
４よりラッチ回路５を介して所定の基準値（トリガレベ
ル）Ｂが設定される。
４よりラッチ回路５を介して所定の基準値（トリガレベ
ル）Ｂが設定される。
【０００４】また、トリガ条件判断回路３には、ＣＰＵ
４よりトリガスロープ（立上り、立下がり）の条件が設
定される。
４よりトリガスロープ（立上り、立下がり）の条件が設
定される。
【０００５】被測定信号は、Ａ／Ｄ変換回路６にてデジ
タルデータに変換された後、ホールド回路７を介して比
較回路２に測定値Ａとして与えられる。なお、Ａ／Ｄ変
換回路６およびホールド回路７はＣＰＵ４に接続されて
いるタイミングコントローラ８により、その同期がとら
れている。
タルデータに変換された後、ホールド回路７を介して比
較回路２に測定値Ａとして与えられる。なお、Ａ／Ｄ変
換回路６およびホールド回路７はＣＰＵ４に接続されて
いるタイミングコントローラ８により、その同期がとら
れている。
【０００６】比較回路２は、測定値ＡとトリガレベルＢ
とを比較し、Ａ＞ＢもしくはＡ＜Ｂのいずれかを出力す
る。
とを比較し、Ａ＞ＢもしくはＡ＜Ｂのいずれかを出力す
る。
【０００７】トリガ条件判断回路３は、その出力を受け
て、予め設定されたトリガ条件と一致している場合に、
トリガ信号を出力する。
て、予め設定されたトリガ条件と一致している場合に、
トリガ信号を出力する。
【０００８】
【発明が解決しようとする課題】しかしながら、設定で
きるトリガ条件は、測定値ＡがトリガレベルＢより大き
いか、小さいかというトリガレベルの条件と、その大小
比較時の波形が立上り時なのか、立下がり時なのかとい
うトリガスロープの条件だけであり、時間についての条
件設定はできなかった。
きるトリガ条件は、測定値ＡがトリガレベルＢより大き
いか、小さいかというトリガレベルの条件と、その大小
比較時の波形が立上り時なのか、立下がり時なのかとい
うトリガスロープの条件だけであり、時間についての条
件設定はできなかった。
【０００９】したがって、例えば被測定信号の周波数が
変動する際にトリガをかけるようなことができなかっ
た。
変動する際にトリガをかけるようなことができなかっ
た。
【００１０】
【課題を解決するための手段】この発明は上記従来の事
情に鑑みなされたもので、その構成上の特徴は、デジタ
ル変換された被測定信号と中央処理装置（ＣＰＵ）によ
り設定された基準値とを比較する比較手段と、同比較手
段からの出力が上記ＣＰＵにより設定された所定のトリ
ガ条件に一致している場合にトリガ信号を出力するトリ
ガ条件判断回路とを備えているトリガ回路において、上
記ＣＰＵにより所定のカウント期間が設定されるカウン
タを備え、同カウンタは、上記比較手段からの出力が所
定のトリガ条件に一致した際に上記トリガ条件判断回路
から出力されるロード信号によりカウント動作を開始
し、そのカウント期間中に上記トリガ条件判断回路から
ロード信号が出力された場合には初期値に戻され、その
時点から上記カウント期間のカウント動作を再開すると
ともに、上記カウント期間と上記ロード信号の出力タイ
ミングとの関係によって上記トリガ条件判断回路にトリ
ガ出力制御信号を出力することにある。
情に鑑みなされたもので、その構成上の特徴は、デジタ
ル変換された被測定信号と中央処理装置（ＣＰＵ）によ
り設定された基準値とを比較する比較手段と、同比較手
段からの出力が上記ＣＰＵにより設定された所定のトリ
ガ条件に一致している場合にトリガ信号を出力するトリ
ガ条件判断回路とを備えているトリガ回路において、上
記ＣＰＵにより所定のカウント期間が設定されるカウン
タを備え、同カウンタは、上記比較手段からの出力が所
定のトリガ条件に一致した際に上記トリガ条件判断回路
から出力されるロード信号によりカウント動作を開始
し、そのカウント期間中に上記トリガ条件判断回路から
ロード信号が出力された場合には初期値に戻され、その
時点から上記カウント期間のカウント動作を再開すると
ともに、上記カウント期間と上記ロード信号の出力タイ
ミングとの関係によって上記トリガ条件判断回路にトリ
ガ出力制御信号を出力することにある。
【００１１】
【作用】例えば、上記カウント期間中にトリガ条件判断
回路からロード信号が出されると、カウンタは初期値に
戻されて、再びそのカウントを繰り返す。これを繰り返
している間は、同カウンタからトリガ条件判断回路にキ
ャリー信号が出力されず、したがって、トリガ条件判断
回路からトリガ信号は出力されない。
回路からロード信号が出されると、カウンタは初期値に
戻されて、再びそのカウントを繰り返す。これを繰り返
している間は、同カウンタからトリガ条件判断回路にキ
ャリー信号が出力されず、したがって、トリガ条件判断
回路からトリガ信号は出力されない。
【００１２】これに対して、上記カウント期間中にロー
ド信号が出力されず、カウンタの動作が終了となると、
カウンタからトリガ条件判断回路にキャリー信号が出力
され、これにより、同トリガ条件判断回路からトリガ信
号が出力される。
ド信号が出力されず、カウンタの動作が終了となると、
カウンタからトリガ条件判断回路にキャリー信号が出力
され、これにより、同トリガ条件判断回路からトリガ信
号が出力される。
【００１３】これとは反対に、上記カウント期間中にト
リガ条件判断回路からロード信号が出されるたびに、カ
ウンタを初期値に戻し、それと同時にトリガ条件判断回
路からトリガ信号を出力させることもできる。
リガ条件判断回路からロード信号が出されるたびに、カ
ウンタを初期値に戻し、それと同時にトリガ条件判断回
路からトリガ信号を出力させることもできる。
【００１４】このようにして、所定のカウント期間を基
準にして、それと被測定信号の周期とを比較し、トリガ
をかけることができる。
準にして、それと被測定信号の周期とを比較し、トリガ
をかけることができる。
【００１５】
【実施例】図１にはこの発明に係る一実施例が示されて
いるが、同図において先に説明の従来例と同一部分には
それと同じ参照符号を付し、その説明は省略する。
いるが、同図において先に説明の従来例と同一部分には
それと同じ参照符号を付し、その説明は省略する。
【００１６】このトリガ回路１０は比較回路１１と、ト
リガ条件判断回路１２とを備えている。比較回路１１に
は、ＣＰＵ４よりラッチ回路１４を介して所定の基準値
（トリガレベル）Ｂが設定される。
リガ条件判断回路１２とを備えている。比較回路１１に
は、ＣＰＵ４よりラッチ回路１４を介して所定の基準値
（トリガレベル）Ｂが設定される。
【００１７】また、トリガ条件判断回路１２には、ＣＰ
Ｕ４よりトリガ条件が設定される。その条件としては、
例えばトリガレベルより大きい時、もしくは小さい時な
どのレベル条件と、波形の立上り時もしくは立下がり時
などのスロープ条件とに加えて、この発明では時間条件
をも設定することができる。
Ｕ４よりトリガ条件が設定される。その条件としては、
例えばトリガレベルより大きい時、もしくは小さい時な
どのレベル条件と、波形の立上り時もしくは立下がり時
などのスロープ条件とに加えて、この発明では時間条件
をも設定することができる。
【００１８】そのため、このトリガ回路１０にはカウン
タ１５が備えられている。この実施例において、同カウ
ンタ１５はタイミングコントローラ８から発生されるサ
ンプリングパルスをクロック信号とし、トリガ条件判断
回路１２からの信号を受けて動作を開始する。
タ１５が備えられている。この実施例において、同カウ
ンタ１５はタイミングコントローラ８から発生されるサ
ンプリングパルスをクロック信号とし、トリガ条件判断
回路１２からの信号を受けて動作を開始する。
【００１９】また、ＣＰＵ４よりラッチ回路１６を介し
てカウンタ１５の初期値が設定される。この実施例にお
いて、同カウンタ１５はアップカウンタであって、設定
される初期値により、そのカウント期間Ｔが決められ
る。
てカウンタ１５の初期値が設定される。この実施例にお
いて、同カウンタ１５はアップカウンタであって、設定
される初期値により、そのカウント期間Ｔが決められ
る。
【００２０】次に、図２の波形図を参照しながら、この
トリガ回路１０の動作について説明する。まず、トリガ
条件判断回路１２に、レベル条件として「測定値Ａ＞基
準値Ｂ」、スロープ条件として「波形の立上り時」およ
び時間条件として「上記カウント期間Ｔよりも長い場
合」というトリガ条件が設定されているものとする。
トリガ回路１０の動作について説明する。まず、トリガ
条件判断回路１２に、レベル条件として「測定値Ａ＞基
準値Ｂ」、スロープ条件として「波形の立上り時」およ
び時間条件として「上記カウント期間Ｔよりも長い場
合」というトリガ条件が設定されているものとする。
【００２１】被測定信号は、Ａ／Ｄ変換回路６にてデジ
タルデータに変換された後、ホールド回路７を介して比
較回路１１に測定値Ａとして与えられる。比較回路１１
でこの測定値Ａと基準値Ｂとの大小比較が行なわれ、Ａ
＞ＢもしくはＡ＜Ｂのいずれかをトリガ条件判断回路１
２に出力する。
タルデータに変換された後、ホールド回路７を介して比
較回路１１に測定値Ａとして与えられる。比較回路１１
でこの測定値Ａと基準値Ｂとの大小比較が行なわれ、Ａ
＞ＢもしくはＡ＜Ｂのいずれかをトリガ条件判断回路１
２に出力する。
【００２２】トリガ条件判断回路１２では、その出力が
上記のトリガ条件と一致するかを判断する。図２の波形
図において、ｔ１時に被測定信号の波形が立上り状態
で、トリガレベルを越えたとすると、トリガ条件判断回
路１２からカウンタ１５にロード信号とイネーブル信号
とが出力され、これによりカウンタ１５が計数動作を開
始する。
上記のトリガ条件と一致するかを判断する。図２の波形
図において、ｔ１時に被測定信号の波形が立上り状態
で、トリガレベルを越えたとすると、トリガ条件判断回
路１２からカウンタ１５にロード信号とイネーブル信号
とが出力され、これによりカウンタ１５が計数動作を開
始する。
【００２３】そのカウント期間Ｔ中のｔ２時点で再び波
形が立上り状態で、トリガレベルを越えると、トリガ条
件判断回路１２から再びカウンタ１５にロード信号が与
えられ、これによりカウンタ１５は初期値に戻されると
ともに、同ｔ２時点からカウント動作を開始する。
形が立上り状態で、トリガレベルを越えると、トリガ条
件判断回路１２から再びカウンタ１５にロード信号が与
えられ、これによりカウンタ１５は初期値に戻されると
ともに、同ｔ２時点からカウント動作を開始する。
【００２４】ここで、このｔ２時点からのカウント期間
Ｔの終了時点をｔ４とし、次に波形が上記と同じ条件で
トリガレベルを越える時点ｔ５がｔ４時よりも遅い場合
には、トリガ条件判断回路１２からロード信号が出力さ
れないため、カウンタ１５はｔ４時にカウント動作を終
了し、同カウンタ１５からトリガ条件判断回路１２にキ
ャリー信号が与えられ、これによりトリガ条件判断回路
１２からトリガ信号が出力される。
Ｔの終了時点をｔ４とし、次に波形が上記と同じ条件で
トリガレベルを越える時点ｔ５がｔ４時よりも遅い場合
には、トリガ条件判断回路１２からロード信号が出力さ
れないため、カウンタ１５はｔ４時にカウント動作を終
了し、同カウンタ１５からトリガ条件判断回路１２にキ
ャリー信号が与えられ、これによりトリガ条件判断回路
１２からトリガ信号が出力される。
【００２５】このようにして、被測定信号の周期がカウ
ント期間Ｔよりも長い場合にトリガ信号が出力される
が、ＣＰＵ４からトリガ条件判断回路１２に設定する時
間条件を「上記カウント期間Ｔよりも短い場合」とすれ
ば、次のように動作する。なお、レベル条件およびスロ
ープ条件は上記実施例と同じとする。
ント期間Ｔよりも長い場合にトリガ信号が出力される
が、ＣＰＵ４からトリガ条件判断回路１２に設定する時
間条件を「上記カウント期間Ｔよりも短い場合」とすれ
ば、次のように動作する。なお、レベル条件およびスロ
ープ条件は上記実施例と同じとする。
【００２６】図２において、ｔ１時に被測定信号の波形
が立上り状態で、トリガレベルを越えたとすると、トリ
ガ条件判断回路１２からカウンタ１５にロード信号とイ
ネーブル信号とが出力され、これによりカウンタ１５が
計数動作を開始する。
が立上り状態で、トリガレベルを越えたとすると、トリ
ガ条件判断回路１２からカウンタ１５にロード信号とイ
ネーブル信号とが出力され、これによりカウンタ１５が
計数動作を開始する。
【００２７】そのカウント期間Ｔ中のｔ２時点で再び波
形が立上り状態で、トリガレベルを越えると、トリガ条
件判断回路１２からトリガ信号が出力され、それと同時
に再びカウンタ１５にロード信号が与えられ、これによ
りカウンタ１５は初期値に戻されるとともに、同ｔ２時
点からカウント動作を開始する。
形が立上り状態で、トリガレベルを越えると、トリガ条
件判断回路１２からトリガ信号が出力され、それと同時
に再びカウンタ１５にロード信号が与えられ、これによ
りカウンタ１５は初期値に戻されるとともに、同ｔ２時
点からカウント動作を開始する。
【００２８】ここで、このｔ２時点からのカウント期間
Ｔの終了時点をｔ４とし、次に波形が上記と同じ条件で
トリガレベルを越える時点ｔ５がｔ４時よりも遅い場合
には、カウンタ１５はｔ４時にカウント動作を終了し、
同カウンタ１５からトリガ条件判断回路１２にキャリー
信号が与えられ、トリガ信号の出力が禁止される。
Ｔの終了時点をｔ４とし、次に波形が上記と同じ条件で
トリガレベルを越える時点ｔ５がｔ４時よりも遅い場合
には、カウンタ１５はｔ４時にカウント動作を終了し、
同カウンタ１５からトリガ条件判断回路１２にキャリー
信号が与えられ、トリガ信号の出力が禁止される。
【００２９】これにより、ｔ５時点で波形がトリガレベ
ルを越えてもトリガ条件判断回路１２からトリガ信号は
出力されない。
ルを越えてもトリガ条件判断回路１２からトリガ信号は
出力されない。
【００３０】
【発明の効果】以上説明したように、この発明によれ
ば、カウンタに設定されるカウント期間を基準時間とし
て被測定信号の周期を比較し、その比較結果に基づいて
トリガ信号を出力することができる。
ば、カウンタに設定されるカウント期間を基準時間とし
て被測定信号の周期を比較し、その比較結果に基づいて
トリガ信号を出力することができる。
【図１】この発明の一実施例に係るブロック線図。
【図２】同実施例の動作を説明するための波形図。
【図３】従来例を示したブロック線図。
４ ＣＰＵ ６ Ａ／Ｄ変換回路 ７ ホールド回路 ８ タイミングコントローラ １０ トリガ回路 １１ 比較回路 １２ トリガ条件判断回路 １４，１６ ラッチ回路 １５ カウンタ
Claims (1)
- 【請求項１】デジタル変換された被測定信号と中央処理
装置（ＣＰＵ）により設定された基準値とを比較する比
較手段と、同比較手段からの出力が上記ＣＰＵにより設
定された所定のトリガ条件に一致している場合にトリガ
信号を出力するトリガ条件判断回路とを備えているトリ
ガ回路において、上記ＣＰＵにより所定のカウント期間
が設定されるカウンタを備え、同カウンタは、上記比較
手段からの出力が所定のトリガ条件に一致した際に上記
トリガ条件判断回路から出力されるロード信号によりカ
ウント動作を開始し、そのカウント期間中に上記トリガ
条件判断回路からロード信号が出力された場合には初期
値に戻され、その時点から上記カウント期間のカウント
動作を再開するとともに、上記カウント期間と上記ロー
ド信号の出力タイミングとの関係によって上記トリガ条
件判断回路にトリガ出力制御信号を出力することを特徴
とするトリガ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3267055A JPH0580079A (ja) | 1991-09-18 | 1991-09-18 | トリガ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3267055A JPH0580079A (ja) | 1991-09-18 | 1991-09-18 | トリガ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0580079A true JPH0580079A (ja) | 1993-03-30 |
Family
ID=17439414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3267055A Pending JPH0580079A (ja) | 1991-09-18 | 1991-09-18 | トリガ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0580079A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0915265A (ja) * | 1995-06-30 | 1997-01-17 | Advantest Corp | 信号波形観測装置 |
| JP2010185873A (ja) * | 2009-02-11 | 2010-08-26 | Tektronix Inc | 測定機器及びデータ取り込み方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63115066A (ja) * | 1986-10-31 | 1988-05-19 | Yokogawa Hewlett Packard Ltd | トリガ信号発生回路 |
-
1991
- 1991-09-18 JP JP3267055A patent/JPH0580079A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63115066A (ja) * | 1986-10-31 | 1988-05-19 | Yokogawa Hewlett Packard Ltd | トリガ信号発生回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0915265A (ja) * | 1995-06-30 | 1997-01-17 | Advantest Corp | 信号波形観測装置 |
| JP2010185873A (ja) * | 2009-02-11 | 2010-08-26 | Tektronix Inc | 測定機器及びデータ取り込み方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5886660A (en) | Time-to-digital converter using time stamp extrapolation | |
| US6008672A (en) | Input signal reading circuit having a small delay and a high fidelity | |
| US4734677A (en) | Coarse/fine A-D converter using ramp waveform to generate fine digital signal | |
| JPH0580079A (ja) | トリガ回路 | |
| US4737723A (en) | Drop-out detection circuit | |
| KR19990069339A (ko) | 자동 트랙킹 조정 기능을 갖는 평판 디스플레이장치 | |
| US5734273A (en) | Phase lock detector | |
| US4804939A (en) | Coarse/fine A-D converter using ramp waveform to generate fine digital signal | |
| US5003193A (en) | Scan control circuit for hand-held type printer | |
| US6914471B2 (en) | Method and apparatus for controlling a dual-slope integrator circuit to eliminate settling time effect | |
| JPH07501405A (ja) | ジッタを伴う信号のサンプリング方法 | |
| JP2862297B2 (ja) | 論理レベル比較回路 | |
| JP2888264B2 (ja) | ピークサンプル出力回路 | |
| JP2643247B2 (ja) | デジタル同期検出装置 | |
| JP3099312B2 (ja) | 位相検出回路 | |
| US20020188883A1 (en) | Timer/timeout evaluation system | |
| JPH10197578A (ja) | パルス検出方法およびその方法を用いた装置 | |
| JPH0534390A (ja) | パルス検出回路 | |
| JPH07162309A (ja) | データ同期回路 | |
| JP2000138588A (ja) | パルス幅信号変換回路 | |
| JPH0745786Y2 (ja) | フルレベル検出回路 | |
| JPS5858032B2 (ja) | パルス幅測定方法 | |
| JPH0635580Y2 (ja) | 水平周波数検出回路 | |
| JPH06252750A (ja) | リセット制御信号生成回路 | |
| JPH0772737B2 (ja) | 周期検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010425 |