JPH0635580Y2 - 水平周波数検出回路 - Google Patents
水平周波数検出回路Info
- Publication number
- JPH0635580Y2 JPH0635580Y2 JP1988116240U JP11624088U JPH0635580Y2 JP H0635580 Y2 JPH0635580 Y2 JP H0635580Y2 JP 1988116240 U JP1988116240 U JP 1988116240U JP 11624088 U JP11624088 U JP 11624088U JP H0635580 Y2 JPH0635580 Y2 JP H0635580Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- reference voltage
- horizontal
- horizontal frequency
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【考案の詳細な説明】 産業上の利用分野 本考案は、ビデオプリンタなどのビデオ機器に組み込ま
れて用いられ映像信号の水平周波数を検出する水平周波
数検出回路に関する。
れて用いられ映像信号の水平周波数を検出する水平周波
数検出回路に関する。
従来の技術 第３図は、パーソナルコンピュータなどの監視用テレビ
ジョン受像機に用いられている従来の水平周波数検出回
路の概略の構成を示すブロック図である。
ジョン受像機に用いられている従来の水平周波数検出回
路の概略の構成を示すブロック図である。
第３図において、クロック発振回路１は映像信号の水平
周波数よりも十分高い周波数の基本クロックを発生する
回路であって、この基本クロックはカウント回路２でカ
ウントされる。また、カウント回路２は、入力されてく
る映像信号から抽出された水平同期信号をクリア入力と
して受ける。比較回路３は、各水平周波数に対応付けて
予め用意された値と、カウント回路２のカウント出力と
を比較して、映像信号の水平周波数を判別する回路であ
る。
周波数よりも十分高い周波数の基本クロックを発生する
回路であって、この基本クロックはカウント回路２でカ
ウントされる。また、カウント回路２は、入力されてく
る映像信号から抽出された水平同期信号をクリア入力と
して受ける。比較回路３は、各水平周波数に対応付けて
予め用意された値と、カウント回路２のカウント出力と
を比較して、映像信号の水平周波数を判別する回路であ
る。
このような構成の水平周波数検出回路では、クロック発
振回路１が出力する基本クロックをカウント回路２がカ
ウントし、そのカウント値は水平同期信号がカウント回
路２に入力されるたびにクリアされる。したがって、ク
リアされる直前のカウント値は水平同期信号の同期に対
応する値となる。このカウント値は次段の比較回路３に
よって、予め用意された複数種類の水平周波数に対応す
る基準値と比較される。各水平周波数に対応する基準値
とは、それらの水平周波数を有する水平同期信号がカウ
ント回路２に入力された場合に、カウント２がカウント
するクリア直前のカウント値である。カウント回路２の
カウント出力が予め定める基準値と一致すると、比較回
路３はその基準値に対応する水平周波数がこのときの映
像信号の水平周波数であると判別する。このようにし
て、入力されてくる映像信号の水平周波数が検出され
る。
振回路１が出力する基本クロックをカウント回路２がカ
ウントし、そのカウント値は水平同期信号がカウント回
路２に入力されるたびにクリアされる。したがって、ク
リアされる直前のカウント値は水平同期信号の同期に対
応する値となる。このカウント値は次段の比較回路３に
よって、予め用意された複数種類の水平周波数に対応す
る基準値と比較される。各水平周波数に対応する基準値
とは、それらの水平周波数を有する水平同期信号がカウ
ント回路２に入力された場合に、カウント２がカウント
するクリア直前のカウント値である。カウント回路２の
カウント出力が予め定める基準値と一致すると、比較回
路３はその基準値に対応する水平周波数がこのときの映
像信号の水平周波数であると判別する。このようにし
て、入力されてくる映像信号の水平周波数が検出され
る。
考案が解決しようとする課題 しかしながら、上記した従来の水平周波数検出回路で
は、クロック発振回路１から出力される基本クロックを
カウント回路２でカウントすることによって、水平同期
信号の同期を検出するようにしているので、回路構成が
複雑になりコストが増大するという問題点があった。
は、クロック発振回路１から出力される基本クロックを
カウント回路２でカウントすることによって、水平同期
信号の同期を検出するようにしているので、回路構成が
複雑になりコストが増大するという問題点があった。
したがって、本考案の目的は、回路構成が簡単でコスト
の安い水平周波数検出回路を提供することである。
の安い水平周波数検出回路を提供することである。
課題を解決するための手段 本考案は、ビデオ機器に組み込まれる水平周波数検出回
路であって、 ビデオ機器の制御を行い、かつ水平同期信号の周波数と
対応付けて定められるコントロール信号を導出する中央
処理装置９と、 水平同期信号が与えられ、その水平同期信号が入力され
るたびに立上りを繰り返す積分波形を導出し、その積分
波形のレベルが水平同期信号の周期に対応した値である
積分回路４と、 コントロール信号に応答し、そのコントロール信号に対
応した基準電圧を設定して導出する基準電圧発生回路８
と、 積分回路４と基準電圧発生回路８との各出力が与えら
れ、基準電圧が積分波形のレベルよりも低くなったこと
を検出するアナログ・コンパレータ７とを含み、 コントロール信号は、基準電圧が高電位から低電位へと
順次可変設定されるように、中央処理装置９から基準電
圧発生回路８に与えられることを特徴とする水平周波数
検出回路である。
路であって、 ビデオ機器の制御を行い、かつ水平同期信号の周波数と
対応付けて定められるコントロール信号を導出する中央
処理装置９と、 水平同期信号が与えられ、その水平同期信号が入力され
るたびに立上りを繰り返す積分波形を導出し、その積分
波形のレベルが水平同期信号の周期に対応した値である
積分回路４と、 コントロール信号に応答し、そのコントロール信号に対
応した基準電圧を設定して導出する基準電圧発生回路８
と、 積分回路４と基準電圧発生回路８との各出力が与えら
れ、基準電圧が積分波形のレベルよりも低くなったこと
を検出するアナログ・コンパレータ７とを含み、 コントロール信号は、基準電圧が高電位から低電位へと
順次可変設定されるように、中央処理装置９から基準電
圧発生回路８に与えられることを特徴とする水平周波数
検出回路である。
作用 本考案に従えば、ビデオ機器の制御を行う中央処理装置
９から発生されるコントロール信号が基準電圧発生回路
８に与えられ、これによって基準電圧が高電位から低電
位へと順次可変設定され、積分回路４は、水平同期信号
が入力されるたびに立上がりを繰り返す積分波形を導出
するものであり、その積分波形のレベルが水平同期信号
の水平周波数に対応した値であり、アナログ・コンパレ
ータ７によって基準電圧が積分波形のレベルよりも低く
なったことを検出することによって、その基準電圧に対
応するコントロール信号の表す水平周波数を検出するこ
とができる。
９から発生されるコントロール信号が基準電圧発生回路
８に与えられ、これによって基準電圧が高電位から低電
位へと順次可変設定され、積分回路４は、水平同期信号
が入力されるたびに立上がりを繰り返す積分波形を導出
するものであり、その積分波形のレベルが水平同期信号
の水平周波数に対応した値であり、アナログ・コンパレ
ータ７によって基準電圧が積分波形のレベルよりも低く
なったことを検出することによって、その基準電圧に対
応するコントロール信号の表す水平周波数を検出するこ
とができる。
実施例 第１図は、熱転写ビデオプリンタなどのビデオ機器に組
み込まれた本考案の一実施例である水平周波数検出回路
の概略の構成を示すブロック図である。
み込まれた本考案の一実施例である水平周波数検出回路
の概略の構成を示すブロック図である。
第１図において、積分回路４は入力されてくる映像信号
から抽出された水平同期信号を積分処理するための回路
であり、ここでは水平同期信号が正極性の場合を想定
し、水平同期信号をインバータ５で反転した信号が積分
回路４に入力される。積分回路４の次段には、この積分
回路４の出力レベルから映像信号の水平周波数を判別す
る判別回路６が接続されている。判別回路６は、アナロ
グ・コンパレータ７と、基準電圧発生回路８と、中央処
理装置（Central Processing Unit:以下、CPUと称す
る）９とで構成されている。アナログ・コンパレータ７
の非反転入力端子には積分回路４の出力が入力され、ア
ナログ・コンパレータ７の反転入力端子には基準電圧回
路８から出力される基準電圧が入力される。この基準電
圧のレベルは、上記したビデオ機器全体の制御を行うCP
U9から基準電圧発生回路８に入力するコントロール信号
によって可変設定される。
から抽出された水平同期信号を積分処理するための回路
であり、ここでは水平同期信号が正極性の場合を想定
し、水平同期信号をインバータ５で反転した信号が積分
回路４に入力される。積分回路４の次段には、この積分
回路４の出力レベルから映像信号の水平周波数を判別す
る判別回路６が接続されている。判別回路６は、アナロ
グ・コンパレータ７と、基準電圧発生回路８と、中央処
理装置（Central Processing Unit:以下、CPUと称す
る）９とで構成されている。アナログ・コンパレータ７
の非反転入力端子には積分回路４の出力が入力され、ア
ナログ・コンパレータ７の反転入力端子には基準電圧回
路８から出力される基準電圧が入力される。この基準電
圧のレベルは、上記したビデオ機器全体の制御を行うCP
U9から基準電圧発生回路８に入力するコントロール信号
によって可変設定される。
第２図は、上記した水平周波数検出回路の動作を示すタ
イミング・チャートである。このタイミング・チャート
を参照して、以下に上記水平周波数検出回路の動作を説
明する。
イミング・チャートである。このタイミング・チャート
を参照して、以下に上記水平周波数検出回路の動作を説
明する。
入力されてきた映像信号から抽出された第２図（１）に
示す正極性の水平同期信号がインバータ５で反転されて
積分回路４に入力されると、ここで積分処理されて第２
図（２）に示す積分波形となって出力される。すなわ
ち、水平同期信号が入力されるたびに、積分波形は立上
りを繰り返す。積分回路４の時定数は、水平同期信号の
周期よりも積分波形の立上り時間が大きくなるように設
定されている。したがって積分波形のレベルは、水平同
期信号の周期に対応した値となる。この積分波形はアナ
ログ・コンパレータ７の非反転入力端子に入力される。
示す正極性の水平同期信号がインバータ５で反転されて
積分回路４に入力されると、ここで積分処理されて第２
図（２）に示す積分波形となって出力される。すなわ
ち、水平同期信号が入力されるたびに、積分波形は立上
りを繰り返す。積分回路４の時定数は、水平同期信号の
周期よりも積分波形の立上り時間が大きくなるように設
定されている。したがって積分波形のレベルは、水平同
期信号の周期に対応した値となる。この積分波形はアナ
ログ・コンパレータ７の非反転入力端子に入力される。
一方、基準電圧発生回路８から出力される基準電圧はア
ナログ・コンパレータ７の反転入力端子に入力される。
この基準電圧は、CPU9から基準電圧発生回路８に送られ
るコントロール信号によって、高電位から低電位へと順
次可変設定される。すなわち、コントロール信号は、予
め定める水平周波数の水平同期信号が積分回路４に入力
したときに得られる積分波形のレベルと等しい基準電圧
を基準電圧発生回路８から出力させることができるよう
に、その水平周波数と対応付けて定められている。
ナログ・コンパレータ７の反転入力端子に入力される。
この基準電圧は、CPU9から基準電圧発生回路８に送られ
るコントロール信号によって、高電位から低電位へと順
次可変設定される。すなわち、コントロール信号は、予
め定める水平周波数の水平同期信号が積分回路４に入力
したときに得られる積分波形のレベルと等しい基準電圧
を基準電圧発生回路８から出力させることができるよう
に、その水平周波数と対応付けて定められている。
基準電圧が積分回路４の出力波形のレベルよりも高く設
定されているときにはアナログ・コンパレータ７の出力
はＬレベルを保っているが、基準電圧が徐々に低下して
第２図（２）に破線で示すように積分波形とわずかに重
なる時点に達すると、アナログ・コンパレータ７の出力
として第２図（３）に示すようにＨレベルの信号が得ら
れる。このＨレベルの信号を入力したCPU9は、このとき
のコントロール信号に対応する水平周波数が映像信号の
水平周波数であると判別する。すなわち、映像信号の水
平周波数が検出される。
定されているときにはアナログ・コンパレータ７の出力
はＬレベルを保っているが、基準電圧が徐々に低下して
第２図（２）に破線で示すように積分波形とわずかに重
なる時点に達すると、アナログ・コンパレータ７の出力
として第２図（３）に示すようにＨレベルの信号が得ら
れる。このＨレベルの信号を入力したCPU9は、このとき
のコントロール信号に対応する水平周波数が映像信号の
水平周波数であると判別する。すなわち、映像信号の水
平周波数が検出される。
この実施例では、ビデオ機器の全体の制御を行うCPU9
を、水平周波数を検出する回路の一部として用いるた
め、CPU9が担う機能の分だけ水平周波数検出回路の構成
が簡単になる。また、CPU9のソフトウエア処理によって
水平周波数の判別を行うので検出結果についての信頼性
が高くなる。
を、水平周波数を検出する回路の一部として用いるた
め、CPU9が担う機能の分だけ水平周波数検出回路の構成
が簡単になる。また、CPU9のソフトウエア処理によって
水平周波数の判別を行うので検出結果についての信頼性
が高くなる。
考案の効果 以上のように本考案によれば、ビデオ機器の制御を行う
中央処理装置９からのコントロール信号によって基準電
圧発生回路８は基準電圧を高電位から低電位へと順次可
変設定し、入力される水平同期信号を積分回路４によっ
てその水平同期信号が入力されるたびに立上りを繰り返
す積分波形を導出し、アナログ・コンパレータ７によっ
て基準電圧が積分波形のレベルよりも低くなったことを
検出して水平周波数を検出するようにしたので、前述の
先行技術に関連して述べたクロック発生回路およびカウ
ント回路を用いることはなく、構成を簡略化することが
できる。
中央処理装置９からのコントロール信号によって基準電
圧発生回路８は基準電圧を高電位から低電位へと順次可
変設定し、入力される水平同期信号を積分回路４によっ
てその水平同期信号が入力されるたびに立上りを繰り返
す積分波形を導出し、アナログ・コンパレータ７によっ
て基準電圧が積分波形のレベルよりも低くなったことを
検出して水平周波数を検出するようにしたので、前述の
先行技術に関連して述べたクロック発生回路およびカウ
ント回路を用いることはなく、構成を簡略化することが
できる。
しかも本考案では、コントロール信号は、ビデオ機器の
制御を行う働きを兼ねており、このことによってもま
た、全体の構成を簡略化することができる。
制御を行う働きを兼ねており、このことによってもま
た、全体の構成を簡略化することができる。
さらに本考案によれば、コントロール信号によって基準
電圧発生回路８から発生される基準電圧は、高電位から
低電位へと順次可変設定され、アナログ・コンパレータ
７によって基準電圧と積分波形のレベルとを比較するよ
うにしたので、アナログ・コンパレータ７の出力が得ら
れたときにおけるコントロール信号によって、水平周波
数を知ることができる。
電圧発生回路８から発生される基準電圧は、高電位から
低電位へと順次可変設定され、アナログ・コンパレータ
７によって基準電圧と積分波形のレベルとを比較するよ
うにしたので、アナログ・コンパレータ７の出力が得ら
れたときにおけるコントロール信号によって、水平周波
数を知ることができる。
第１図は本考案の一実施例である水平周波数検出回路の
概略の構成を示すブロック図、第２図はその水平周波数
検出回路の動作を示すタイミングチャート、第３図は従
来の水平周波数検出回路の概略の構成を示すブロック図
である。 ４……積分回路、６……判別回路、７……アナログ・コ
ンパレータ、８……基準電圧発生回路、９……CPU
概略の構成を示すブロック図、第２図はその水平周波数
検出回路の動作を示すタイミングチャート、第３図は従
来の水平周波数検出回路の概略の構成を示すブロック図
である。 ４……積分回路、６……判別回路、７……アナログ・コ
ンパレータ、８……基準電圧発生回路、９……CPU
Claims (1)
- 【請求項１】ビデオ機器に組み込まれる水平周波数検出
回路であって、 ビデオ機器の制御を行い、かつ水平同期信号の周波数と
対応付けて定められるコントロール信号を導出する中央
処理装置９と、 水平同期信号が与えられ、その水平同期信号が入力され
るたびに立上りを繰り返す積分波形を導出し、その積分
波形のレベルが水平同期信号の周期に対応した値である
積分回路４と、 コントロール信号に応答し、そのコントロール信号に対
応した基準電圧を設定して導出する基準電圧発生回路８
と、 積分回路４と基準電圧発生回路８との各出力が与えら
れ、基準電圧が積分波形のレベルよりも低くなったこと
を検出するアナログ・コンパレータ７とを含み、 コントロール信号は、基準電圧が高電位から低電位へと
順次可変設定されるように、中央処理装置９から基準電
圧発生回路８に与えられることを特徴とする水平周波数
検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988116240U JPH0635580Y2 (ja) | 1988-09-02 | 1988-09-02 | 水平周波数検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988116240U JPH0635580Y2 (ja) | 1988-09-02 | 1988-09-02 | 水平周波数検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0238884U JPH0238884U (ja) | 1990-03-15 |
| JPH0635580Y2 true JPH0635580Y2 (ja) | 1994-09-14 |
Family
ID=31358599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1988116240U Expired - Lifetime JPH0635580Y2 (ja) | 1988-09-02 | 1988-09-02 | 水平周波数検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0635580Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57106364U (ja) * | 1980-12-22 | 1982-06-30 |
-
1988
- 1988-09-02 JP JP1988116240U patent/JPH0635580Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0238884U (ja) | 1990-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0635580Y2 (ja) | 水平周波数検出回路 | |
| JPH0442610B2 (ja) | ||
| US4335403A (en) | Horizontal countdown system for television receivers | |
| EP0281169B1 (en) | Line synchronising circuit in a picture display device | |
| US5877640A (en) | Device for deriving a clock signal from a synchronizing signal and a videorecorder provided with the device | |
| JP3064311B2 (ja) | バーストフラグ回路 | |
| JPS61269595A (ja) | ビデオ信号処理装置 | |
| KR940001840Y1 (ko) | 모니터의 모드 자동절환 회로 | |
| KR900002812B1 (ko) | 수평동기신호의 주파수 판별회로 | |
| KR910005655A (ko) | 수직 위상 조절회로 | |
| JPH11184422A (ja) | 同期信号処理回路および方法、表示装置、記憶媒体 | |
| JP3019315B2 (ja) | Ａｆｃロック判別回路 | |
| CA1235775A (en) | Analog-type fire detector | |
| JPH0865576A (ja) | カメラ映像切換装置 | |
| KR0146430B1 (ko) | 휘도신호 자동판별회로 | |
| EP0819352A1 (en) | Vertical synchronisation signal detector | |
| JPH01137722A (ja) | 三角波発生回路 | |
| JPS6059785B2 (ja) | テレビジョン信号検出装置 | |
| JPH02158279A (ja) | ペデスタルクランプ回路 | |
| JPH0580079A (ja) | トリガ回路 | |
| JPS62245870A (ja) | フイ−ルド判別方式 | |
| JPH0611584A (ja) | 遠隔時限設定装置 | |
| JPS58196780A (ja) | 信号検出回路 | |
| JPH06252750A (ja) | リセット制御信号生成回路 | |
| JPS636466A (ja) | 周波数検出回路 |