JPH02158279A - ペデスタルクランプ回路 - Google Patents
ペデスタルクランプ回路Info
- Publication number
- JPH02158279A JPH02158279A JP63312678A JP31267888A JPH02158279A JP H02158279 A JPH02158279 A JP H02158279A JP 63312678 A JP63312678 A JP 63312678A JP 31267888 A JP31267888 A JP 31267888A JP H02158279 A JPH02158279 A JP H02158279A
- Authority
- JP
- Japan
- Prior art keywords
- clamp
- circuit
- pulse
- signal period
- synchronization signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 title claims abstract description 30
- 238000001514 detection method Methods 0.000 claims abstract description 9
- 239000003990 capacitor Substances 0.000 abstract description 9
- 230000008878 coupling Effects 0.000 abstract description 9
- 238000010168 coupling process Methods 0.000 abstract description 9
- 238000005859 coupling reaction Methods 0.000 abstract description 9
- 238000007599 discharging Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Landscapes
- Picture Signal Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はプリンタ等に接続されるビデオインターフェ
イス装置の画像信号のペデスタルレベルの安定と歪防止
に関するものである。
イス装置の画像信号のペデスタルレベルの安定と歪防止
に関するものである。
第４図は一般に知られる画像信号の直流分再生を行う従
来のペデスタルクランプ回路の溝成図、第５図、第６図
は第４図の回路における入力信号とクランプパルスと出
力信号の関係を示す図である。第４図において、（１）
は同期信号入力端子、（２１は同期信号が分離された画
像信号の入力端子、（３）は該ペデスタルクランプ回路
の出力端子で°ゐり、次処理回路でゐるＡ／Ｄ変換回路
叫の入力端子でもみる。（５）は入力される同期信号パ
ルスを受けてパルスの後段立上りエッヂを基点にクラン
プパルスを発生するクランプパルス発生回路であり、発
生するクランプパルス幅は固定である。（８）はクラン
プ回路であり、カップリングコンデンサー、トランシン
ター−１出力信号のペデスタルレベルを設定する直流定
電圧源−１抵抗（財）から構成されている。
来のペデスタルクランプ回路の溝成図、第５図、第６図
は第４図の回路における入力信号とクランプパルスと出
力信号の関係を示す図である。第４図において、（１）
は同期信号入力端子、（２１は同期信号が分離された画
像信号の入力端子、（３）は該ペデスタルクランプ回路
の出力端子で°ゐり、次処理回路でゐるＡ／Ｄ変換回路
叫の入力端子でもみる。（５）は入力される同期信号パ
ルスを受けてパルスの後段立上りエッヂを基点にクラン
プパルスを発生するクランプパルス発生回路であり、発
生するクランプパルス幅は固定である。（８）はクラン
プ回路であり、カップリングコンデンサー、トランシン
ター−１出力信号のペデスタルレベルを設定する直流定
電圧源−１抵抗（財）から構成されている。
上記の様に構成されたクランプ回路（８）の動作を説明
する。入力端子（２）から入力された画像信号はカップ
リングコンデンサーで直流分をカットして出力端子（３
）へ送られる。この時、抵抗−を通してカップリングコ
ンデンサ俤υへの充電作用により、出力端子の電圧（ペ
デスタルレベル）は定電圧Ｈ−の電圧（基準ペデスタル
レベル）から除々に上昇する。ここでクランプパルス発
生回路（５）からトランジスター幻のベースヘクランプ
パルスが入力されるとクランプパルス幅時間だけトラン
ジスター幻のコレクタとエミッタ間が導通状態となりカ
ップリングコンデンサ偽りに充電された電荷はトランジ
スター蜀を通じて放電され、出力端子（３）の電圧を基
準ペデスタルレベルに復帰させることで直流分再生がな
されている。画像信号の入力元である例えばホストコン
ピュータはその製造メーカ、型式により画像信号の同期
信号周波数（同期信号周期）が異っている。同期信号周
期の長短による該ペデスタルクランプ回路での信号処理
状態を第５図、第６図によって説明する。図において胸
（７）は同期信号周期、（１））は画像データ信号、（
Ｖｏ）は基準ペデスタルレベル、（至）はペデスタルレ
ベルを示す。
する。入力端子（２）から入力された画像信号はカップ
リングコンデンサーで直流分をカットして出力端子（３
）へ送られる。この時、抵抗−を通してカップリングコ
ンデンサ俤υへの充電作用により、出力端子の電圧（ペ
デスタルレベル）は定電圧Ｈ−の電圧（基準ペデスタル
レベル）から除々に上昇する。ここでクランプパルス発
生回路（５）からトランジスター幻のベースヘクランプ
パルスが入力されるとクランプパルス幅時間だけトラン
ジスター幻のコレクタとエミッタ間が導通状態となりカ
ップリングコンデンサ偽りに充電された電荷はトランジ
スター蜀を通じて放電され、出力端子（３）の電圧を基
準ペデスタルレベルに復帰させることで直流分再生がな
されている。画像信号の入力元である例えばホストコン
ピュータはその製造メーカ、型式により画像信号の同期
信号周波数（同期信号周期）が異っている。同期信号周
期の長短による該ペデスタルクランプ回路での信号処理
状態を第５図、第６図によって説明する。図において胸
（７）は同期信号周期、（１））は画像データ信号、（
Ｖｏ）は基準ペデスタルレベル、（至）はペデスタルレ
ベルを示す。
第５図は同期信号周期（１）が短い場合を示しており、
一般に同期信号周期中が短い場合は、同期信号周期（１
）に対して画像データ信号（ト）幅の占める比率が大き
く、バックポーチ部分が短か（なる。このためクランプ
パルス幅が長くなるとクランプパルスと画像データ信号
（ト）が干渉し出力信号に歪を生ずる。これを回避する
ためζこクランプパルス幅を短か（すると、同期信号周
期（１）の長い入力信号の場合に、ペデスタルレベル（
ロ）が基準ペデスタルレベル（ｖｏ）に復帰しない。こ
の理由は、カップリングコンデンサ参りへの充電時間が
長（なりペデスタルレベルＭの上昇が太き（、またクラ
ンプパルス幅が短いのでカップリングコンデンサ偽υの
放電時間が短かくなり、カップリングコンデンサ偽りの
放電が十分に終らない間にトランジスター曽の導通状態
が断たれるのでペデスタルレベルＭが基ｌペデスタルレ
ベル（ｖｏ）まで復帰しない。このため次処理のＡ／Ｄ
変換回路ＱＱでの変換処理に誤りを生ずる。この状態を
第６図に示す。
一般に同期信号周期中が短い場合は、同期信号周期（１
）に対して画像データ信号（ト）幅の占める比率が大き
く、バックポーチ部分が短か（なる。このためクランプ
パルス幅が長くなるとクランプパルスと画像データ信号
（ト）が干渉し出力信号に歪を生ずる。これを回避する
ためζこクランプパルス幅を短か（すると、同期信号周
期（１）の長い入力信号の場合に、ペデスタルレベル（
ロ）が基準ペデスタルレベル（ｖｏ）に復帰しない。こ
の理由は、カップリングコンデンサ参りへの充電時間が
長（なりペデスタルレベルＭの上昇が太き（、またクラ
ンプパルス幅が短いのでカップリングコンデンサ偽υの
放電時間が短かくなり、カップリングコンデンサ偽りの
放電が十分に終らない間にトランジスター曽の導通状態
が断たれるのでペデスタルレベルＭが基ｌペデスタルレ
ベル（ｖｏ）まで復帰しない。このため次処理のＡ／Ｄ
変換回路ＱＱでの変換処理に誤りを生ずる。この状態を
第６図に示す。
上記の様な従来のペデスタルクランプ回路では、平均的
な同期信号周期（１）に対応した幅のクランプパルスを
クランプ回路（８）へ入力しているので画像信号の入力
元のホストコンピュータの型式等による、同期信号周期
（１）の長いもの、または短いものの場合に出力信号に
歪や誤りが発生するといった課題があった。
な同期信号周期（１）に対応した幅のクランプパルスを
クランプ回路（８）へ入力しているので画像信号の入力
元のホストコンピュータの型式等による、同期信号周期
（１）の長いもの、または短いものの場合に出力信号に
歪や誤りが発生するといった課題があった。
この発明は上記の様な課題を解決するためになされたも
ので、画像信号の入力元のホストコンピュータからの同
期信号周期が長い場合でも、短かい場合でも出力信号に
歪や次処理回路で誤りを生じさせないペデスタルクラン
プ回路を得ることを目的とする。
ので、画像信号の入力元のホストコンピュータからの同
期信号周期が長い場合でも、短かい場合でも出力信号に
歪や次処理回路で誤りを生じさせないペデスタルクラン
プ回路を得ることを目的とする。
この発明に係るペデスタルクランプ回路は、画像信号の
同期信号周期を検出する同期信号周期検出手段と、同期
信号周期検出手段の検出結果に応じた幅のクランプパル
スを発生させるクランプパルス発生手段と、クランプパ
ルス発生手段からのクランプパルスを受けて画像信号の
直流分再生を行うクランプ回路を備えたものである。
同期信号周期を検出する同期信号周期検出手段と、同期
信号周期検出手段の検出結果に応じた幅のクランプパル
スを発生させるクランプパルス発生手段と、クランプパ
ルス発生手段からのクランプパルスを受けて画像信号の
直流分再生を行うクランプ回路を備えたものである。
この発明におけるペデスタルクランプ回路は、同期信号
周期検出結果に応じてクランプ回路へ入力するクランプ
パルスの幅を変化させる。
周期検出結果に応じてクランプ回路へ入力するクランプ
パルスの幅を変化させる。
第１図はこの発明の一実施例を示すペデスタルクランプ
回路の構成図、第２図は第１図の構成における入力信号
とクランプパルス出力の関係を示す図である。図におい
て、（１） 、 ＋２１ 、 ＋３） 、 （８） 、
０（ｔ 。
回路の構成図、第２図は第１図の構成における入力信号
とクランプパルス出力の関係を示す図である。図におい
て、（１） 、 ＋２１ 、 ＋３） 、 （８） 、
０（ｔ 。
（■、（１）は上記従来例において説明のものと同様で
ある。（４）は入力される同期信号の一定時間内の数を
計数して同期信号周期を検出するカウンタ、（９）は該
ペデスタルクランプ回路が組込まれているビデオインタ
ーフェイス装置の制御を行うＣＰＵであり、該ペデスタ
ルクランプ回路の制御も行う、、 （６］はＣＰＵ （
９）とカウンタ（４）及び後述のブログラマルインター
バルタイマー（５０２）を結ぶＣＰＵバスである。
ある。（４）は入力される同期信号の一定時間内の数を
計数して同期信号周期を検出するカウンタ、（９）は該
ペデスタルクランプ回路が組込まれているビデオインタ
ーフェイス装置の制御を行うＣＰＵであり、該ペデスタ
ルクランプ回路の制御も行う、、 （６］はＣＰＵ （
９）とカウンタ（４）及び後述のブログラマルインター
バルタイマー（５０２）を結ぶＣＰＵバスである。
（５０２）は例えばＭ５Ｍ８２Ｃ５４Ｐ （三菱電機製
ＣＭＯ５−ＬＳＩ ）から構成されるブログラマルイン
ターバルタイマー （５０１）は例えば８メガＨ２（周
期がＩＬＳ＋１ 秒）の連続クロックパルスを発生し
プログラマルインターバルタイマー（５０２）のクロッ
ク入カドするクロック発振回路であり、クロック発振回
路（５０１）とプログラマルインターバルタイマ−（５
０２）とでクランプパルス発生手段としてのクランプパ
ルス発生回路−を構成している。ブログラマルインター
バルタイマー（５０２）では入力される同期信号の後段
の立とりエッヂを基点にクランプパルス・を発生しクラ
ンプ回路（８］へ出力するが、このクランプパルスの幅
をＣＰＵ （０）からの指示によりクロックパルス周期
の整数倍に設定することができる・ここで、上記従来例
において説明した画像データ信号（ト）とクランプパル
スの干渉がなく、カップリングコンデンサ参りの放電時
間が十分となるクランプパルス幅（クロックパルスの数
）と同期信号周期（１）の最適な関係をデータメモリ（
図示せず）内にテーブルとして保持しておき、カウンタ
（４）で検出される同期信号周期（１）に対応してＣＰ
Ｕ（９）を介してクロックパルス数（ｎ）を設定してク
ランクパルスの幅とする。
ＣＭＯ５−ＬＳＩ ）から構成されるブログラマルイン
ターバルタイマー （５０１）は例えば８メガＨ２（周
期がＩＬＳ＋１ 秒）の連続クロックパルスを発生し
プログラマルインターバルタイマー（５０２）のクロッ
ク入カドするクロック発振回路であり、クロック発振回
路（５０１）とプログラマルインターバルタイマ−（５
０２）とでクランプパルス発生手段としてのクランプパ
ルス発生回路−を構成している。ブログラマルインター
バルタイマー（５０２）では入力される同期信号の後段
の立とりエッヂを基点にクランプパルス・を発生しクラ
ンプ回路（８］へ出力するが、このクランプパルスの幅
をＣＰＵ （０）からの指示によりクロックパルス周期
の整数倍に設定することができる・ここで、上記従来例
において説明した画像データ信号（ト）とクランプパル
スの干渉がなく、カップリングコンデンサ参りの放電時
間が十分となるクランプパルス幅（クロックパルスの数
）と同期信号周期（１）の最適な関係をデータメモリ（
図示せず）内にテーブルとして保持しておき、カウンタ
（４）で検出される同期信号周期（１）に対応してＣＰ
Ｕ（９）を介してクロックパルス数（ｎ）を設定してク
ランクパルスの幅とする。
第３図はこの発明の他の実施例を示すペデスタルクラン
プ回路の構成図である。図において、（１）〜（４）
、 ｅ 、 （８） 、 （９） 、σＱ、（６）、（
イ）は上記一実施例において説明のものと同様である。
プ回路の構成図である。図において、（１）〜（４）
、 ｅ 、 （８） 、 （９） 、σＱ、（６）、（
イ）は上記一実施例において説明のものと同様である。
参〇は入力される同期信号の後段立上りニップを基点に
パルス幅の短いクランプパルスを発生し後述のマルチプ
レクサ（７）へ出力する第１のパルス発生回路％四は入
力される同期信号の立上りタイ疋ングで第１のパルス発
生回路１１のクランプパルスよりパルス幅の長いクラン
プパルスを発生し、マルチプレクサ（７）へ出力する第
２のパルス発生回路である。（７）はＣＰＵ（９）から
の指示によりクランプ回路（８）へ出力するクランクパ
ルスを第１のパルス発生回路Ｉのものか。
パルス幅の短いクランプパルスを発生し後述のマルチプ
レクサ（７）へ出力する第１のパルス発生回路％四は入
力される同期信号の立上りタイ疋ングで第１のパルス発
生回路１１のクランプパルスよりパルス幅の長いクラン
プパルスを発生し、マルチプレクサ（７）へ出力する第
２のパルス発生回路である。（７）はＣＰＵ（９）から
の指示によりクランプ回路（８）へ出力するクランクパ
ルスを第１のパルス発生回路Ｉのものか。
第２のパルス発生回路−のものかを切換えるマルチプレ
クサである。
クサである。
上記の様に構成されたペデスタルクランプ回路では、入
力された同期信号周期中をカウンタ（４）で検出し、Ｃ
ＰＵ （９）内で所定の周期と比較してこれより短い場
合はＣＰＵ （９）から第１のパルス発生回路Ｉのクラ
ンプパルスをクランプ回路（８）へ出力する様にマルチ
プレクサ（７）へ指示し、反対に同期信号周期■が所定
の周期より長い場合は第２のパルス発生回路間のクラン
クパルスをクランプ回路（８）へ出力する様に指示する
。この様な構成により上記一実施例より簡単な構成で入
力信号の同期信号周期σ）に対応したクランプパルスを
クランプ回路（８）へ入力することができる。
力された同期信号周期中をカウンタ（４）で検出し、Ｃ
ＰＵ （９）内で所定の周期と比較してこれより短い場
合はＣＰＵ （９）から第１のパルス発生回路Ｉのクラ
ンプパルスをクランプ回路（８）へ出力する様にマルチ
プレクサ（７）へ指示し、反対に同期信号周期■が所定
の周期より長い場合は第２のパルス発生回路間のクラン
クパルスをクランプ回路（８）へ出力する様に指示する
。この様な構成により上記一実施例より簡単な構成で入
力信号の同期信号周期σ）に対応したクランプパルスを
クランプ回路（８）へ入力することができる。
上記他の実施例においてパルス発生回路が２個の例を示
したが、これを数個設けて、各々のクランプパルスが適
合する同期信号周期（１）の場合にＣＰＵ （９）の指
示よりマルチプレクサ（７）で切り換えれば、より対応
性が向上する。
したが、これを数個設けて、各々のクランプパルスが適
合する同期信号周期（１）の場合にＣＰＵ （９）の指
示よりマルチプレクサ（７）で切り換えれば、より対応
性が向上する。
この発明は以上説明したとおり、画像信号の同期信号周
期に応じた幅のクランプパルスを発生させるクランプパ
ルス発生手段と、このクランプパルを受けて画像信号の
直流分再生を行うクランプ回路を備えたことにより、画
像信号の同期信号周期が長い場合でも、また短い場合に
おいても出力信号に歪や、次処理回路で誤りを生じさせ
ないペデスタルクランプ回路を得ることができる。
期に応じた幅のクランプパルスを発生させるクランプパ
ルス発生手段と、このクランプパルを受けて画像信号の
直流分再生を行うクランプ回路を備えたことにより、画
像信号の同期信号周期が長い場合でも、また短い場合に
おいても出力信号に歪や、次処理回路で誤りを生じさせ
ないペデスタルクランプ回路を得ることができる。
第１図はこの発明の一実施例を示すペデスタルクランプ
回路の構成図、第２図は第１図の構成における入力信号
とクランプパルス出力の関係を示す図、第３図はこの発
明の他の実施例を示すペデスタルクランプ回路の構成図
、第４図は従来のペデスタルクランプ回路の構成図、第
５図及び第６図は第４図の構成における入力信号とクラ
ンプパルスと出力信号の関係をそれぞれ示す図である。 図において、（１）は同期信号入力端子、（２）は画像
信号の入力端子、（４）は同期信号周期検出手段として
のカウンタ、（６ｒはＣＰＵバス、（７）はマルチプレ
クサ、（８）はクランプ回路、−はクランプパルス発生
回路、Ｉυは第１のパルス発生回路、岡は第２のパルス
発生回路、■は同期信号周期、（至）は画像データ信号
である。 なお、各図中同一符号は同一または相当部分を示す。
回路の構成図、第２図は第１図の構成における入力信号
とクランプパルス出力の関係を示す図、第３図はこの発
明の他の実施例を示すペデスタルクランプ回路の構成図
、第４図は従来のペデスタルクランプ回路の構成図、第
５図及び第６図は第４図の構成における入力信号とクラ
ンプパルスと出力信号の関係をそれぞれ示す図である。 図において、（１）は同期信号入力端子、（２）は画像
信号の入力端子、（４）は同期信号周期検出手段として
のカウンタ、（６ｒはＣＰＵバス、（７）はマルチプレ
クサ、（８）はクランプ回路、−はクランプパルス発生
回路、Ｉυは第１のパルス発生回路、岡は第２のパルス
発生回路、■は同期信号周期、（至）は画像データ信号
である。 なお、各図中同一符号は同一または相当部分を示す。
Claims (1)
- 画像信号の同期信号周期を検出する同期信号周期検出手
段、この同期信号周期検出手段の検出結果に応じた幅の
クランプパルスを発生させるクランプパルス発生手段、
このクランプパルス発生手段からのクランプパルスを受
けて上記画像信号の直流分再生を行うクランプ回路を備
えたことを特徴とするペデスタルクランプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63312678A JPH02158279A (ja) | 1988-12-09 | 1988-12-09 | ペデスタルクランプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63312678A JPH02158279A (ja) | 1988-12-09 | 1988-12-09 | ペデスタルクランプ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02158279A true JPH02158279A (ja) | 1990-06-18 |
Family
ID=18032110
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63312678A Pending JPH02158279A (ja) | 1988-12-09 | 1988-12-09 | ペデスタルクランプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02158279A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009055280A (ja) * | 2007-08-27 | 2009-03-12 | Fujitsu Ten Ltd | 映像信号処理装置 |
-
1988
- 1988-12-09 JP JP63312678A patent/JPH02158279A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009055280A (ja) * | 2007-08-27 | 2009-03-12 | Fujitsu Ten Ltd | 映像信号処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02158279A (ja) | ペデスタルクランプ回路 | |
| US3885093A (en) | Fast acting direct current clamping circuit | |
| US5966119A (en) | Pseudo-synchronizing signal generator for use in digital image processing apparatus | |
| US4600944A (en) | Low cost synchronizing signal separator | |
| JPH0119789B2 (ja) | ||
| JPS61269595A (ja) | ビデオ信号処理装置 | |
| JPH02158280A (ja) | ペデスタルクランプ回路 | |
| JPH11184422A (ja) | 同期信号処理回路および方法、表示装置、記憶媒体 | |
| JP2721691B2 (ja) | 水平期間識別装置 | |
| JPS5841709B2 (ja) | コウソクドウサノ チヨクリユウクランプカイロソウチ | |
| KR0144962B1 (ko) | 고화질 텔레비젼의 동기신호 분리장치 | |
| GB2257587A (en) | A phase detector and a phase locked loop | |
| JP2594904B2 (ja) | ビデオ信号処理装置 | |
| JPS613231A (ja) | 座標入力装置用雑音除去回路 | |
| KR0136008B1 (ko) | 합성동기신호의 처리가 가능한 분리동기신호 처리장치 | |
| JP2561240B2 (ja) | クランプパルス発生回路 | |
| JP3252968B2 (ja) | 垂直同期分離回路 | |
| JP4004149B2 (ja) | 磁気再生装置 | |
| JPH0635580Y2 (ja) | 水平周波数検出回路 | |
| JP2520836Y2 (ja) | 映像切換装置 | |
| US20050068083A1 (en) | Clock input circuit of microcomputer that can remove noise at high accuracy | |
| JPH056336A (ja) | バス制御方法 | |
| CN115395946A (zh) | 带迟滞的数字计数方法和电路 | |
| JP3248698B2 (ja) | Ｐｗｍ信号生成装置 | |
| JPS61184011A (ja) | 時分割型ａ／ｄ・ｄ／ａ変換器 |