KR0136008B1 - 합성동기신호의 처리가 가능한 분리동기신호 처리장치 - Google Patents

Abstract

본 발명은, 합성(composite)동기신호의 입력시에도 동작이 가능하도록 한 분리(separate)동기신호 처리장치에 관한 것이다.

본 발명은, 데이터처리장치로부터 입력되는 동기신호를 처리하는 분리동기신호 처리장치에 있어서, 입력되는 수직·수평합성신호 또는 수평동기신호의 극성에 관계없이 항상 양의 동기신호를 생성하여 출력하는 동기신호처리수단과, 분리동기신호입력시에는 수직동기신호를, 합성동기신호 입력시에는 수평·수직합성신호분리수단을 통해 입력되는 동기신호를 통해 소정의 수평동기신호를 생성하여 출력하는 수직동기신호출력수단과, 합성신호 입력시 상기 동기신호처리수단을 통해 출력되는 합성신호를 수평신호와 수직신호로 분리시켜 수직동기신호만을 상기 수직동기신호발생수단으로 출력하는 수평·수직합성신호분리수단과, 상기 동기신호처리수단을 통해 출력되는 신호를 백포치클램프펄스가 요구하는 듀티로 조절하는 동시에 수평동기신호를 출력하는 수평동기신호듀티조절수단과, 상기 수평동기신호듀티조절수단의 출력수평신호를 이용하여 소정의 클램프펄스를 생성하는 백포치클램프펄스발생수단을 포함하여된 것이다.

본 발명은 분리동기신호를 처리하는 회로에 합성동기신호의 처리가 가능한 회로의 구성을 간단하게 할 수 있어, 가격을 크게 절감시킨 효과가 있다.

Description

합성동기신호의 처리가 가능한 분리동기신호 처리장치

제 1도는 종래의 분리동기신호 처리 회로도,

제 2도는 본 발명에 의한 분리동기신호 처리장치의 회로 블럭도,

제 3도는 제 2도의 상세 회로도이다.

*도면의 주요부분에 대한 부호의 설명*

10:동기신호처리수단20:수직동기신호출력수단

30:수평/수직합성신호분리수단40:수평동기신호튜디조절수단

50:백포치클램프펄스발생수단R1-R9:저항

D1,D2:제너다이오드D3,D4:다이오드

C1~C4:캐패시터G1~G3:익스쿨시브오아게이트

Q1:트랜지스터

본 발명은 분리(separate) 동시신호의 처리장치에 관한 것으로, 특히 합성(co

mposite) 동기신호의 입력시에도 동작이 가능하도록 한 합성동기신호의 처리가 가능한 분리동기신호 처리장치에 관한 것이다.

일반적으로, 퍼스널컴퓨터(이하 PC라함)와 같은 데이터처리장치로부터 모니터에 동기신호가 입력되는 방식에는 분리(separate)방식, 합성(composite)방식 및 Syn

c On Green방식등의 3가지 방식이 있다.

상기 분리방식은 R, G, B(Red, Green, Blue)의 영상신호와 수평·수직신호가 각각 독립된 단자를 통해 입력되는 방식이고, 상기 합성방식은 R, G, B의 영상신호와 수직신호에 수평신호가 포함되어 입력되는 방식으로, 이 방식은 수평·수직신호를 분리해 줄 수 있는 회로가 요구된다.

또한, 상기 Sync On Green 방식은 R, G, B의 영상신호중 G신호에 수평신호와 수직신호가 포함되어 입력되는 방식으로, 이 방식은 G신호로부터 수평·수직신호를 분리해야 함으로 더욱 복잡한 회로가 요구된다.

따라서, 상기 소개된 동기신호의 입력방식에 따라 모니터의 동기신호 처리회로가 다르게 된다.

첨부된 도면, 제 1도는 종래의 분리입력방식에 대한 동기신호 처리회로를 나타낸 것이다.

제 1도에 도시된 바와 같이, PC로부터 입력되는 수평동기신호는 익스쿨시브오아게이트(11)(12), 플립플롭(FF), 저항 및 캐패시터등으로 구성되는 회로를 통해 수평파라볼라신호(H-POL), 클램프신호 및 수평동기신호를 생성하게 되고, PC로부터 입력되는 수직동기신호는 익스쿨시브오아게이트(13)(14), 저항 및 캐패시터로 구성된 회로를 통해 수직파라볼라신호(V-POL) 및 수직동기신호를 생성한다.

이와 같은 회로는 상술한 바와 같이 PC로부터 입력되는 수평·수직동기신호를 각각의 독립된 단자를 통해서만 처리하게 된다.

한편, 시중에는 Sync On Green입력과 합성입력에 대해 모두 동작이 가능하도록 설계된 동기신호 처리회로를 패키지(집적회로)화한 것이 있으나, 이는 회로구조가 복잡하여 에러의 발생이 기대되며, 가격에 대한 부담을 주는 실정이다.

본 발명은 상기한 배경 아래에서 안출된 것으로, 본 발명의 목적은 분리동기신호를 처리하는 회로에 합성동기신호의 처리가 가능하도록 하되, 간격한 구조로 구성하여 가격을 크게 절감시킨 합성동기신호의 처리가 가능한 분리동기신호 처리장치를 제공하는 것에 있다.

이와 같은 목적을 달성하기 위한 본 고안은, PC로부터 입력되는 동기신호를 처리하는 분리동기신호 처리장치에 있어서, 입력되는 수직·수평합성신호 또는 수평동기신호의 극성에 관계없이 항상 양의 동기신호를 생성하여 출력하는 동기신호처리수단과, 분리동기신호입력시에는 수직동기신호를, 합성동기신호입력시에는 수평·수직합성신호분리수단을 통해 입력되는 수직동기신호를 생성하여 출력하는 수직동기신호출력수단과, 합성신호입력시 상기 동기신호처리수단을 통해 출력되는 합성신호를 수평신호와 수직신호로 분리시키는 수평·수직합성신호분리수단과, 상기 동기신호처리수단을 통해 출력되는 신호를 백포치클램프펄스가 요구하는 듀티로 조절하는 동시에 수평동기신호를 출력하는 수평동기신호듀티조절수단과, 상기 수평동기신호듀티조절수단의 출력수평신호를 이용하여 소정의 클램프펄스를 생성하는 백포치클램프펄스발생수단을 구비하여 된 특징이 있다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세히 설명하기로 한다.

제 2도는 본 발명에 의한 분리동기신호 처리장치의 회로 블럭도로서, 본 발명은 PC와 같은 데이터처리장치로부터 입력되는 수평·수직합성신호(H/V) 또는 수평동기신호(H)를 그 극성에 관계없이 항상 양(positive)의 동기신호로 생성하여 출력하는 동기신호처리수단(10)과, 분리동기신호입력시에는 수직동기신호(V)를, 합성동기신호입력시에는 수평·수직합성신호분리수단(30)을 통해 입력되는 수직동기신호를 생성하여 출력하는 수직동기신호 출력수단(20)과, 합성신호(H/V)입력시 상기 동기신호처리수단(10)을 통해 출력되는 합성신호(H/V)를 수평신호(H)와 수직신호(V)로 분리시키는 수평·수직합성신호분리수단(40)과, 상기 동기신호처리수단(10)을 통해 출력되는 신호를 백포치클램프펄스(back porch clamp pulse)가 요구하는 듀티(duty)로 조절하는 동시에 수평동기신호(H)를 출력하는 수평동기신호듀티조절수단(40)과, 상기 수평동기신호듀티조절수단(40)의 출력수평신호를 이용하여 소정의 클램프펄스를 생성하는 백포치클램프펄스발생수단(50)으로 구성된다.

제 3도는 상기 제 2도의 상세 회로도로서, 동기신호처리수단(10)은 수평·수직합성신호(H/V) 또는 수평동기신호(H)의 입력단이 일단이 접지된 제너다이오드(D1) 및 저항(R1)의 타단과 연결됨과 아울러 저항(R2)과 저항(R3)을 통해서 익스쿨시브오아게이트(G1)의 입력단자에 각각 연결되고, 상기 저항(R3)과 익스쿨시브오아게이트(G1)의 입력단자 사이에는 일단이 접지된 캐패시터(C1)가 접속되어 그 접점에서 수평파라볼라신호(H-POL)가 형성되도록 구성된다.

또한, 수직동기신호입력수단(20)은 수직동기신호(V)의 입력단이 일단이 접지된 제너다이오드(D2) 및 저항(R4)의 타단과 연결됨과 아울러 저항(R10)을 통해서 익스쿨시브오아게이트(G2)의 일입력단자에 연결되고, 상기 동기신호처리수단(10)의 출력이 직렬연결된 저항(R5)과 캐패시터(C3)로 구성된 수평·수직합성신호분리수단(30)을 통해 접지되되, 상기 수평·수직합성신호분리수단(30)의 저항(R5)과 캐패시터( C3)의 접점에서 발생되는 신호가 상기 익스쿨시브오아게이트(G2)의 타입력단자에 입력되도록 접속하여 구성된다.

또한, 수평동기신호듀티조절수단(40)은 상기 동기신호처리수단(10)의 출력이 익스쿨시브오아게이트(G3)의 일입력단자에 입력되도록 접속함과 아울러 직렬연결된 저항(R6)과 저항(R7)을 통해 상기 익스쿨시브오아게이트(G3)의 타입력단자에 입력되도록 접속하며, 상기 저항(R6)과 저항(R7) 사이의 접점이 캐패시터(C4)를 통해 접지되며, 상기 저항(R6)에는 다이오드(D4)가 병렬연결되는 한편, 상기 수직동기신호입력수단(20)의 수직동기신호(V) 입력단이 다이오드(D3)를 통하여 일단이 접지된 캐패시터(C2) 및 저항(R9)을 거쳐 예미터가 접지된 트랜지스터(Q1)의 베이스에 접속되고, 상기 트랜지스터(Q1)의 컬렉터가 저항(R8)을 통해 상기 익스쿨시브오아게이트(G3)의 입력단자에 접속하여 구성된다.

또한, 백포치클램프펄스발생수단(50)은 상기 수평동기신호듀티조절수단(40)의 출력을 클램프펄스로 생성하기 위한 것으로, 인버터(inverter)회로로 구성된다.

상기와 같이 구성시켜서 된 본 발명의 작용 및 효과를 제 2도 내지 제 3도를 통하여 이하 설명한다.

수평·수직동기신호(H/V) 또는 수평동기신호(H)가 미도시된 데이터처리장치인 PC로부터 동기신호처리수단(10)으로 입력되면, 이때 입력되는 신호는 저항(R2)을 통해서는 익스쿨시브오아게이트(G1)에 그대로 입력되고, 저항(R3)를 통해서 입력되는 신호는 캐패시터(C1)와의 회로구성(RC미분회로에 의해 상기 입력되는 동기신호(H/V 또는 H)의 극성에 따라 로우레벨 또는 하이레벨신호로 입력된다. 즉 상기 입력 동기신호가 양의 펄스인 경우에는 로우레벨이 되고 음(negative)의 펄스인 경우에는 하이레벨이 입력되어 상기 익스쿨시브오아게이트(G1)의 출력은 항상 양의 펄스가 발생된다. 또한, 상기 미분회로에 의해 발생되는 신호는 수평파라볼라신호(H-POL)를 형성한다.

또한, 수직동기신호(V)가 미도시된 데이터처리장치인 PC로부터 수직동기신호출력수단(20)으로 입력되면, 이때 입력되는 신호는 저항(R10)을 통해서 익스쿨시브오아게이트(G2)의 일입력단자에 입력되는 한편, 상기 동기신호처리수단(10)으로부터 출력되는 신호가 수평·수직합성신호(H/V)인 경우에는 수평·수직합성신호분리수단(30)의 저항(R5)과 캐패시터(C3)에 의해 수평동기신호(H)가 제거되고 수직동기신호만이, 상기 동기신호처리수단(10)으로부터 출력되는 신호가 분리형 수평합성신호(H)인 경우에는 수평·수직합성신호분리수단(30)의 저항(R5)과 캐패시터(C3)에 의해 수평동기신호(H)가 제거된 상태로 상기 익스쿨시브오아게이트(G2)의 타입력단자에 입력되는바, 상기 익스쿨시브오아게이트(G2)는 일종의 버퍼(buffer)로서, 상기 수평·수직합성신호분리수단(30)을 통해 수직동기신호가 입력되는 합성된 신호입력시에는 익스쿨시브오아게이트(G2)의 타입력단이 로우레벨이 되며, 상기 수평·수직합성신호분리수단(30)을 통해 수직동기신호가 입력되지 않는 분리된 신호입력시에는 익스쿨시브오아게이트(G2)의 그 입력단이 로우레벨이 되어, 상기 익스쿨시브오아게이트(G2)는 그에 따른 소정의 수직동기신호를 출력한다.

또한, 상기 동기신호처리수단(10)을 통해 출력되는 수평동기신호의 듀티를 조절하기 위하여 사용되는 수평동기신호 듀티조절수단(40)은 듀티의 조절을 저항(R6)(R7) 및 캐패시터(C4)로 구성되는 충방전회로를 통한 충방전시간을 통해서 가능하게 된다. 상기 충방전회로는 입력되는 수평동기신호가 저항(R6)을 통해 캐패시터(C4)에 충전된 후 다시 저항(R7)을 통해 방전되는 원리이다.

또한, 분리형 동기신호가 입력되어 수직동기신호출력수단(20)으로 수직동기신호가 입력되면, 이때 입력된 신호는 다이오드(D3) 및 캐패시터(C2)를 통해 트랜지스터(Q1)를 턴온시킨다. 상기 트랜지스터(Q1)의 턴온으로 그 컬렉터전위가 로우레벨로되어 상기 익스쿨시브오아게이트(G3)의 일입력 단자를 로우레벨상태로 하여 분리동기신호입력시와 합성신호입력시의 구분적인 제어와 출력이 가능하게 된다.

한편, 상기 수평동기신호듀티조절수단의 출력은 수평동기신호를 형성함과 동시에 클램프펄스를 발생하기 위한 백포치클램프펄스발생수단(50)에 인가되어, 인가된 신호는 상기 백포치클램프펄스발생수단(50)에 의해 인버팅되어 클램프펄스를 발생한다.

이상에에와 같이 본 발명은 분리동기신호를 처리하는 회로에 합성동기신호의 처리가 가능한 회로의 구성을 간단하게 할 수 있어, 가격을 크게 절감시킨 효과가 있다.

이상의 설명은 본 발명의 일실시예에 대한 설명에 불과하며, 본 발명은 그 구성요지의 범위내에서 다양한 변경 및 개조가 가능함을 당업자는 유의해야 한다.

Claims (2)

1. 데이터처리장치로부터 입력되는 동기신호를 처리하는 분리동기신호 처리장치에 있어서,

   입력되는 수직·수평합성신호 또는 수평동기신호의 극성에 관계없이 항상 양의 동기신호를 생성하여 출력하는 동기신호처리수단; 분리동기신호입력시에는 수직동기신호를, 합성동기신호입력시에는 수평·수직합성신호분리수단을 통해 입력되는 동기신호를 통해 소정의 수평동기신호를 생성하여 출력하는 수직동기신호출력수단;

   합성신호입력시 상기 동기신호처리수단을 통해 출력되는 합성신호를 수평신호와 수직신호로 분리시켜 수직동기신호만을 상기 수직동기신호발생수단으로 출력하는 수평·수직합성신호분리수단;

   상기 동기신호처리수단을 통해 출력되는 신호를 백포치클램프펄스가 요구하는 듀티로 조절하는 동시에 수평동기신호를 출력하는 수평동기신호듀티조절수단; 및

   상기 수평동기신호듀티조절수단의 출력수평신호를 이용하여 소정의 클램프펄스를 생성하는 백포치클램프펄스발생수단을 포함하여 된 것을 특징으로 하는 합성동기신호의 처리가 가능한 분리동기신호 처리장치.
2. 제 1항에 있어서, 상기 수평동기신호듀티조절수단(40)은 상기 동기신호처리수단(10)의 출력이 익스쿨시브오아게이트(G3)의 일입력 단자에 입력되도록 접속함과 아울러 직렬연결된 저항(R6)과 저항(R7)을 통해 상기 익스쿨시브오아게이트(G3)의 타입력단자에 입력되도록 접속하며, 상기 저항(R6)과 저항(R7) 사이의 접점이 캐패시터(C4)를 통해 접지되며, 상기 저항(R6)에는 다이오드(D4)가 병렬연결되는 한편, 상기 수직동기신호입력수단(20)의 수직동기신호(V) 입력단이 다이오드(D3)를 통하여 일단이 접지된 캐패시터(C2) 및 저항(R9)을 거쳐 에미터가 접지된 트랜지스터(Q1)의 베이스에 접속되고, 상기 트랜지스터(Q1)의 컬렉터가 저항(R8)을 통해 상기 익스쿨시브오아게이트(G3)의 입력단자에 접속하여 구성한 것을 특징으로 하는 합성동기신호의 처리가 가능한 분리동기신호 처리장치.