KR100230779B1 - 영상신호 처리기의 동기신호 변환회로 - Google Patents

Abstract

본 발명은 피씨(PC)에서 출력되는 영상신호를 보다 안정된 상태로 출력하는 기술에 관한 것으로, 피씨에서 배속처리된 수평동기신호를 제대로 처리하지 못하여 화면상에 수평지터가 발생되는 것을 방지하기 위하여, 배속처리된 수평동기신호를 미분처리하는 미분기와; 배속처리된 수평동기신호를 소정 레벨로 클램핑하는 클램핑 수단과 ; 상기 클램핑되고 미분처리된 신호를 레벨로 증폭하는 증폭수단 및 반전출력하는 반전수단으로 구성한 스피드업부를 포함하여 영상신호 처리기를 구성한 것이다.

Description

영상신호 처리기의 동기신호 변환회로

본 발명은 피씨(PC)에서 출력되는 영상신호를 보다 안정된 상태로 출력하는 기술에 관한 것으로, 특히 피씨에서 출력되는 수평동기신호의 처리속도를 향상시켜 인터페이스 과정에서 발생되는 지터성분을 저감하는데 적당하도록한 영상신호 처리기의 동기신호 변환회로에 관한 것이다.

도1은 일반적인 영상신호 인터페이스회로의 블록도로서 이에 도시한 바와 같이, 피씨(11)에서 출력되는 수평,수직동기신호(Hsync),(Vsync) 및 적,녹,청색용신호(R),(G),(B)를 엘씨디(13)와 같은 표시수단에 출력하는데 적당한 형태로 처리하여 출력하는 신호 처리부(12)가 포함되어 구성되었다.

도2는 도1에 포함되는 동기신호 처리부의 일실시 예시 상세 블록도로서 이에 도시한 바와 같이, 피씨(21), 브이씨알(22)에서 출력되는 영상동기신호를 선택적으로 받아들이는 스위치(23)와; 상기 스위치(23)를 통해 공급되는 동기신호의 타이밍을 제어하여 신호 처리부(25)에 공급하는 버퍼(24)를 포함하여 구성된 것으로, 이와 같이 구성된 인터페이스 회로의 작용을 도3내지 도6을 참조하여 설명하면 다음과 같다.

도2에서와 같이, 스위치(23)를 통해 피씨(21)의 영상신호나 브이씨알(22)과 같은 영상처리기에서 출력되는 영상신호를 선택하고, 버퍼(24)는 이렇게 선택된 영상신호를 입력받아 엘씨디(13)의 구동부를 구동하기 위한 각종 타이밍신호를 생성하게 된다. 도3은 상기 버퍼(24)의 구현예를 보인 회로도이다.

그런데, 브이씨알(22)에서 출력되는 수평동기신호(Hsync)는 도4a와 같고, 이에 비하여 상기 피씨(21)에서 출력되는 수평동기신호(Hsync)는 배속처리된 것이므로 도4b와 같이 두배의 주파수로 출력된다. 이에 따라 상기 스위치(23)에서 피씨(21)의 출력영상신호가 선택되었을 때 상기 버퍼(24)에 입력되는 파형은 도4c와 같고, 이로 인하여 상승에지나 하강에지 부분이 제대로 처리되지 않아 그 버퍼(24)에서 출력되는 수평동기신호(Hsync)에는 도4d와 같이 지터가 발생되어 신호 처리부(25)의 기준신호로 사용되는데 미흡하다.

상기와 같이 지터가 발생의 원인이 되는 피엘엘(PLL) 블록의 동작을 도5를 참조하여 살펴보면, 수평동기 카운터(51)로 입력되는 6a와 같은 수평동기신호(Hsync)는 1/2분주기(52)에 의해 1/2분주되어 도6b와 같이 출력되고, 위상비교기(53)는 그 1/2분주된 신호(FH)와 기준이되는 수평동기신호(Hsync)의 위상을 비교하여 브이씨알(54)의 입력신호를 생성하게 되는데, 상기의 설명에서와 같이 기준이되는 수평동기신호(Hsync)에 지터가 발생될 경우 신호 발생의 기준이 되는 브이씨오(VCO)가 흔들리게 된다.

이와 같이 종래의 영상신호 인터페이스장치에 있어서는 단순히 버퍼만을 이용하여 수평동기신호를 처리하게 되어 있어 배속처리된 수평동기신호가 공급되는 경우 이를 적절하게 처리하지 못하여 브이씨오 및 수평동기신호에 지터가 발생되고 이로 인하여 화면에 찌글거리는 지터현상이 발생되는 결함이 있었다.

따라서, 본 발명의 목적은 인터페이스 과정에서 발생되는 지터성분을 저감할 수 있도록 배속처리된 수평동기신호를 고속처리하는 피씨 대응 수평동기신호의 지터 저감회로를 제공함에 있다.

도1은 일반적인 영상신호 인터페이스회로의 블록도.

도2는 도1의 일실시 예시 상세 블록도.

도3은 도2에서 버퍼의 상세 회로도.

도4a-4c는 도2에서 각부의 파형도.

도5는 일반적인 피엘엘부의 블록도.

도6a-6c는 도5에서 수평동기 카운터, 1/2분주기의 출력 파형도.

도7은 본 발명 영상신호 처리기의 동기신호 변환회로의 일실시 예시블록도.

도8은 도7에서 스피드업부의 일실시 예시 상세 회로도.

도9a-9d는 도8에서 각부의 파형도.

* 도면의 주요부분에 대한 부호의 설명

71 : 피씨 72 : 스피드업부

73 : 브이씨알 74 : 스위치

75 : 버퍼 76 : 신호처리부

도5는 본 발명의 목적을 달성하기 위한 영상신호 처리기의 동기신호 변환회로의 일실시 예시 블록도로서 이에 도시한 바와 같이, 배속처리한 영상소오스를 출력하는 피씨(71)와; 상기 피씨(71)에서 배속처리되어 출력되는 수평동기신호를 고속으로 처리하여 출력하는 스피드업부(72)와; 기록매체에 저장된 영상소오스를 독출하여 출력하는 브이씨알(73)과; 상기 스피드업부(72)의 출력 영상신호나 브이씨알(73)에서 출력되는 영상신호를 선택적으로 입력하는 스위치(74)와; 상기 스위치(74)를 통해 입력되는 영상신호의 타이밍을 제어하여 신호 처리부(76)에 공급하는 버퍼(75)를 포함하여 구성한 것으로, 이와 같이 구성한 본 발명의 작용 및 효과를 첨부한 도8 및 도9를 참조하여 상세히 설명하면 다음과 같다.

브이씨알(73)과 같은 비디오기기에서 출력되는 티브이영상신호가 스위치(74)에 의해 선택되어 버퍼(75)에 공급되면 이로부터 엘씨디의 구동부를 구동하기 위한 각종 타이밍신호가 생성되어 신호처리부(76)에 공급된다.

한편, 피씨(71)에서 출력되는 영상신호는 배속처리된 신호이므로 지터가 발생하는 것을 방지하기 위하여 스피드업부(72)를 통해 고속으로 처리한 후 상기 스위치(74)의 일측 입력으로 제공하게 되는데, 그 스피드업부(72)의 작용을 도8을 참조하여 설명하면 다음과 같다.

상기 피씨(71)에서 배속처리되어 출력되는 도9a와 같은 신호가 다이오드(D81)에 의해 클램핑되므로 트랜지스터(Q81)의 베이스측에는 도9b와 같이 레벨이 축소된 형태로 변환된 펄스가 공급되고, 이때, 저항(R81) 및 콘덴서(C81)에 의한 시정수(T=R81·C81)로 미분처리되므로 그 트랜지스터(Q81)의 콜렉터측에서 도9c와 같은 미분파형이 출력되며, 이는 다시 인버터(75)를 통해 극성이 반전되어 도9d와 같은 형태의 수평동기신호로 출력된다.

여기서, 주목할 사항은 상기 시정수(T=R81·C81)에 의해 에지부분이 도9c와 같은 형태로 되므로 그만큼 충방전 시간이 빨라져 기존의 버퍼에서 발생하는 지터를 줄일 수 있다는 것이다.

따라서, 상기 스피드업부(72)를 통해 고속처리된 수평동기신호(Hsync)를 스위치(74)를 통해 선택하여 도5와 같은 피엘엘 블록의 입력으로 공급하는 경우 도4d와 같이 되지 않기 때문에 1/2분주된 펄스에도 지터가 발생되지 않고, 이로 인하여 위상비교기(53) 및 브이씨오(54)도 안정된 상태를 유지할 수 있게 되어 궁극적으로, 화면의 수평 지터를 저감할 수 있게 된다.

이상에서 상세히 설명한 바와 같이 본 발명은 피씨에서 배속처리된 수평동기신호를 스피드업부를 통해 고속으로 처리하여 출력함으로써 피엘엘부의 위상비교기 및 브이씨오가 안정화되어 화면상의 지터를 저감할 수 있는 효과가 있다.

Claims (2)

1. 피씨 영상신호를 받아들여 동기신호를 발생하는 액정디스플레이장치의 영상신호 인터페이스 회로에 있어서, 상기 피씨 영상신호의 수평동기신호의 상승 또는 하강에지를 미분하여 출력하는 스피드업 수단을 포함하여 구성한 것을 특징으로 하는 영상신호 처리기의 동기신호 변환회로.
2. 제1항에 있어서, 스피드업 수단은 수평동기신호를 미분처리하는 미분기와; 수평동기신호를 소정 레벨로 클램핑하는 클램핑 수단과; 상기 클램핑되고 미분처리된 신호를 소정 레벨로 증폭하는 증폭수단 및 반전출력하는 반전수단을 포함하여 구성한 것을 특징으로 하는 영상신호 처리기의 동기신호 변환회로.

Images