KR100339459B1

KR100339459B1 - 액정표시장치

Info

Publication number: KR100339459B1
Application number: KR1019980018478A
Authority: KR
Inventors: 요시쿠니 신도; 히로카쯔 유이; 히로미쯔 토리이
Original assignee: 마쯔시다덴기산교 가부시키가이샤
Priority date: 1997-05-22
Filing date: 1998-05-22
Publication date: 2002-09-18
Also published as: DE69841818D1; CN1201966A; KR19980087287A; TW397959B; EP0881621B1; US6175347B1; CN1150504C; EP0881621A1

Abstract

본 발명은, 여러 가지 신호를 표시하는 액정 표시 장치에 있어서, 자동적으로 화면 위치, 크기, 샘플링 클럭 주파수를 조정하는 것을 목적으로 하는 것으로서, A/D 변환기(15∼17)와, PLL 회로(18)와, 스캔 변환 회로(1)와, 카운터(4,5)와, OR 회로(3)와, OR 회로(3)로부터의 출력 신호의 위상과 인에이블 신호(enable signal)의 위상을 비교하기 위한 플립-플롭(7∼13)과, CPU(14)를 액정 표시 장치에 설치하여, 플립-플롭(10∼13)으로부터의 출력에 응답해서 스캔 변환 회로(1), 카운터(4,5), PLL 회로(18)의 설정을 변경할 수 있으며, 이에 의해 A/D 변환에 사용되는 샘플링 클럭 주파수뿐만 아니라 LCD상에 표시되는 화면의 위치 및 크기를 자동으로 조정할 수 있는 것을 특징으로 한다.

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY APPARATUS}

본 발명은 액정 표시(이하, LCD라 칭함) 장치에 관한 것으로서, LCD 장치상에 표시되는 화면 위치 및 크기를 자동으로 최적화하는 수단을 가진 LCD 장치에 관한 것이다.

컴퓨터 등의 영상 신호원으로부터 출력되는 영상 신호에 있어서, 영상 신호와 동기 신호 사이의 위상 관계, 즉, 수직 동기 신호와 영상 신호의 상승 구간(leading edge) 사이의 기간뿐만 아니라 수평 동기 신호와 영상 신호의 상승 구간 사이의 기간은 대부분의 경우에 컴퓨터의 모델에 따라 다르다. 따라서, LCD상의 화면 위치도 컴퓨터의 종류에 따라 다르다.

컴퓨터 등의 영상 신호원으로부터 출력되는 영상 신호가 LCD상에 표시될 때, 자동으로 위상 관계를 조정하는 방법을 설명한 종래 기술들이 있다. 일본국 특개평 제7-219486호 공보에는 이러한 문제를 설명한 종래 기술중 한 방법이 개시되어 있다.

이 종래 기술에 의하면 비교기에 의해 소정의 레벨로 분할된 영상 신호원으로부터의 영상 신호와, 영상 신호원으로부터의 수평 동기 신호 및 수직 동기 신호 양쪽에서 발생된 LCD 구동 펄스 사이의 위상 관계를 AND 회로를 사용하여 비교하고, 그 비교 결과를 중앙 처리 장치(CPU)에 피드백한다. CPU는, 이 비교 결과에 근거하여, LCD 구동 펄스의 위상을 제어함으로써 LCD상의 화면 위치를 자동으로 조정할 수 있다.

이 종래 기술은, 조정을 위한 시간을 절약하는 것을 목적으로 하며, 사용자가 표시된 화면을 보면서 LCD상의 화면 위치를 조정하기 위한 조정용 스위치 등의 조정 수단으로 사용될 수 있다.

컴퓨터 등의 영상 신호원으로부터 출력되는 영상 신호는 수평 동기 신호/수직 동기 신호와 영상 신호의 상승 구간 사이의 기간이외에도 영향을 미치는 각종 요인을 가진다. 이 영향을 미치는 각종 요인으로서는, 예컨대, 하강 구간(trailing edge)까지의 기간, 주사 타이밍, 수평 주사 주파수, 주사선의 수, 화소의 수, 영상 신호의 출력시에 사용되는 도트 클럭 주파수 등이 있으며, 이들은 모두 컴퓨터의 종류에 따라 다를 수도 있다.

컴퓨터 등의 영상 신호원으로부터 출력되는 영상 신호에 있어서, 1 수평 기간내의 유효 화소수 및 1 수직 기간내의 유효 주사선수는, 일반적으로, LCD가 표시할 수 있는 유효 화소수 및 유효 주사선수와 일치하지 않는다.

LCD 장치에 있어서, 영상 신호원으로부터 출력되는 영상 신호에 단지 아날로그-디지털변환(이하, A/D 변환이라 칭함)을 행하여 디지털 RGB 신호를 LCD에 전송할 때, 그 신호에 포함되어 있는 화면을 LCD상에 적절하게 표시할 수 없다(이하, LCD상의 적절한 표시를 위한 충분한 양의 영상 신호를 포함하는 화면을 설명하기 위해 "저스트 스캔(just scan)"이라는 어구를 사용한다).

LCD를 적정하게 스캔하기 위해서는, LCD 장치에서 입력 신호에 대해 스캔 변환을 행하여 입력 영상 신호의 1 수평 기간내의 화소수 및 1 수직 기간내의 주사선수를 LCD의 그 수와 일치시켜야 한다.

이와 같이, 다양한 타이밍에 응답하기 위해서는, LCD 장치에서 화면이 LCD 표시 영역의 중앙에 표시될 수 있도록 LCD 구동 펄스의 위상을 결정해야 하고, 이에 의해 저스트 스캔, 즉 무변환(無變煥)이 행하여진다.

또한, LCD 장치에서 신호원의 타이밍에 응답하여 적절한 스캔 변환율을 결정해야 한다(스캔 변환율 = 변환후의 화소수에 대한 변환전의 화소수, 또는, 변환후의 유효 주사선수에 대한 변환전의 유효 주사선수).

종래의 화면 위치의 자동 조정은, 입력 신호원의 타이밍, 특히, 수평 주파수가 LCD 장치를 구동하는 수평 구동 펄스와 일치할 때에만 유효하다. 다시 말하면, 종래의 방법은 어떠한 스캔 변환도 필요하지 않을 때에만 유효하다. 즉, 종래의 방법은 화면 위치를 자동적으로 조정할 수는 있으나, 화면 크기를 조정할 수는 없다.

구동 펄스의 주파수가 입력 신호원의 주사 주파수와 동일할 때에도, 즉, 입력 영상 신호의 화소수가 LCD의 유효 화소수와 동일한 때에도, 컴퓨터가 영상 신호를 발생하기 위해 사용하는 도트 클럭 주파수에 따라 화질이 때때로 떨어진다.

일반적으로, 영상 신호를 발생하기 위해 사용되는 도트 주파수는 컴퓨터의 종류에 다라 다르다.

LCD상에 적절하게 화면을 표시하기 위해서, 도트 클럭 주파수는, A/D 변환에서 사용되는 LCD 샘플링 클럭 주파수와 완전히 일치해야 한다.

그러나, 종래의 LCD 장치에는 A/D 변환에 사용되는 샘플링 클럭 주파수의 자동 조정 수단이 없다.

종래의 LCD 장치에서는 다양한 타이밍을 가진 신호원을 사용하고 있으므로, 최적의 스캔 변환율을 결정하는 것뿐만 아니라 "저스트 스캔"을 위한 스캔 변환이 필요하다. 그러나, 종래의 LCD 장치에서는 임의의 타이밍을 가지는 신호에 응답해서 화면 위치 및 크기를 자동으로 조정할 수 없다.

종래의 LCD 장치는, 신호가 스캔 변환을 필요로 하지 않을 때에도, 신호원의 도트 클럭 주파수가 A/D 변환에 사용되는 샘플링 클럭 주파수와 일치할 수 없다.

따라서, 다양한 신호원에 의해 발생된 충분한 양의 영상 신호를 표시하기 위해서는, 사용자가 종래의 LCD를 보면서 화면 위치, 화면 크기 및 샘플링 클럭 주파수를 조정해야만 한다. 이와 같은 조정을 위해서는 화면 위치, 화면 크기 및 샘플링 클럭 주파수를 조정하기 위한 수단이 필요하다. 따라서, 동작 수단의 구성이 복잡해진다.

본 발명은 상기 문제에 비추어, 샘플링 클럭 주파수뿐만 아니라 화면 위치 및 화면 크기를 자동으로 조정하여 다양한 타이밍에 최적으로 응답할 수 있는 LCD장치를 제공하는 것을 목적으로 한다.

도 1은 본 발명의 제 1 및 제 2 실시예에 사용된 LCD 장치를 도시한 도면,

도 2(a)-(l)은 본 발명의 도 1에서 사용된 각 신호의 타이밍도,

도 3(a)-(l)은 본 발명의 도 1에서 사용된 각 신호의 타이밍도,

도 4(a)-(l)은 본 발명의 도 1에서 사용된 각 신호의 타이밍도,

도 5는 본 발명에 따른 제 1 및 제 2 실시예의 제어 흐름도(메인),

도 6은 본 발명에 따른 제 1 및 제 2 실시예의 제어 흐름도(수직 조정),

도 7은 본 발명에 따른 제 1 및 제 2 실시예의 제어 흐름도(수평 조정),

도 8은 본 발명에 따른 제 2 실시예의 제어 흐름도(수평 조정).

도면의 주요 부분에 대한 부호의 설명

1 : 스캔 변환 회로2 : 액정 표시 장치

3 : OR 회로4, 5 : 카운터

6 : AND 회로7∼13 : 플립-플롭 회로

14 : CPU15, 17 : A/D 변환기

18 : PLL 회로

본 발명에 의하면,

(a) LCD상에 표시 가능하도록, A/D 변환 및 필요에 따라 스캔 변환을 행한 디지털 RGB 신호와, LCD 장치의 표시 기간을 나타내는 인에이블 신호의 위상을 비교하여, 비교 결과를 발생하는 단계와,

(b) 그 비교 결과에 응답하여, (i) 스캔 변환율의 변경, (ii) 인에이블 신호의 위상의 변경, (iii) A/D 변환에 사용되는 샘플링 클럭 주파수의 변경에 의해서 화면 위치, 화면 크기 및 A/D 변환의 샘플링 클럭 주파수를 자동으로 조정하는 단계를 포함하는 조정 방법을 가진 LCD 장치를 제공하는 것을 특징으로 한다.

(실시예 1)

이하, 본 발명에 따른 제 1 실시예에 대해서 도 1 내지 도 7 및 표 1을 참조하여 설명한다.

도 1에서, 입력 아날로그 영상 RGB 신호는, 예컨대, 외부 컴퓨터 등으로부터 출력된다. 입력 아날로그 RGB 신호는 A/D 변환기(15, 16, 17)에 의해서 디지털 영상 신호로 변환된다. 위상 동기 루프(phase-locked loop; PLL) 회로(18)는 아날로그 영상 신호와 함께 수평 동기 신호 H를 수신하고, 이 수평 동기 신호 H를 승산함으로써, 샘플링 클럭 신호 ADCK를 생성하여 A/D 변환기(15, 16, 17)에 공급한다. 증배율(multiplication factor)은, 마이크로 컴퓨터 CPU(14)에 의해 생성된 제어 신호 PLLCT에 의해 설정된다.

스캔 변환 회로(1)는 입력 디지털 영상 신호의 1 수평 기간내의 유효 화소수 및 1 수직 기간의 유효 주사선수를 LCD(2)에 표시 가능한 유효 화소수 및 유효 주사선수로 변환한다. 스캔 변환율, 즉, 변환전의 화소수(또는 주사선수)와 변환후의 화소수(또는 주사선수)의 비율은 CPU(14)로부터 출력되는 제어 신호 SCT에 의해서 설정된다.

스캔 변환된 신호는 R', G', B'라고 부르며, 이들 신호는 각각 6비트로 이루어진 디지털 영상 신호이다.

LCD(2)는 R', G', B', 즉, 6비트의 디지털 영상 신호를 컬러로 표시하며, 수평 동기 신호 HP, 수직 동기 신호 VP, LCD(2)의 표시 기간동안만 H 레벨이 되는 인에이블 신호 ENBP 및 클럭 신호 CLK 등의 제어 신호를 필요로 한다.

수평 동기 신호 HP의 주파수 및 수직 동기 신호 VP의 주파수는 A/D 변환기(15∼17)로 공급되는 영상 신호원의 수평 동기 주파수 및 수직 동기 주파수와 항상 일치하는 것은 아니다. 이들 신호가 서로 일치하지 않는 이유는 신호원과 LCD(2)사이에 스캔 변환 회로(1)가 들어가 있기 때문이다.

인에이블 신호 ENBP가 H 레벨에 있을 때 LCD(2)는 화면을 표시한다. 그러므로, 디지털 신호 R', G', B'의 출력 기간이 인에이블 신호 ENBP가 H 레벨에 있는 기간과 일치할 때, LCD(2)상에 표시되는 화면이 자연적으로 최적화(저스트 스캔)된다.

LCD(2)에 인가된 클럭 신호 CLK의 주파수는 A/D 변환 샘플링에 사용되는 클럭 신호 ADCK의 주파수와 달라도 된다.

OR 논리 회로 OR(3)은 스캔 변환 회로(1)에서 출력된 디지털 신호 R', G', B'의 최상위 비트의 OR 논리 연산을 행한다. OR(3)로부터의 출력 신호는 R, G, B중 어느 하나가 표시될 때 H 상태로 되고, 블랭킹 기간동안에는 L 상태로 된다.

카운터(4)는, LCD(2)를 구동시키는 클럭 신호(CLK)를 카운트하면서, LCD(2)에 공급될 수평 동기 신호 HP와, 인에이블 신호 ENBP의 근원이 되는 수평 인에이블 신호 HENB와, 수평 동기 신호 HP로부터 위상이 시프트된(예컨대, 1/2 수평 기간 위상만큼 지연된) 수평 동기 신호 HP2를 생성한다.

카운터(5)는, 카운터(4)에 의해 생성된 수평 동기 신호 HP(LCD(2)에 공급될 수평 동기 신호)를 카운트하면서, LCD(2)에 공급될 수직 동기 신호 VP와 인에이블 신호 ENBP의 근원이 되는 수직 인에이블 신호 VENB를 발생한다. 각각의 신호의 위상은 CPU(14)로부터 출력되는 제어 신호 VCCT에 의해 설정된다.

AND 회로(6)는 카운터(4)에서 생성된 수평 인에이블 신호 HENB와 카운터(5)에서 생성된 신호 VENB를 승산하도록 되어 있는 AND 논리 연산을 행하면서, LCD(2)의 인에이블 신호 ENBP를 발생한다. 즉, AND 회로(6)는 수평 인에이블 신호 HENB와 수직 인에이블 신호 VENB가 모두 H 상태인 경우에만 H를 출력한다. AND 회로(6)로부터의 출력 신호는 LCD(2)의 영상 표시 기간을 설정하는 인에이블 신호 ENBP이다.

다음으로, 플립-플롭(7∼13)에 대해 설명한다. 플립-플롭(7)은 OR(3)(R, G, B 신호중 어느 한 신호가 표시될 때 H를 출력함)의 출력 신호를 클럭 신호 CLK의 상승 구간에서 다시 동기시킨다. 플립-플롭(7)으로부터의 출력 신호는 Y로 나타낸다.

플립-플롭(8)과 NOT 회로(15)는 인에이블 신호 ENBP를 클럭 신호 CLK의 하강구간에서 동기시킨다. 플립-플롭(8)으로부터의 출력 신호의 비반전 출력은 ENBP2이며 그 반전 출력은이다. 이에 의해 ENBP2는 ENBP로부터 CLK 사이클이 1/2 지연되어 상승한다.

플립-플롭(9)은 인에이블 신호 ENBP의 근원이 되는 수직 인에이블 신호 VENB를 시프트하여, HP2의 상승 구간에서 수직 인에이블 신호 VENB를 동기시킨다. HP2는 HP로부터 HP의 1/2 사이클만큼 지연된다. 플립-플롭(9)으로부터의 출력 신호의 비반전 출력은 VENB2이며 그 반전출력은이다.

플립-플롭(10∼13)은 신호 Y를 각각 ENBP2,, VENB2 및의 상승 구간에서 동기시킨다. 그 출력 신호는 각각 HF, HB, VF 및 VB이다.

CPU(14)는 플립-플롭(10∼13)으로부터의 출력 신호의 결과에 응답하여, 스캔 변환 회로(1)의 제어 신호 SCT, 카운터(4, 5)의 제어 신호 HCCT와 VCCT, PLL 회로(18)의 승산을 제어하는 제어 신호 PLLCT의 설정을 변경한다.

다음은, LCD상의 화면 위치 및 크기와, 이 화면의 위치 및 크기와 CPU(4)로 입력될 입력 신호 HF, HB, VF, VB와의 관계에 대해서 도 2(a)∼도 4(1) 및 표 1을 참조하여 설명한다.

다음의 설명에 있어서, LCD(2)의 수평 및 수직 유효 화소는 각각 1024화소 768라인이다. 따라서, LCD 장치의 표시 기간을 나타내는 인에이블 신호 ENBP의 기간은 수평 레이트에서 1024클럭 펄스의 H 기간을 가지며 수직 레이트에서 768라인의 H 기간을 가진다.

도 2(a)∼(l)은 표시된 화면 크기가 수평 및 수직 방향 양쪽으로 LCD(2)상에표시 가능한 최대 크기보다 작은 경우의 HF, HB, VF 및 VB의 신호 타이밍을 도시한 것이다. 편의상, 입력 신호는 모두 "백색(white)"으로 나타낸다. 따라서, 스캔 변환 회로(1)로부터 나오는 출력 신호 R', G', B'는 동일한 파형으로 형성된다. 이 경우, 보다 간단히 하기 위해, R'은 세 개의 출력 신호를 모두 나타낸다.

상기 설명한 바와 같이, 신호 Y는, 플립-플롭(7)의 출력이며, OR(3)로부터의 출력 신호(R, G, B중 어느 하나가 표시되는 동안의 H 기간)를 CLK의 상승 구간에서 다시 동기시킨다.

먼저, 수평 타이밍 파형에 대해서 설명한다. 신호 Y는 신호 R'에 대해서 1 클럭 펄스만큼 지연된다. 즉, 신호 Y는 신호 R' 뒤로 1 클럭 펄스만큼 늦게 상승하고 하강한다.

신호 ENBP2는 신호 ENBP에 대해서 1/2 클럭 펄스만큼 지연되며, 신호는 신호 ENBP2의 반전파형으로 형성된다.

신호 HF는 신호 ENBP2의 상승 구간에서의 신호 Y의 래치 신호이므로, 신호 HF는 항상 L에 있다.

신호 HB 또한 신호의 상승 구간에서 신호 Y를 래치하므로, 신호 HB도 항상 L에 있다.

다음은, 수직 타이밍 파형에 대해서 설명한다. 신호 HP2는 예컨대, 도 2(g) 및 (h)에 나타낸 바와 같이, 신호 HP에 대하여 신호 HP 사이클의 1/2만큼 지연된다.

신호 VENB2는 HP2의 상승 구간에서 신호 VENB를 래치하고, 신호는 신호 VENB2의 반전신호이다.

신호 VF는 신호 VENB2의 상승 구간에서 신호 Y를 래치하므로, 신호 VF는 항상 L에 있다.

신호 VB는 신호의 상승 구간에서 신호 Y를 래치하므로, 신호 VB는 항상 L에 있다.

도 3(a)∼(1)은 표시된 화면 크기가 수평 및 수직 방향 양쪽으로 LCD(2)상에 표시 가능한 최대 크기보다 큰 경우의 HF, HB, VF 및 VB의 신호 타이밍을 도시한 것이다. 편의상, 도 3(a)∼(1)에서의 모든 입력 신호는 "백색"으로 나타낸다. 따라서, 신호 HF, HB, VF 및 VB는 H가 된다.

도 4(a)∼(1)은 LCD(2)상의 표시된 화면 크기가 수평 및 수직 방향으로 최적(저스트 스캔)인 경우의 HF, HB, VF 및 VB의 신호 타이밍을 도시한 것이다. 편의상, 도 4의 모든 입력 신호는 모두 "백색"으로 나타낸다. 따라서, 신호는 HF=L, HB=H, VF=H, VB=L이다.

표 1은 도 2∼4에 대한 설명을 요약한 것으로서, 본 제 1 실시예에 따른 검출 신호 HF, HB, VF, VB와 표시 상태와의 상호 관계를 나타낸 것이다.

화면 위치 및 크기의 자동 조정시의 CPU(14)의 처리중 하나에 대해서 도 5∼도 7을 참조하여 설명한다.

본 실시예에서는, 신호원으로부터의 화면 출력의 1 주사선상의 화소수(수평 방향) 및 주사선수(수직 방향)가 LCD(2)의 표시 가능한 수와 다르다.

따라서, 스캔 변환 회로(1)의 변환율을 변경시킴으로써 수평 및 수직 크기를제어한다.

PLL 회로(18)의 주파수 분할비는 가장 먼저 임의로 설정해도 된다.

도 5는 화면 위치 및 크기를 자동으로 조정하는 처리를 나타낸 흐름도의 주요부이다. 본 실시예는, 도 5에 나타낸 바와 같이, 표시된 화면의 수직 위치 및 크기가 먼저 최적화되지만, 수직 방향의 최적화 전에 수평 위치 및 크기가 먼저 최적화될 수도 있다.

도 6은 수직 방향으로의 화면 위치 및 크기의 자동 조정을 나타낸 흐름도이다. 이러한 조정은, 수직 방향에 대한 정보만을 필요로 하므로, HF와 HB는 필요없고, VF와 VB를 판독해야 한다. VF 및 VB의 상태와 현재 화면의 상태와의 관계가 표 1에 기재되어 있으므로, 화면 상태를 반전하는 처리를 행해야 한다.

예컨대, (VF, VB)=(L, L)인 경우, 현재 화면의 수직 크기는 표 1에 따라 작으므로, 도 6에 도시한 바와 같이 수직 크기를 확대하는 처리를 행해야 한다. 구체적으로는, 수직 방향으로의 스캔 변환율은 도 1에 도시한 바와 같이, CPU(14)로부터 스캔 변환 회로(1)로 공급되는 제어 신호 SCT에 의해 변경되어야 한다.

(VF, VB)=(H, L)인 경우, 수직 방향에 대한 화면 상태는 표 1에 따라 최적의 위치에 있을 수 있으므로, 화면을 의도적으로 아래쪽으로 이동시켜서, 도 6에 도시한 바와 같이, 화면이 강제로 "상당히 아래쪽으로" 위치하게 한 후, 처리를 종료하기 전에 화면을 위쪽으로 이동시킨다.

도 1에 도시한 바와 같이, 위쪽 및 아래쪽으로의 화면의 이동은 CPU(14)로부터 카운터(5)로 공급되는 제어 신호 VCCT에 의해 제어된다. 즉, 신호 VP와 VENB의 위상은 LCD(2)로 공급되는 신호 R', G', B'와는 독립적으로 시프트된다.

도 7은 수평 방향으로의 화면 위치 및 크기의 자동 조정을 나타낸 흐름도이다. 이러한 조정은, 수평 방향에 대한 정보만을 필요로 하므로, VF와 VB는 필요 없고, HF와 HB를 판독해야 한다. HF 및 HB의 상태와 현재 화면의 상태와의 관계가 표 1에 기재되어 있으므로, 화면 상태를 반전하는 처리를 행해야 한다.

예컨대, (HF, HB)=(L, L)인 경우, 현재 화면의 수평 크기는 표 1에 따라 작으므로, 도 7에 도시한 바와 같이, 수평 크기를 확대하는 처리를 행해야 한다. 구체적으로는, 수평 방향으로의 스캔 변환율은 수직인 경우에서 설명한 바와 같이,CPU(14)로부터 스캔 변환 회로(1)로 공급되는 제어 신호 SCT에 의해 변경되어야 한다.

(HF, HB)=(L, H)인 경우, 화면 상태는 표 1에 따라 최적의 위치에 있을 수 있으므로, 화면을 의도적으로 좌측으로 이동시켜서, 도 7에 도시한 바와 같이, 화면이 "상당히 좌측으로"되어 있는 것을 확인한 후, 처리를 종료하기 전에 화면을 우측으로 이동시킨다.

양쪽으로의 화면의 이동은 CPU(14)로부터 카운터(4)로 공급되는 제어 신호 HCCT에 의해 제어된다. 즉, 신호 HP, HENB, HP2의 위상을 동시에 동일한 양만큼 시프트함으로써 화면이 양쪽으로 이동된다.

(실시예 2)

본 발명의 제 2 실시예에 대해서 도 1, 5, 6, 8 및 표 2를 참조하여 설명한다. 제 1 실시예에서와 동일한 상세한 설명은 생략한다. 본 실시예에서는, 입력 신호원의 유효 화소수와 유효 주사선수가 LCD(2)의 것과 일치하므로, 수평 및 수직 방향으로의 스캔 변환은 필요하지 않다. 따라서 스캔 변환 회로(1)의 스캔 변환율을, CPU(14)로부터의 제어 신호 SCT에 의해 양쪽 방향 모두 "1"로 설정한다. 이하의 설명에 있어서, 도 1의 LCD(2)의 유효 화소수는 수평 방향으로 1024화소이고 수직 방향으로 768라인이다. LCD 장치의 표시 기간을 나타내는 인에이블 신호 ENBP는 수평 레이트에서 1024클럭 펄스의 H 기간을 가지며, 수직 레이트에서 768라인의 H 기간을 가진다.

표 2는 신호 HF, HB, VF, VB와, 샘플링 클럭 주파수 및 화면 위치와의 관계를 나타낸 것이다. 본 실시예는 스캔 변환이 필요하지 않는 타이밍만을 취급하므로, 전체 스크린을 한 화면으로 덮을 수 있는 영상 신호가 입력될 때, (VF, VB)는 (L, L)이나 (H, H) 모두 될 수 없다.

(HF, HB)=(L, L)인 경우, 즉, 수평 화면 크기가 표 2의 설명보다 작은 것으로 검출된 때는, A/D 변환의 샘플링 클럭 ADCK의 주파수가 신호원의 도트 클럭 주파수보다 낮은 것을 의미한다. 예컨대, 신호원의 1 수평 기간당 도트 클럭의 수가 1200이고, 그 중 유효 표시 영역이 1024일 때, 1 수평 기간당 PLL(18)의 분주비가, 1200보다 낮은 1100이면, 대략 938샘플이 유효 표시 영역이 된다(1100×1024/1200≒938).

LCD(2)는 수평 방향으로 1024화소를 가지므로, 86화소에 의해 중첩되는 부분은 블랭킹 영역이다(1024-938≒86). 사용자가 이 화면 상태를 볼 때, 수평 크기가 작게 보인다. (HF, HB)=(H, H)인 경우, 즉, 수평 화면 크기가 표 2의 설명보다 크게 검출된 때는, 샘플링 클럭 주파수는, 상기 경우와 반대로, 신호원의 도트 클럭 주파수보다 높게 된다.

도 5, 6, 8을 참조하여, 본 제 2 실시예의 자동 조정 처리에 대해서 설명한다.

본 실시예에서는, 수직 방향을 먼저 조정한 후, 수평 방향을 조정한다. 처리의 주요 요점은 도 5에 도시한 제 1 실시예의 요점과 동일하며, 제 1 실시예의 도 6은 수직 조정에 적용할 수 있다. 그러나, 제 2 실시예에 있어서, (VF, VB)는 결코 (L, L)이나 (H, H)가 되지 않는다.

도 8은 본 실시예의 CPU(14)에 주어진 수평 조정 처리를 도시한 것이다. 이 처리는 다음과 같은 점에서 제 1 실시예의 도 7에 도시한 것과는 다르다. 수평 방향은 스캔 변환 회로(1)에서의 설정을 변경하지 않고 PLL 회로(18)의 증배율을 변경함으로써 조정한다.

본 발명에 따르면, 입력 신호에 대한 어떠한 정보(유효 화소수, 수평 및 수직 동기 주파수 및 도트 클럭 주파수)에 의존하지 않고 화면 위치 및 크기에 대한 자동 조정 회로를 제공할 수 있다. 본 발명에 따른 자동 조정 회로는 다양한 타이밍 방법으로 동작 가능하고, A/D 변환에 사용되는 화면 위치, 크기 및 샘플링 클럭 주파수를 자동으로 조정할 수 있으므로 LCD상의 화면표시시 "저스트 스캔"을 행할 수 있다.

Claims

액정 표시 장치의 액정 표시부상에 표시되는 화면의 위치 및 크기를 자동으로 조정하는 액정 표시 장치에 있어서,

스캔 변환을 행한 입력 영상 신호의 위상과, 상기 액정 표시부의 표시 기간을 나타내는 인에이블 신호의 위상을 비교하고, 비교 결과를 판정하는 비교 수단과,

상기 비교 결과에 따라 상기 스캔 변환의 변환율 및 상기 인에이블 신호의 위상을 변경하는 수단

을 포함하는 액정 표시 장치.
제 1 항에 있어서,

입력 영상 신호를 아날로그 형태로부터 디지털 형태로 변환하는 아날로그/디지털 변환기와,

상기 아날로그/디지털 변환기에 사용되는 샘플링 클럭을 생성하는 PLL 회로(phase-locked loop circuit)와,

입력 영상 신호의 수평 기간당의 도트수와 입력 영상 신호의 수직 기간당의 라인수를 변환하는 스캔 변환 회로와,

상기 액정 표시부의 표시 기간을 나타내는 인에이블 신호를 발생하는 복수의카운터와,

상기 스캔 변환 회로에서 스캔 변환을 행한 디지털 영상 신호의 위상과, 상기 인에이블 신호의 위상을 비교하는 복수의 플립-플롭과,

중앙 처리 장치를 더 포함하되,

상기 중앙 처리 장치는, 상기 복수의 플립-플롭으로부터의 출력에 응답하여, 1) 상기 스캔 변환 회로의 변환율, 2) 상기 PLL 회로의 증배율(multiplication factor) 및 3) 상기 인에이블 신호의 위상을 변경하기 위해 상기 복수의 카운터의 계수 조건을 변경하는 것을 특징으로 하는 액정 표시 장치.
제 2 항에 있어서,

상기 스캔 변환 회로에서 스캔 변환을 행한 상기 영상 신호에 디지털 형태의 RGB 신호가 포함되어 있을 때, 스캔 변환을 행한 상기 디지털 영상 신호의 위상과 상기 인에이블 신호의 위상을 비교하고,

상기 액정 표시 장치는 상기 RGB 신호의 각각의 최상위 비트를 포함하는 상위 비트의 OR 연산을 행하는 OR 회로를 더 포함하되, 상기 OR 회로로부터의 출력 신호의 위상과, 상기 인에이블 신호의 위상을 비교하는 것을 특징으로 하는 액정 표시 장치.
제 2 항에 있어서,

상기 스캔 변환 회로에서 스캔 변환을 행한 상기 영상 신호에 디지털 형태의 RGB 신호가 포함되어 있을 때, 스캔 변환을 행한 상기 디지털 영상 신호의 위상과, 상기 인에이블 신호의 위상을 비교하고,

상기 액정 표시 장치는 상기 RGB 신호의 각각의 상위 비트의 OR 연산을 행하는 OR 회로를 더 포함하되, 상기 OR 회로로부터의 출력 신호의 위상과, 상기 인에이블 신호의 위상을 비교하는 것을 특징으로 하는 액정 표시 장치.
액정 표시 장치의 액정 표시부상에 표시된 화면의 위치 및 크기를 자동으로 조정하는 액정 표시 장치에 있어서,

입력 아날로그 RGB 신호를 디지털 RGB 신호로 변환하는 아날로그/디지털 변환기와,

상기 아날로그/디지털 변환기에 공급하기 위한 샘플링 클럭 신호를 생성하는 PLL 회로와,

상기 디지털 RGB 신호의 각각의 최상위 비트의 OR 연산을 행하는 OR 회로와,

상기 OR 회로부터의 출력 신호의 위상과, 상기 액정 표시부의 표시 기간을 나타내는 인에이블 신호의 위상을 비교하는 비교 수단과,

상기 비교 수단으로부터의 출력 신호에 응답하여, 상기 아날로그/디지털 변환 회로에서 사용되는 샘플링 클럭 신호의 주파수 및 위상이 상기 아날로그 RGB 신호를 생성한 도트 클럭의 주파수 및 위상과 일치하도록, 상기 PLL 회로로부터 출력된 샘플링 클럭 신호 주파수를 조정하는 수단

을 포함하는 액정 표시 장치.
제 5 항에 있어서,

상기 비교 수단은 복수의 플립-플롭을 포함하되,

상기 액정 표시 장치는,

상기 액정 표시부의 표시 기간을 나타내는 인에이블 신호를 생성하는 복수의 카운터와,

상기 복수의 플립-플롭으로부터의 출력에 응답하여 상기 PLL 회로의 증배율을 변경하는 중앙 처리 장치

를 더 포함하는 액정 표시 장치.
액정 표시 장치의 액정 표시부상에 표시된 화면의 위치 및 크기를 자동으로 조정하는 방법에 있어서,

소정의 변환율로 입력 영상 신호에 대한 스캔 변환을 행하는 단계와,

스캔 변환을 행한 상기 영상 신호의 위상과, 상기 액정 표시부의 표시 기간을 나타내는 인에이블 신호의 위상을 비교하는 단계와,

상기 비교 단계의 결과에 응답하여, 상기 스캔 변환의 변환율, PLL 회로의 증배율 및 상기 인에이블 신호의 위상을 제어하는 단계

를 포함하는 화면의 위치 및 크기의 자동 조정 방법.
제 7 항에 있어서,

입력 영상 신호를 아날로그 형태로부터 디지털 형태로 변환하는 단계와;

소정의 변환율로 아날로그/디지털 변환을 행한 입력 영상 신호의 수평 기간당의 도트수와 입력 영상 신호의 수직 기간당의 라인수를 변환하는 단계와,

복수의 카운터, AND 회로 및 중앙 처리 장치를 사용하여 상기 액정 표시부의 표시 기간을 나타내는 인에이블 신호를 발생하는 단계와,

복수의 플립-플롭을 사용하여 상기 변환된 입력 영상 신호의 위상과, 상기 인에이블 신호의 위상을 비교하는 단계

를 더 포함하는 화면의 위치 및 크기의 자동 조정 방법.
제 7 항에 있어서,

상기 스캔 변환 회로에 의하여 변환된 디지털 영상 신호에 RGB 신호가 포함되어 있을 때, 상기 RGB 신호의 각각의 최상위 비트를 포함하는 상위 비트의 OR 연산을 행하는 단계와,

OR 연산을 행하는 단계에서의 OR 출력 신호의 위상과, 상기 인에이블 신호의 위상을 비교하는 단계

를 더 포함하는 화면의 위치 및 크기의 자동 조정 방법.
제 7 항에 있어서,

상기 복수의 플립-플롭으로부터의 출력에 응답하여, 1) 상기 스캔 변환 회로의 변환율, 2) 상기 PLL 회로의 증배율 및 3) 상기 인에이블 신호의 위상을 변경하기 위해 상기 복수의 카운터의 계수 조건을 변경하는 단계

를 더 포함하는 화면의 위치 및 크기의 자동 조정 방법.
제 1 항에 있어서,

입력 영상 신호의 수평 기간당의 도트수와 입력 영상 신호의 수직 기간당의 라인수를 변환하는 스캔 변환 회로와,

상기 액정 표시부의 표시 기간을 나타내는 인에이블 신호를 발생하는 인에이블 신호 발생 회로

를 더 포함하는 액정 표시 장치.
제 11 항에 있어서,

상기 인에이블 신호 발생 회로는 복수의 카운터와, AND 회로를 포함하되, 상기 액정 표시부의 표시 기간을 나타내는 인에이블 신호를 발생하고,

상기 비교 수단은 복수의 플립-플롭을 포함하되, 스캔 변환을 행한 영상 신호의 위상과, 상기 인에이블 신호의 위상을 비교하는 것을 특징으로 하는 액정 표시 장치.
제 11 항에 있어서,

입력 영상 신호를 아날로그 형태로부터 디지털 형태로 변환하는 아날로그/디지털 변환기와,

상기 아날로그/디지털 변환기에 사용되는 샘플링 클럭을 생성하는 PLL 회로와,

중앙 처리 장치를 더 포함하되,

상기 중앙 처리 장치는, 상기 복수의 플립-플롭으로부터의 출력에 응답하여, 1) 상기 스캔 변환 회로의 변환율, 2) 상기 PLL 회로의 증배율 및 3) 상기 인에이블 신호의 위상을 변경하기 위해 상기 복수의 카운터의 계수 조건을 변경하는 것을 특징으로 하는 액정 표시 장치.
제 11 항에 있어서,

상기 스캔 변환 회로에서 스캔 변환을 행한 상기 영상 신호에 디지털 형태의 RGB 신호가 포함되어 있을 때, 스캔 변환을 행한 디지털 영상 신호의 위상과 상기 인에이블 신호의 위상을 비교하고,

상기 액정 표시 장치는 상기 RGB 신호의 각각의 최상위 비트를 포함하는 상위 비트의 OR 연산을 행하는 OR 회로를 더 포함하되, 상기 OR 회로로부터의 출력 신호의 위상과, 상기 인에이블 신호의 위상을 비교하는 것을 특징으로 하는 액정 표시 장치.
제 11 항에 있어서,

상기 스캔 변환 회로에서 스캔 변환을 행한 상기 영상 신호에 디지털 형태의 RGB 신호가 포함되어 있을 때, 스캔 변환을 행한 디지털 영상 신호의 위상과 상기 인에이블 신호의 위상을 비교하고,

상기 액정 표시 장치는 상기 RGB 신호의 각각의 최상위 비트의 OR 연산을 행하는 OR 회로를 더 포함하되, 상기 OR 회로로부터의 출력 신호의 위상을 상기 인에이블 신호의 위상과 비교하는 것을 특징으로 하는 액정 표시 장치.
디지털 RGB 신호의 위상과, 액정 표시부의 표시 기간을 나타내는 인에이블 신호의 위상을 비교하는 비교 수단과,

상기 비교 수단으로부터의 출력 결과에 응답하여, 아날로그 RGB 신호를 디지털 RGB 신호로 변환하는 아날로그/디지털 변환에 사용되는 샘플링 클럭 주파수가 상기 아날로그 RGB 신호를 생성한 도트 클럭 주파수와 일치하도록, 상기 샘플링 클럭 주파수를 조정하는 수단

을 포함하는 액정 표시 장치.
제 16 항에 있어서,

신호원에서 생성된 아날로그 RGB 신호를 디지털 RGB 신호로 변환하는 아날로그/디지털 변환기와,

상기 아날로그/디지털 변환기의 샘플링 클럭을 생성하는 PLL 회로와,

상기 액정 표시부의 표시 기간을 나타내는 인에이블 신호를 발생하는 복수의 카운터와,

상기 디지털 RGB 신호의 각각의 최상위 비트의 OR 연산을 행하는 OR 회로와,

상기 OR 회로로부터의 출력 신호의 위상과, 상기 인에이블 신호의 위상을 비교하는 복수의 플립-플롭과,

상기 복수의 플립-플롭으로부터의 출력에 응답하여 상기 PLL 회로의 증배율을 변경하는 중앙 처리 장치

를 더 포함하는 액정 표시 장치.