JP2001013944A - サンプリングクロック発生装置、及びサンプリングクロックの発生制御プログラムが格納された記憶媒体 - Google Patents

Abstract

(57)【要約】 【課題】 画像の表示範囲に応じたサンプリングクロッ
クを発生すること。 【解決手段】 ＰＬＬ回路３は、パルス発生回路２の出
力パルスに同期したクロックを発生し、その逓倍比はマ
イコン１０で制御される。カウンタ回路４は、入力され
たクロックを計数し、水平走査線上の画素番号を出力す
る。有効領域開始位置検出回路５は二値化回路２の二値
出力の最初の変化点を検出し、有効領域終了位置検出回
路６は二値出力の最後の変化点を検出する。最小値検出
回路７は水平有効領域の開始位置の最小値を検出し、最
大値検出回路８は終了位置の最大値を検出する。マイコ
ン１０は、最小値検出回路７及び最大値検出回路８の出
力より、水平有効領域内の画素数を算出し、その値によ
り逓倍比を決定し、ＰＬＬ回路３に出力する。こうして
水平有効画素範囲に応じたサンプリングクロックを出力
することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、様々な規格の映像
信号を入力し、映像の有効領域をより正確に検出し、最
適なサンプリングクロックを発生するサンプリングクロ
ック発生装置と、サンプリングクロックの発生制御プロ
グラムが格納された記録媒体に関するものである。

【０００２】

【従来の技術】従来、パーソナルコンピュータ（以下、
パソコンという）の映像信号のように、水平有効画素
数、垂直有効画素数が夫々一定しており、帰線期間領域
や同期信号のタイミングの異なる映像信号を入力して、
ディスプレイ装置に表示する場合、夫々の映像信号の規
格に合わせて表示領域を手動で調整していた。さらに、
液晶ディスプレイなどマトリクス型表示装置では、内部
で映像信号の再生クロックと同じクロックで映像信号を
サンプリングして画像を表示するため、ブランキング期
間も含めた１水平走査期間の総画素数を検出し、水平同
期信号を総画素数倍したクロックを発生する必要があっ
た。

【０００３】従来のサンプリングクロック発生装置とし
ては、例えば特開平２−１３０５９３号公報に開示され
たものがある。この従来例では、映像信号の変化点でサ
ンプリングクロックをサンプリングし、映像信号とサン
プリングクロックの位相関係を監視することで、ＰＬＬ
回路の逓倍比を決定していた。

【０００４】

【発明が解決しようとする課題】しかしながら前記のよ
うな構成では、入力映像信号の輝度変化が少ない信号、
例えば全画面が白色のような場合は、映像信号とサンプ
リングクロックの位相関係を正確に検出できず、正確な
逓倍比を求めることができないという課題を有してい
た。

【０００５】本発明は、このような従来の問題点に鑑み
てなされたものであって、様々な映像信号より画像の有
効領域を検出し、最適なサンプリングクロックを発生す
るサンプリングクロック発生装置と、サンプリングクロ
ックの発生制御プログラムが格納された記録媒体を提供
することを目的とする。

【０００６】

【課題を解決するための手段】本願の請求項１の発明
は、映像信号の出力レベルを二値化する二値化回路と、
同期信号の付加された映像信号、又は映像の水平同期信
号及び垂直同期信号より、前記同期信号に同期した基準
パルスを発生するパルス発生回路と、前記パルス発生回
路の基準パルスと周波数制御信号に基づいてサンプリン
グクロックを発生するＰＬＬ回路と、前記ＰＬＬ回路の
出力するサンプリングクロックの位相を制御する位相制
御回路と、前記パルス発生回路の基準パルスに対する前
記位相制御回路の出力するサンプリングクロックを計数
し、水平走査期間内の画素位置を示す番号を出力するカ
ウンタ手段と、前記二値化回路の出力及び前記カウンタ
手段の出力する画素位置番号より、映像信号の水平有効
領域の開始画素位置を、水平走査期間毎に検出する有効
領域開始位置検出手段と、前記二値化回路の出力及び前
記カウンタ手段の出力する画素位置番号より、映像信号
の水平有効領域の終了画素位置を、水平走査期間毎に検
出する有効領域終了位置検出手段と、前記有効領域開始
位置検出手段の出力より、垂直走査期間毎の開始画素位
置の最小値を検出する最小値検出手段と、前記有効領域
終了位置検出手段の出力より、垂直走査期間毎の終了画
素位置の最大値を検出する最大値検出手段と、前記開始
画素位置の最小値と前記終了画素位置の最大値とを数フ
ィールド又は数フレーム間に渡って記憶し、前記開始画
素位置の代表値及び前記終了画素位置の代表値を演算す
ることにより水平有効領域内の画素数を推定し、前記推
定画素数と水平同期信号及び垂直同期信号から設定され
る水平有効画素数とを比較することで、前記ＰＬＬ回路
の前記周波数制御信号を出力するクロック制御手段と、
を具備することを特徴するものである。

【０００７】本願の請求項２の発明は、請求項１のサン
プリングクロック発生装置において、前記クロック制御
手段は、前記開始画素位置の代表値として最も高い頻度
で出現した前記最小値を用い、前記終了画素位置の代表
値として、最も高い頻度で出現した前記最大値を用いる
ことを特徴とするものである。

【０００８】本願の請求項３の発明は、請求項１のサン
プリングクロック発生装置において、前記クロック制御
手段は、前記開始画素位置の代表値として複数の前記最
小値のうち最小の値を用い、前記終了画素位置の代表値
として複数の前記最大値のうち最大の値を用いることを
特徴とするものである。

【０００９】本願の請求項４の発明は、請求項１のサン
プリングクロック発生装置において、前記クロック制御
手段は、前記開始画素位置の代表値として複数の前記最
小値の平均値を用い、前記終了画素位置の代表値として
複数の前記最大値の平均値を用いることを特徴とするも
のである。

【００１０】本願の請求項５の発明は、請求項１のサン
プリングクロック発生装置において、前記クロック制御
手段は、前記開始画素位置の代表値として複数の前記最
小値の中央値を用い、前記終了画素位置の代表値として
複数の前記最大値の中央値を用いることを特徴とするも
のである。

【００１１】本願の請求項６の発明は、請求項１〜５の
いずれか１項のサンプリングクロック発生装置におい
て、前記二値化回路は、ＡＤ変換器により構成されるこ
とを特徴とするものである。

【００１２】本願の請求項７の発明は、請求項１〜５の
いずれか１項のサンプリングクロック発生装置におい
て、前記二値化回路は、アナログコンパレータにより構
成されることを特徴とするものである。

【００１３】本願の請求項８の発明は、前記有効領域開
始位置検出手段、前記有効領域終了位置検出手段、前記
最小値検出手段、前記最大値検出手段、前記クロック制
御手段における各機能が、マイクロプロセッサで実行可
能なサンプリングクロックの発生制御プログラムとして
格納されたことを特徴とするものである。

【００１４】

【発明の実施の形態】本発明の実施の形態におけるサン
プリングクロック発生装置について、図面を参照しつつ
説明する。図１は本発明の各実施の形態におけるサンプ
リングクロック発生装置の全体構成を示すブロック図で
ある。二値化回路１は映像信号を入力し、ディジタル信
号の１（Ｈ）、０（Ｌ）信号に二値化する回路であリ、
アナログコンバータ又はＡＤ変換器により構成される。
パルス発生回路２は同期信号の付加された映像信号を入
力し、水平同期信号及び垂直同期信号を分離し、水平周
期のパルス、及び垂直周期のパルスを発生する回路であ
る。またパルス発生回路２は、外部から別系統で水平同
期信号及び垂直同期信号が入力される場合は、これら同
期信号より水平周期のパルス及び垂直周期のパルスを発
生することも可能である。

【００１５】ＰＬＬ回路３は、パルス発生回路２の出力
する水平同期周期のパルスに同期したサンプリングクロ
ックを発生する回路であり、水平周期のパルスに対する
逓倍比はマイコン１０により制御される。位相制御回路
９は、ＰＬＬ回路３の出力するクロックをマイコン１０
の指示に従って位相制御して出力する回路である。カウ
ンタ回路４はパルス発生回路２の出力する水平周期のパ
ルスでリセットされ、位相制御回路９の出力するクロッ
クを入力してカウントし、水平周期のパルス位置を基準
とした水平走査線上の画素番号を出力する回路である。
この画素番号はＰＬＬ回路３の出力するクロック周波数
によって変化する。

【００１６】有効領域開始位置検出回路５は、二値化回
路２の出力信号の最初の変化点において、カウンタ回路
４の出力する画素番号を検出する有効領域開始位置検出
手段である。有効領域終了位置検出回路６は、二値化回
路２の出力信号の最後の変化点において、カウンタ回路
４の出力する画素番号を検出する有効領域終了位置検出
手段である。最小値検出回路７は、有効領域開始位置検
出回路５の出力する水平有効領域の開始位置のデータを
１垂直期間に渡って収集し、その最小値を検出してマイ
コン１０に出力する最小値検出回路手段である。最大値
検出回路８は、有効領域終了位置検出回路６の出力する
水平有効領域の終了位置のデータを１垂直期間に渡って
収集し、その最大値を検出してマイコン１０に出力する
最大値検出手段である。

【００１７】マイコン１０は、１垂直期間内の最小値と
最大値とを数フィールド又は数フレームの間記憶し、最
小値の代表値、及び最大値の代表値より、水平有効領域
内の画素数を算出し、その値から逓倍比を決定してＰＬ
Ｌ回路３に出力するクロック制御手段である。尚、位相
制御回路９もマイコン１０により最適なクロック位相に
制御される。

【００１８】以上のように構成されたサンプリングクロ
ック発生装置の基本的な動作について図２及び図３を用
いて説明する。映像信号が二値化回路１に入力される
と、ある値以上の部分は１（Ｈ）に、それ以外は０
（Ｌ）に変換されて出力される。図２は二値化回路１の
動作例を示す波形図である。図２（ａ）は映像信号（例
えば輝度信号）を示し、映像信号の最大振幅を０．７Ｖ
とし、またＨ，Ｌを区別する閾値電圧を０．３５Ｖに設
定する。図２（ａ）に示す映像信号が二値化回路１に入
力されると、二値化回路１の出力波形は（ｂ）のように
なる。

【００１９】図１のパルス発生回路２では、同期信号の
付加された映像信号を入力されると、水平同期信号及び
垂直同期信号を分離し、水平周期を有するパルスと、垂
直周期を有するパルスとを発生する。また、外部から別
系統で水平同期信号、垂直同期信号が夫々入力される場
合は、これら同期信号より水平周期を有するパルスと、
垂直周期を有するパルスとを発生する。これらのパルス
は、ＰＬＬ回路３、カウンタ回路４、有効領域開始位置
検出回路５、有効領域終了位置検出回路６、最小値検出
回路７、最大値検出回路８に供給され、これらの回路の
リセットやロードなどのタイミング信号として使用され
る。

【００２０】ＰＬＬ回路３は、パルス発生回路２の出力
する水平周期のパルスに同期したサンプリングクロック
を発生し、水平周期のパルスに対する逓倍比はマイコン
１０により制御される。ＰＬＬ回路３の出力するクロッ
クは位相制御回路９に入力され、マイコン１０の指示に
より最適な位相に制御される。

【００２１】図３はカウンタ回路４の動作を示すタイミ
ングチャートである。（ａ）は水平同期信号を示し、
（ｂ）は水平周期のパルスを示し、（ｃ）は位相制御回
路９の出力するクロックを示し、（ｄ）はカウンタ回路
４の出力値を１０進数で示す。カウンタ回路４は、パル
ス発生回路２の出力する水平周期のパルスでリセットさ
れ、位相制御回路９の出力するクロックで水平周期のパ
ルス位置（基準パルス位置）を基準とし、水平走査線上
の画素数をカウントする。この動作により、水平帰線期
間を含むすべての画素に対して、現在のクロック周波数
での画素番号、即ち個々の画素が基準パルス位置から何
番目にあるかが決められる。例えば、図３（ｅ）の映像
信号上のａ点の画素は、現在のクロック周波数で水平同
期の基準パルス位置から６５番目の画素ということにな
る。

【００２２】図４は有効領域開始位置検出回路５と有効
領域終了位置検出回路６の動作例を示したタイミングチ
ャートである。図４（ａ）は二値化回路１の出力、
（ｂ）はカウンタ回路４の出力を夫々１水平期間に渡っ
て示す。図４（ｃ）に示すように、有効領域開始位置検
出回路５は、二値化回路２の出力信号の最初の変化点に
おいて、カウンタ回路４の出力する画素番号を水平走査
線毎に検出して出力する。図４の例では、この走査線に
おける二値化回路２の出力信号の最初の変化点は（ａ）
の時刻ｔ_s で示すように、カウンタ回路４の出力値が２
２のときである。従って、有効領域開始位置検出回路５
は現在の走査線の有効領域開始位置として「２２」を出
力する。

【００２３】有効領域終了位置検出回路６は、二値化回
路２の出力信号の最後の変化点において、カウンタ回路
４の出力する画素番号を水平走査線毎に検出し出力す
る。図４の例では、この走査線における二値化回路２の
出力信号の最後の変化点は、（ａ）の時刻ｔ_f で示すよ
うに、カウンタ回路４の出力値が１９２のときである。
従って、有効領域終了位置検出回路６は（ｄ）に示すよ
うに現在の走査線の有効領域終了位置として「１９２」
を出力する。

【００２４】最小値検出回路７は、有効領域開始位置検
出回路５の出力する各走査線の有効領域の開始位置のデ
ータから１垂直期間内の代表値を検出し、その検出値を
水平有効領域の開始位置としてマイコン１０に出力す
る。最大値検出回路８は、有効領域終了位置検出回路６
の出力する各走査線の有効領域の終了位置のデータから
１垂直期間内の代表値を検出し、その検出値を水平有効
領域の終了位置としてマイコン１０に出力する。

【００２５】（実施の形態１）本発明の実施の形態１に
おけるサンプリングクロック発生装置の動作について説
明する。尚、サンプリングクロック発生装置の全体構成
は図１と同一であるので構成の説明は省略する。本実施
の形態におけるサンプリングクロック発生装置におい
て、マイコン１０Ａの動作手順を図５のフローチャート
に示す。

【００２６】まず映像信号が入力されると、図５のステ
ップＳ１１では水平同期信号の周波数と垂直同期信号の
周波数との関係から、映像信号の垂直帰線期間を含めた
総走査線数ａを求め、総走査線数ａより有効走査線数ｂ
を推定する。次のステップＳ１２では、推定された有効
走査線数ｂより水平有効画素数ｄを設定する。近年、パ
ソコンなどの映像信号の有効表示領域は、帰線期間が未
知であっても、例えば有効走査線が６００本ならば水平
の有効画素は８００画素というように、水平及び垂直の
画素数（有効走査線数）の規格化が進んでいる。これを
画像モードの規格化という。そのため、有効走査線数よ
り水平の有効画素数を設定することができる。次のステ
ップＳ１３では、ステップＳ１２で設定された水平有効
画素数ｄに応じて、デフォルトの逓倍比ｅをＰＬＬ回路
３に与えてサンプリングクロックを発生させる。

【００２７】次に、ステップＳ１４では、最小値検出回
路７と最大値検出回路８から各フレーム又はフィールド
ごとに最小値ｆと最大値ｇを受け取り、数フレーム又は
数フィールド間記憶する。ステップＳ１５では、その記
憶値より最大頻度で出現する最小値ｆの最頻値ｈ１と最
大値ｇの最頻値ｊ１とを代表値として抽出する。今、例
えば５フレーム間の最小値ｆが夫々２２，２２，２３，
２２，２３とし、最大値ｇが夫々１９２，１９３，１９
２，１９２，１９３として記憶されたとすると、最大頻
度で出現する最頻値ｈ１は２２となり、最大頻度で出現
する最頻値ｊ１は１９２となる。ステップＳ１６では、
最頻値ｊ１から最頻値ｈ１を減算することで、現在のク
ロック周波数での水平有効領域内の画素数（クロック
数）ｋを計算する。ステップＳ１７では、水平同期信号
の周波数と垂直同期信号の周波数の関係から得られた水
平有効領域の画素数ｄと、現在のクロック周波数での水
平有効領域内の画素数（クロック数）ｋとを比較する。
ｄ＝ｋの場合は処理を終了する。ｄ＞ｋの場合はステッ
プＳ１８に分岐し、逓倍比ｅを１上げてステップＳ１４
に戻る。ｄ＜ｋの場合はステップＳ１９に分岐し、逓倍
比ｅを１下げてステップＳ１４に戻る。そしてｄ＝ｋに
なるまでＰＬＬ回路３の逓倍比ｅを増減し、最終的な逓
倍比ｅを決定する。

【００２８】以上のように本実施の形態によれば、デフ
ォルトの逓倍比で発生するクロックで水平有効領域開始
位置と水平有効領域終了位置を検出し、各フレームごと
の水平有効領域開始位置の最小値と水平有効領域終了位
置の最大値とを記憶する。そして数フレーム間に最大頻
度で出現する最小値の最頻値と最大値の最頻値を減算す
る。この処理で得た水平有効領域内の画素数と、水平同
期信号の周波数と垂直同期信号の周波数の関係から得ら
れた実際の水平の有効画素数とを比較する。これらの値
が一致するようＰＬＬ回路の逓倍比を決定することによ
り、ジッターの大きな入力信号に対しても最適なサンプ
リングクロックを発生させることができる。

【００２９】（実施の形態２）次に本発明の実施の形態
２におけるサンプリングクロック発生装置の動作につい
て説明する。尚、サンプリングクロック発生装置の全体
構成は図１と同一であるので構成の説明は省略する。本
実施の形態におけるサンプリングクロック発生装置にお
いて、マイコン１０Ｂの動作手順を図６のフローチャー
トに示す。

【００３０】まず映像信号が入力されると、ステップＳ
２１では、水平同期信号の周波数と垂直同期信号の周波
数との関係から、映像信号入力の垂直帰線期間を含めた
総走査線数ａを求め、総走査線数ａより有効走査線数ｂ
を推定する。次のステップＳ２２では、推定された有効
走査線数ｂより水平有効画素数ｄを設定する。近年パソ
コンなどの映像信号出力の有効表示領域は、帰線期間が
未知であっても、例えば有効走査線が６００本ならば水
平の有効画素は８００画素というように、水平及び垂直
の画素数の規格化が進んでいる。そのため、有効走査線
数より水平の有効画素数を求めることができる。次のス
テップＳ２３では、ステップＳ２２で設定された水平有
効画素数ｄに応じて、デフォルトの逓倍比ｅをＰＬＬ回
路３に出力し、サンプリングクロックを発生させる。

【００３１】次のステップＳ２４では、最小値検出回路
７と最大値検出回路８から各フレーム又はフィールドご
とに最小値ｆと最大値ｇを受け取り、数フレーム又はフ
ィールド間記憶する。ステップＳ２５では、その最小値
ｆ中の最小の値ｈ２と最大値ｇ中の最大の値ｊ２を夫々
代表値として抽出する。今、５フレーム間の最小値ｆが
夫々２２，２２，２３，２２，２３であり、最大値ｇが
夫々１９２，１９３，１９２，１９２，１９３として記
憶されたとすると、最小の値ｈ２は２２となり、最大の
値ｊ２は１９３となる。次のステップＳ２６では最大の
値ｊ２から最小の値ｈ２を減算することで、現在のクロ
ック周波数での水平有効領域内の画素数（クロック数）
ｋを計算する。

【００３２】ステップＳ２７では、水平同期信号の周波
数と垂直同期信号の周波数との関係から得られた水平有
効領域の画素数ｄと、現在のクロック周波数での水平有
効領域内の画素数（クロック数）ｋとを比較する。ｄ＝
ｋの場合は処理を終了する。ｄ＞ｋの場合はステップＳ
２８に分岐し、逓倍比ｅを１上げる。そしてステップＳ
２４に戻る。ｄ＜ｋの場合はステップＳ２９に分岐し、
逓倍比ｅを１下げる。そしてステップＳ２４に戻る。こ
うしてｄ＝ｋになるまでＰＬＬ回路３の逓倍比を増減
し、最終的な逓倍比を決定する。

【００３３】以上のように本実施の形態によれば、デフ
ォルトの逓倍比で発生するクロックで水平有効領域開始
位置と水平有効領域終了位置とを検出し、各フレームご
との水平有効領域開始位置の最小値と水平有効領域終了
位置の最大値とを記憶する。そして、数フレーム間の最
小値の最小の値と、最大値の最大の値を減算することで
水平有効領域内の画素数を得る。そして水平同期信号の
周波数と垂直同期信号の周波数の関係から得られた実際
の水平の有効画素数とを比較する。これらの値が一致す
るようＰＬＬ回路の逓倍比を決定することにより、ジッ
ターの大きな入力信号に対しても最適なサンプリングク
ロックを発生することができる。

【００３４】（実施の形態３）次に本発明の実施の形態
３におけるサンプリングクロック発生装置の動作につい
て説明する。尚、サンプリングクロック発生装置の全体
構成は図１と同一であるので構成の説明は省略する。本
実施の形態におけるサンプリングクロック発生装置にお
いて、マイコン１０Ｃの動作手順を図７のフローチャー
トに示す。

【００３５】まず映像信号が入力されると、ステップＳ
３１では、水平同期信号の周波数と垂直同期信号の周波
数との関係から、映像信号入力の垂直帰線期間を含めた
総走査線数ａを求め、総走査線数ａより有効走査線数ｂ
を推定する。次のステップＳ３２では、推定された有効
走査線数ｂより水平有効画素数ｄを設定する。近年パソ
コンなどの映像信号出力の有効表示領域は、帰線期間が
未知であっても、例えば有効走査線が６００本ならば水
平の有効画素は８００画素というように、水平および垂
直の画素数の規格化が進んでいる。そのため、有効走査
線数より水平の有効画素数を求めることができる。次の
ステップＳ３３では、ステップＳ３２で設定された水平
有効画素数ｄに応じて、デフォルトの逓倍比ｅをＰＬＬ
回路３に出力し、サンプリングクロックを発生させる。

【００３６】次のステップＳ３４では、最小値検出回路
７と最大値検出回路８から各フレーム又はフィールドご
とに最小値ｆと最大値ｇとを受け取り、数フレーム又は
フィールド間記憶する。ステップＳ３５では、その記憶
値より最小値ｆの平均値ｈ３と最大値ｇの平均値ｊ３を
代表値として抽出する。今、５フレーム間の最小値ｆが
夫々２２，２２，２３，２２，２３とし、最大値ｇが夫
々１９２，１９１，１９２，１９２，１９１として記憶
されたとすると、平均値ｈ３は２２となり、平均値ｊ３
は１９２となる。ステップＳ３６では、平均値ｊ３から
平均値ｈ３を減算することで、現在のクロック周波数で
の水平有効領域内の画素数（クロック数）ｋを計算す
る。ステップＳ３７では、水平同期信号の周波数と垂直
同期信号の周波数の関係から得られた水平有効領域の画
素数ｄと、現在のクロック周波数での水平有効領域内の
画素数（クロック数）ｋとを比較する。ｄ＝ｋの場合は
処理を終了する。ｄ＞ｋの場合はステップＳ３８に分岐
し、逓倍比ｅを１上げる。そしてステップＳ３４に戻
る。ｄ＜ｋの場合はステップＳ３８に分岐し、逓倍比ｅ
を１下げる。そしてステップＳ３４に戻る。こうしてｄ
＝ｋになるまでＰＬＬ回路３の逓倍比を増減し、最終的
な逓倍比を決定する。

【００３７】以上のように本実施の形態によれば、デフ
ォルトの逓倍比で発生するクロックで水平有効領域開始
位置と水平有効領域終了位置を検出し、各フレームごと
の水平有効領域開始位置の最小値と水平有効領域終了位
置の最大値を記憶する。そして、数フレーム間の最小値
の平均値と最大値の平均値を減算することで水平有効領
域内の画素数を得る。そして水平同期信号の周波数と垂
直同期信号の周波数の関係から得られた実際の水平の有
効画素数とを比較する。そしてこれらの値が一致するよ
うにＰＬＬ回路の逓倍比を決定することにより、ジッタ
ーの大きな入力信号に対しても最適なサンプリングクロ
ックを発生することができる。

【００３８】（実施の形態４）次に本発明の実施の形態
４におけるサンプリングクロック発生装置の動作につい
て説明する。尚、サンプリングクロック発生装置の全体
構成は図１と同一であるので構成の説明は省略する。本
実施の形態におけるサンプリングクロック発生装置にお
いて、マイコン１０Ｄの動作手順を図８のフローチャー
トに示す。

【００３９】まず映像信号が入力されると、ステップＳ
４１では、水平同期信号の周波数と垂直同期信号の周波
数との関係から、映像信号入力の垂直帰線期間を含めた
総走査線数ａを求め、総走査線数ａより有効走査線数ｂ
を推定する。次のステップＳ４２では、推定された有効
走査線数ｂより水平有効画素数ｄを設定する。近年パソ
コンなどの映像信号出力の有効表示領域は、帰線期間が
未知であっても、例えば有効走査線が６００本ならば水
平の有効画素は８００画素というように、水平および垂
直の画素数の規格化が進んでいる。そのため、有効走査
線数より水平の有効画素数を求めることができる。次の
ステップＳ４３では、ステップＳ４２で設定された水平
有効画素数ｄに応じて、デフォルトの逓倍比ｅをＰＬＬ
回路３に出力し、クロックを発生させる。

【００４０】次のステップＳ４４では、最小値検出回路
７と最大値検出回路８から各フレーム又はフィールドご
とに最小値ｆと最大値ｇを受け取り、数フレーム又はフ
ィールド間記憶する。ステップＳ４５では、その記憶値
より最小値ｆの中央値ｈ４と、最大値ｇの中央値ｊ４を
代表値として抽出する。今、５フレーム間の最小値ｆが
夫々２２，２２，２３，２２，２３とし、最大値ｇが夫
々１９２，１９１，１９２，１９２，１９１として記憶
されたとすると、中央値ｈ４は２２となり、中央値ｊ４
は１９２となる。ステップＳ４６では、中央値ｊ４から
中央値ｈ４を減算することで、現在のクロック周波数で
の水平有効領域内の画素数（クロック数）ｋを計算す
る。ステップＳ４７では、水平同期信号の周波数と垂直
同期信号の周波数との関係から得られた水平有効領域の
画素数ｄと、現在のクロック周波数での水平有効領域内
の画素数（クロック数）ｋとを比較する。ｄ＝ｋの場合
は処理を終了する。ｄ＞ｋの場合はステップＳ４８に分
岐し、逓倍比ｅを１上げる。そしてステップＳ４４に戻
る。ｄ＜ｋの場合はステップＳ４９に分岐し、逓倍比ｅ
を１下げる。そしてステップＳ４４に戻る。こうしてｄ
＝ｋになるまでＰＬＬ回路３の逓倍比を増減し、最終的
な逓倍比を決定する。

【００４１】以上のように本実施の形態によれば、デフ
ォルトの逓倍比で発生するサンプリングクロックで水平
有効領域開始位置と水平有効領域終了位置とを検出し、
各フレームごとの水平有効領域開始位置の最小値と水平
有効領域終了位置の最大値を記憶する。そして数フレー
ム間の最小値の中央値と最大値の中央値を減算すること
で得た水平有効領域内の画素数を得る。そして水平同期
信号の周波数と垂直同期信号の周波数の関係から得られ
た実際の水平有効画素数とを比較する。これらの値が一
致するようＰＬＬ回路の逓倍比を決定することにより、
ジッターの大きな入力信号に対しても最適なサンプリン
グクロックを発生することができる。

【００４２】なお、実施の形態１のステップＳ１８，１
９、実施の形態２のステップＳ２８，２９、実施の形態
のステップＳ３８，３９、実施の形態４のステップＳ４
８，４９の各処理において、逓倍比ｅの変化量を１とし
たが、その他の変化量を用いても良いことは言うまでも
ない。

【００４３】なお、実施の形態１〜実施の形態４におい
て、図１に示す回路でサンプリングクロックを発生する
機能を実現したが、マイコン１０を含めた他のブロック
をその他の手段、例えばプロセッサで実現しても良いこ
とは言うまでもない。この場合、有効領域開始位置検出
手段、有効領域終了位置検出手段、最小値検出手段、最
大値検出手段、クロック制御手段における機能が、サン
プリングクロック発生の制御プログラムとして、ＲＯＭ
又はハードディスクなどの記録媒体に格納しておく。そ
してプロセッサがこの制御プログラムに基づいて各機能
を実行することによってサンプリングクロックを生成す
る。

【００４４】次に、本発明の各実施の形態におけるサン
プリングクロック発生装置の応用例として、マトリクス
型表示装置について図９を用いて説明する。図９は実施
の形態１〜実施の形態４のいずれかのサンプリングクロ
ック発生装置を用い、マトリクス表示パネルに画像を表
示するマトリクス型表示装置の基本構成図である。この
マトリクス型表示装置は、レンズ群５０、反射鏡５１、
マトリクス表示パネル５２、光源５３、電源５４、サン
プリングクロック発生装置５５を含んで構成される。

【００４５】電源５４はオン状態で装置内の各部に電力
を供給する。サンプリングクロック発生装置５５は映像
信号源の有効表示領域を検出して、最適なサンプリング
クロックを発生する。マトリクス型表示パネル５２は、
外部の映像信号源から入力される映像信号を、サンプリ
ングクロック発生装置５５の発生するサンプリングクロ
ックでサンプリングし、サンプリングクロック発生装置
５５内のマイコン１０で検出した有効表示領域に従っ
て、パネル上の適切な位置に画像を表示する。光源５３
は、マトリクス型表示パネル５２に表示される画像を反
射鏡５１に投射する。反射鏡５１は、光源５３により投
射されるマトリクス型表示パネル５２の画像を反射し、
レンズ群５０を通して映像信号源の画像をスクリーンな
どに投射する。

【００４６】このようなマトリクス型表示装置によれ
ば、映像信号源から入力される映像信号から、画像の有
効表示領域を検出し、適切なクロックで映像信号をサン
プリングできるので、どのような規格の映像信号に切り
替えても、自動で画像表示設定を行い、最適な画像を表
示することができる。

【００４７】

【発明の効果】以上説明したように本発明のサンプリン
グクロック発生装置によれば、デフォルトの逓倍比で発
生するクロックで水平有効領域開始位置と水平有効領域
終了位置を検出し、終了位置から開始位置を減算するこ
とで得た水平有効領域内の画素数と、水平同期信号の周
波数と垂直同期信号の周波数の関係から得られた実際の
水平の有効画素数とを比較し、これらの値が一致するよ
うにＰＬＬ回路の逓倍比を決定する。こうすればどのよ
うな規格の映像信号であっても最適なサンプリングクロ
ックで画像を表示でき、その実用的効果は大きい。

【００４８】また、本発明のサンプリングクロック発生
装置をマトリクス型表示装置に用いれば、映像信号源か
ら入力される映像信号から、有効表示領域を検出し、適
切なクロックで映像信号をサンプリングできるので、ど
のような入力信号に切り替えても自動で画像表示設定を
行い、最適な画像を表示でき、その実用的効果は大き
い。

【図面の簡単な説明】

【図１】本発明の実施の形態１〜実施の形態４における
サンプリングクロック発生装置の構成図である。

【図２】本実施の形態のサンプリングクロック発生装置
に用いられる二値化回路の動作説明図である。

【図３】本実施の形態のサンプリングクロック発生装置
に用いられるカウンタ回路の動作説明図である。

【図４】本実施の形態のサンプリングクロック発生装置
において、有効領域開始位置検出回路と有効領域終了位
置検出回路の動作例を示す説明図である。

【図５】実施の形態１のサンプリングクロック発生装置
において、マイコンの動作を示すフローチャートであ
る。

【図６】実施の形態２のサンプリングクロック発生装置
において、マイコンの動作を示すフローチャートであ
る。

【図７】実施の形態３のサンプリングクロック発生装置
において、マイコンの動作を示すフローチャートであ
る。

【図８】実施の形態４のサンプリングクロック発生装置
において、マイコンの動作を示すフローチャートであ
る。

【図９】本発明の実施の形態５におけるマトリクス型表
示装置の構成図である。

【符号の説明】

１ 二値化回路 ２ パルス発生回路 ３ ＰＬＬ回路 ４ カウンタ回路 ５ 有効領域開始位置検出回路 ６ 有効領域終了位置検出回路 ７ 最小値検出回路 ８ 最大値検出回路 ９ 位相制御回路 １０，１０Ａ〜１０Ｄ マイコン ５０ レンズ群 ５１ 反射鏡 ５２ マトリクス型表示パネル ５３ 光源 ５４ 電源 ５５ サンプリングクロック発生装置

Claims (8)

【特許請求の範囲】
1. 【請求項１】 映像信号の出力レベルを二値化する二値
   化回路と、 同期信号の付加された映像信号、又は映像の水平同期信
   号及び垂直同期信号より、前記同期信号に同期した基準
   パルスを発生するパルス発生回路と、 前記パルス発生回路の基準パルスと周波数制御信号に基
   づいてサンプリングクロックを発生するＰＬＬ回路と、 前記ＰＬＬ回路の出力するサンプリングクロックの位相
   を制御する位相制御回路と、 前記パルス発生回路の基準パルスに対する前記位相制御
   回路の出力するサンプリングクロックを計数し、水平走
   査期間内の画素位置を示す番号を出力するカウンタ手段
   と、 前記二値化回路の出力及び前記カウンタ手段の出力する
   画素位置番号より、映像信号の水平有効領域の開始画素
   位置を、水平走査期間毎に検出する有効領域開始位置検
   出手段と、 前記二値化回路の出力及び前記カウンタ手段の出力する
   画素位置番号より、映像信号の水平有効領域の終了画素
   位置を、水平走査期間毎に検出する有効領域終了位置検
   出手段と、 前記有効領域開始位置検出手段の出力より、垂直走査期
   間毎の開始画素位置の最小値を検出する最小値検出手段
   と、 前記有効領域終了位置検出手段の出力より、垂直走査期
   間毎の終了画素位置の最大値を検出する最大値検出手段
   と、 前記開始画素位置の最小値と前記終了画素位置の最大値
   とを数フィールド又は数フレーム間に渡って記憶し、前
   記開始画素位置の代表値及び前記終了画素位置の代表値
   を演算することにより水平有効領域内の画素数を推定
   し、前記推定画素数と水平同期信号及び垂直同期信号か
   ら設定される水平有効画素数とを比較することで、前記
   ＰＬＬ回路の前記周波数制御信号を出力するクロック制
   御手段と、を具備することを特徴するサンプリングクロ
   ック発生装置。
2. 【請求項２】 前記クロック制御手段は、 前記開始画素位置の代表値として最も高い頻度で出現し
   た前記最小値を用い、前記終了画素位置の代表値とし
   て、最も高い頻度で出現した前記最大値を用いることを
   特徴とする請求項１記載のサンプリングクロック発生装
   置。
3. 【請求項３】 前記クロック制御手段は、 前記開始画素位置の代表値として複数の前記最小値のう
   ち最小の値を用い、前記終了画素位置の代表値として複
   数の前記最大値のうち最大の値を用いることを特徴とす
   る請求項１記載のサンプリングクロック発生装置。
4. 【請求項４】 前記クロック制御手段は、 前記開始画素位置の代表値として複数の前記最小値の平
   均値を用い、前記終了画素位置の代表値として複数の前
   記最大値の平均値を用いることを特徴とする請求項１記
   載のサンプリングクロック発生装置。
5. 【請求項５】 前記クロック制御手段は、 前記開始画素位置の代表値として複数の前記最小値の中
   央値を用い、前記終了画素位置の代表値として複数の前
   記最大値の中央値を用いることを特徴とする請求項１記
   載のサンプリングクロック発生装置。
6. 【請求項６】 前記二値化回路は、 ＡＤ変換器により構成されることを特徴とする請求項１
   〜５のいずれか１項記載のサンプリングクロック発生装
   置。
7. 【請求項７】 前記二値化回路は、 アナログコンパレータにより構成されることを特徴とす
   る請求項１〜５のいずれか１項記載のサンプリングクロ
   ック発生装置。
8. 【請求項８】 前記有効領域開始位置検出手段、前記有
   効領域終了位置検出手段、前記最小値検出手段、前記最
   大値検出手段、前記クロック制御手段における各機能
   が、マイクロプロセッサで実行可能なサンプリングクロ
   ックの発生制御プログラムとして格納されたことを特徴
   とする記録媒体。