JP2001324952A - 映像信号処理装置 - Google Patents
映像信号処理装置Info
- Publication number
- JP2001324952A JP2001324952A JP2000141374A JP2000141374A JP2001324952A JP 2001324952 A JP2001324952 A JP 2001324952A JP 2000141374 A JP2000141374 A JP 2000141374A JP 2000141374 A JP2000141374 A JP 2000141374A JP 2001324952 A JP2001324952 A JP 2001324952A
- Authority
- JP
- Japan
- Prior art keywords
- video signal
- signal
- image
- input
- image data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Picture Signal Circuits (AREA)
Abstract
態を低コストかつ高速に実現することができる映像信号
処理装置を提供する。 【解決手段】 信号判別回路5は同期信号SYに基づい
て映像ソースの走査周波数および有効解像度を判別す
る。A/D変換器1はアナログの映像信号VIをサンプ
リングクロックSCKに応答してデジタルの映像信号に
変換し、解像度変換回路2に与える。解像度変換回路2
はデジタルの映像信号を画像データとして画像メモリ6
に書き込む。マイコン7は画像メモリ6に記憶される画
像データに基づいて映像信号の有効表示領域を検出し、
検出した有効表示領域に基づいてPLL回路4の分周比
を補正し、位相制御回路3から出力されるサンプリング
クロックSCKの位相を補正し、解像度変換回路2によ
る画像メモリ6への画像データの書き込み位置を補正す
る。
Description
または解像度を有する種々の映像信号を映像表示装置の
画面に表示するための処理を行う映像信号処理装置に関
する。
として、液晶表示装置を中心とするマトリクス表示装置
の開発が進められている。マトリクス表示装置は、例え
ば、パーソナルコンピュータから出力される映像信号を
表示するために用いられる。この場合、パーソナルコン
ピュータから出力される映像信号のレベルは、ドット周
期(画素周期)で変化する。このような映像信号をマト
リクス表示装置の画面に表示する場合や、メモリに書き
込んで信号処理を行う場合には、ドット周期に一致した
サンプリングクロックが必要となる。
ングクロックを出力する出力端子を備えていないため、
映像表示装置において映像信号から水平同期信号を抽出
し、抽出した水平同期信号をPLL(位相同期ループ)
回路等を用いて逓倍することにより、サンプリングクロ
ックを再生する必要がある。
と、入力信号に周波数および位相が一致した出力信号を
得ることができる。しかしながら、PLL回路の出力信
号は、後段の論理処理回路を通して表示制御に必要なタ
イミング信号を生成するために用いられる。そのため、
位相遅れが生じる。この位相遅れは、入力された映像信
号の周波数に依存するため、多種多様の映像信号に対応
する映像表示装置の場合には、位相遅れの量が一意的に
決まらない。この位相遅れのばらつきは、特に、サンプ
リングクロックを用いて映像信号をサンプリングすると
きに問題となる。
プリングクロックの遅延量を変化させ、各々の遅延量ご
とにフレーム間でのアナログ−デジタル変換された映像
信号の自己関数を求め、相関値が低くなるポイントを信
号変化点とし、その信号変化点間の中央付近を最適なサ
ンプリング点とする技術が開示されている。しかしなが
ら、この方法では、相関値を求めるために専用のメモリ
が必要となる。それに伴ってメモリ制御回路等の周辺回
路も必要となり、コストが高くなる。
ス表示装置の画面には、映像信号の有効表示領域のみが
表示される。そのため、マトリクス表示装置の画面に映
像信号の有効表示領域が位置するように映像信号の入力
タイミングを制御する必要がある。
ら出力される映像信号の有効表示領域外のブランキング
期間のドット数(画素数)は、パーソナルコンピュータ
の各メーカごとに異なる。そのため、単に水平同期信号
および垂直同期信号に同期してマトリクス表示装置への
映像信号の入力タイミングを制御した場合、パーソナル
コンピュータのメーカごとにマトリクス表示装置の画面
上の画像の表示位置がずれる。したがって、ユーザは、
マトリクス表示装置をパーソナルコンピュータに接続し
たときに、マトリクス表示装置の画面に表示される水平
および垂直の画像表示位置を調整する必要がある。
最適な画像の表示状態を低コストかつ高速に実現するこ
とができる映像信号処理装置を提供することである。
画面に表示されるべき有効表示領域を含むアナログの映
像信号が同期信号とともに入力される映像信号処理装置
であって、入力される同期信号を分周することによりサ
ンプリングクロックを生成するサンプリングクロック生
成手段と、サンプリングクロック生成手段により生成さ
れるサンプリングクロックの位相を制御する位相制御手
段と、位相制御手段により制御されるサンプリングクロ
ックに応答して、入力されるアナログの映像信号をサン
プリングしてデジタルの映像信号に変換する信号変換手
段と、画像データを記憶するための記憶手段と、画像表
示の最適化処理時に、信号変換手段により得られたデジ
タルの映像信号を画像データとして記憶手段に書き込
み、画像の表示動作時に、信号変換手段により得られた
デジタルの映像信号を画像データとして記憶手段に書き
込むとともに記憶手段に記憶された画像データを読み出
すことにより所定の走査周波数および所定の解像度の映
像信号を得る解像度変換手段と、入力される同期信号に
基づいて入力されるアナログの映像信号の走査周波数お
よび解像度を判別する信号判別手段と、画像表示の最適
化処理時に、記憶手段に記憶される画像データに基づい
てアナログの映像信号の有効表示領域を検出し、信号判
別手段の判別結果および有効表示領域の検出結果に基づ
いてサンプリングクロック生成手段の分周比、位相制御
手段により制御されるサンプリングクロックの位相およ
び解像度変換手段による記憶手段への画像データの書き
込み位置を補正する補正制御手段とを備えたものであ
る。
は、入力される同期信号に基づいてアナログの映像信号
の走査周波数および解像度が信号判別手段により判別さ
れる。入力される同期信号を分周することによりサンプ
リングクロック生成手段によりサンプリングクロックが
生成され、生成されたサンプリングクロックの位相が位
相制御手段により制御される。そして、そのサンプリン
グクロックに応答して、信号変換手段によりアナログの
映像信号がサンプリングされ、デジタルの映像信号に変
換される。画像の表示動作時には、信号変換手段により
得られたデジタルの映像信号が解像度変換手段により画
像データとして記憶手段に書き込まれるとともに記憶手
段に記憶された画像データが読み出され、所定の走査周
波数および所定の解像度の映像信号が得られる。
段により得られたデジタルの映像信号が記憶手段に書き
込まれ、補正制御手段により記憶手段に記憶される画像
データに基づいてアナログの映像信号の有効表示領域が
検出され、信号判別手段の判別結果および有効表示領域
の検出結果に基づいてサンプリングクロック生成手段の
分周比、位相制御手段により制御されるサンプリングク
ロックの位相および解像度変換手段による記憶手段への
画像データの書き込み位置が補正される。
サンプリングクロック生成手段の分周比、サンプリング
クロックの位相および記憶手段への画像データの書き込
み位置が最適化されるので、画像の表示動作時に、映像
信号の有効表示領域が映像表示装置の画面に正確に表示
される。その結果、種々の映像信号に対して最適な画像
の表示状態が得られる。
の変換および解像度の変換のために用いられる記憶手段
を画像表示の最適化処理に利用しているので、画像表示
の最適化処理のために専用のハードウェアを追加する必
要がない。したがって、低コスト化が可能となる。
基づいてフレーム内処理によりサンプリングクロック生
成手段の分周比、位相制御手段により制御されるサンプ
リングクロックの位相および解像度変換手段による記憶
手段への画像データの書き込み位置を補正しているの
で、画像表示の最適化処理を高速に行うことができる。
る映像信号処理装置の構成において、解像度変換手段
は、画像表示の最適化処理時に、信号変換手段により得
られたデジタルの映像信号のうち有効表示領域の映像信
号を有効表示領域外の映像信号とともに記憶手段に書き
込むものである。
憶手段へのデジタルの映像信号の一度の書き込みにより
有効表示領域の画像データを記憶手段に記憶させること
ができる。したがって、画像表示の最適化処理の時間を
大幅に短縮することが可能になる。
る映像信号処理装置の構成において、解像度変換手段
は、画像表示の最適化処理時に、信号変換手段により得
られたデジタルの映像信号を圧縮し、圧縮された有効表
示領域の映像信号を記憶手段に書き込むものである。
縮された有効表示領域の映像信号が記憶手段に書き込ま
れる。したがって、信号変換手段により得られたデジタ
ルの映像信号の有効表示領域が記憶手段の記憶容量より
も大きい場合でも、画像表示の最適化処理を行うことが
可能となる。
る映像信号処理装置の構成において、解像度変換手段
は、画像表示の最適化処理時に、信号変換手段により得
られたデジタルの映像信号のうち有効表示領域の一部の
映像信号を記憶手段に書き込むものである。
が記憶手段に書き込まれ、有効表示領域の一部の映像信
号を用いて画像表示の最適化処理が行われる。したがっ
て、信号変換手段により得られたデジタルの映像信号の
有効表示領域が記憶手段の記憶容量よりも大きい場合で
も、画像表示の最適化処理を行うことが可能となる。
ずれかの発明に係る映像信号処理装置の構成において、
複数のアナログの映像信号および複数の同期信号を受け
る複数の入力部と、各入力部に入力される同期信号に基
づいて複数の入力部のうち映像表示装置の画面に表示可
能なアナログの映像信号が入力されている入力部を検出
する入力検出手段と、画像表示の最適化処理時に、入力
検出手段により検出された入力部に入力される映像信号
および同期信号をそれぞれ信号変換手段および信号判別
手段に選択的に与える選択手段とをさらに備えたもので
ある。
び複数の同期信号が複数の入力部に入力可能となる。画
像表示の最適化処理時には、映像表示装置の画面に表示
可能なアナログの映像信号が入力されている入力部が検
出されるとともに検出された入力部に入力される映像信
号および同期信号が自動的に信号変換手段および信号判
別手段に与えられる。したがって、最小限の操作で最適
な画像の表示状態を実現することが可能になる。
ずれかの発明に係る映像信号処理装置の構成において、
映像表示装置の傾きを検出する傾き検出手段と、傾き検
出手段により検出された傾きに起因する画像の歪みを補
正するように解像度変換手段により得られた映像信号を
補正する歪み補正手段とをさらに備えたものである。
手段により検出され、検出された傾きに起因する画像の
歪みが補正されるように解像度変換手段により得られた
映像信号が補正される。したがって、映像表示装置が傾
いている場合でも、傾きを考慮した最適な画像の表示状
態を実現することが可能になる。
ずれかの発明に係る映像信号処理装置の構成において、
入力されるアナログの映像信号の形態を判別する形態判
別手段と、形態判別手段の判別結果に基づいて、アナロ
グの映像信号を所定の形態に変換しまたは変換せずに信
号変換手段に与える形態変換手段とをさらに備えたもの
である。
じて最適な画像の表示状態を実現することが可能にな
る。
る映像信号処理装置について図面を用いて詳細に説明す
る。
装置の構成を示すブロック図である。
(アナログ/デジタル変換器)1、解像度変換回路2、
位相制御回路3、PLL(位相同期ループ)回路4、信
号判別回路5、画像メモリ6およびマイクロコンピュー
タ(以下、マイコンと呼ぶ)7を備える。
ースから映像信号入力端子101に入力されるアナログ
の映像信号VIはA/D変換器1に与えられる。本実施
の形態では、映像信号VIはRGB信号である。ここ
で、映像信号VIのうち画面に表示すべき領域を有効表
示領域と呼ぶ。
クロックSCKに応答して映像信号VIをサンプリング
してデジタルの映像信号に変換し、解像度変換回路2に
与える。解像度変換回路2は、デジタルの映像信号を画
像データとして画像メモリ6に書き込む。また、解像度
変換回路2は、画面に表示すべき画像に対応する画像デ
ータを画像メモリ6から読み出し、デジタルの映像信号
VOとして映像信号出力端子103から出力する。映像
信号出力端子103から出力される映像信号VOは、マ
トリクス表示装置等の映像表示装置に与えられる。
入力される同期信号SYは信号判別回路5に与えられ
る。ここで、同期信号SYは水平同期信号および垂直同
期信号を含む。信号判別回路5は、同期信号SYに基づ
いて映像ソースの走査周波数および有効解像度を判別
し、判別結果をマイコン7に与える。有効解像度とは、
映像信号の有効表示領域VRの解像度をいう。
に基づいてPLL回路4に分周比の初期値を設定し、位
相制御回路3にサンプリングクロックの位相の初期値を
設定し、解像度変換回路2に水平および垂直の画像表示
位置の初期値を設定する。これらの初期値は、映像ソー
スの走査周波数および有効解像度に対して最適と判断さ
れる値である。後述するようにこれらの初期値が最適化
される。
される同期信号を分周することによりサンプリングクロ
ックを出力する。位相制御回路3は、PLL回路4によ
り出力されたサンプリングクロックの位相を制御し、制
御されたサンプリングクロックSCKをA/D変換器1
に与える。
示の最適化処理を実行する。画像表示の最適化処理とし
ては、まず、PLL回路4に分周比の補正データを与え
ることにより水平総サンプリング数の最適化(PLL回
路4の分周比の最適化)を行い、次に、位相制御回路3
にサンプリングクロックの補正データを与えることによ
りサンプリングクロックの位相の最適化を行い、さらに
解像度変換回路2に画像表示位置の補正データを与える
ことにより水平および垂直の画像表示位置の最適化を行
う。
に映像信号VOの出力を停止し、映像表示装置の画面に
画像を表示しない状態(画像ミュート)としてもよい。
あるいは、画像表示の最適化処理の実行中に解像度変換
回路2から映像信号VOを出力してもよい。
リングクロック生成手段に相当し、位相制御回路3が位
相制御手段に相当し、A/D変換器1が信号変換手段に
相当する。また、画像メモリ6が記憶手段に相当し、解
像度変換回路2が解像度変換手段に相当し、信号判別回
路5が信号判別手段に相当する。さらに、マイコン7が
補正制御手段に相当する。
の最適化について説明する。図2は水平総サンプリング
数の最適化を説明するための映像信号の波形図である。
表示領域における1水平ラインのドット数(画素数)に
相当する。画像メモリ6の各アドレスが1ドット(1画
素)に対応する。マイコン7は、画像メモリ6に記憶さ
れた画像データの有効表示領域の水平スタートアドレス
A0および水平エンドアドレスA1を検出する。
Iの有効表示領域に対応する。また、水平スタートアド
レスA0とは、各水平ラインにおいて有効表示領域の最
初の画素に対応する画像データが記憶された画像メモリ
6のアドレスを意味し、水平エンドアドレスA1とは、
各水平ラインにおいて有効表示領域の最後の画素に対応
する画像データが記憶された画像メモリ6のアドレスを
意味する。
の輝度をaとし、ノイズによる誤判別を防止するための
マージンを考慮した輝度をbとし、マイコン7により検
出された任意のアドレスの輝度をcとする。a+b≧c
が連続して成立する場合には有効表示領域外と判定す
る。マイコン7は、ある水平ラインの画像データが記憶
されている画像メモリ6の記憶領域において、a+b<
cが成立する最初のアドレスを水平スタートアドレスA
0として求め、a+b<cが成立する最後のアドレスを
水平エンドアドレスA1として求める。そして、水平エ
ンドアドレスA1と水平スタートアドレスA0との差分
|A1−A0|を算出する。
をHdotとすると、水平総サンプリング数が映像ソー
スの有効表示領域の水平ドット数Hdotに一致する場
合には、次式が成立する。なお、マイコン7は、信号判
別回路5から与えられる有効解像度に基づいて映像ソー
スの有効表示領域の水平ドット数Hdotを求める。
の差分|A1−A0|が上式(1)を満足するように、
PLL回路4の分周比を設定する。この場合、マイコン
7は、PLL回路4に分周比の補正データを設定するこ
とにより分周比を変化させる処理、画像メモリ6から画
像データを取り込む処理、および水平エンドアドレスA
1と水平スタートアドレスA0との差分|A1−A0|
を算出する処理を、上式(1)が成立するまで繰り返し
行う。それにより、A/D変換器1に与えられるサンプ
リングクロックSCKの最適化が行われる。
リ6の全水平ラインの画像データを取り込んで水平スタ
ートアドレスA0が最も左端に位置する1つの水平ライ
ンを検出し、検出した1つの水平ラインの画像データに
ついて上記の処理を繰り返し行う。
の位相の最適化について説明する。図3はサンプリング
クロックの位相の最適化を説明するための図であり、
(a)は最適なサンプリングクロックの位相で映像信号
がサンプリングされている状態を示し、(b)は適切で
ないサンプリングクロックの位相で映像信号がサンプリ
ングされている状態を示す。
パーソナルコンピュータの画面に多く表示されるキャラ
クタ等の画像では映像信号の輝度のレベルがドット周期
で変化するという性質を利用する。
総サンプリング数の最適化の際に検出した有効表示領域
の範囲から隣接する画素間で輝度のレベルが一定以上変
化している部分を検出する。図3において、サンプリン
グクロックSCKの立ち上がりが映像信号VIのサンプ
リング点となる。サンプリング点SP0およびサンプリ
ング点SP1は隣接する画素に対応する。したがって、
サンプリング点SP1での映像信号の輝度S1とサンプ
リング点SP0での映像信号の輝度S0との差の絶対値
は隣接する画素間の輝度差に相当する。
ロックSCKの位相が最適な場合には、隣接する画素間
の輝度差|S1−S0|が最大となる。図3(b)に示
すように、サンプリングクロックSCKの位相が適切で
ない場合には、隣接する画素間の輝度差|S1−S0|
が小さくなる。
S1−S0|が最大となるように位相制御回路3から出
力されるサンプリングクロックSCKの位相を設定す
る。この場合、マイコン7は、位相制御回路3にサンプ
リングクロックSCKの補正データを設定することによ
りサンプリングクロックSCKの位相を変化させる処
理、画像メモリ6から画像データを取り込む処理、およ
び隣接する画素間の輝度差|S1−S0|を算出する処
理を、隣接する画素間の輝度差|S1−S0|が最大と
なるまで繰り返し行う。それにより、A/D変換器1に
与えられるサンプリングクロックSCKの位相の最適化
が行われる。
が最適値から最も外れる場合(サンプリングクロックS
CKの位相が最適値から180度ずれる場合)に隣接す
る画素間の輝度差|S1−S0|が最小となるという性
質を利用してサンプリングクロックSCKの位相の最適
化を行ってもよい。この場合、マイコン7は、画像メモ
リ6から取り込んだ画像データに基づいて隣接する画素
間の輝度差|S1−S0|が最小となるサンプリングク
ロックSCKの位相を求め、求めた位相から180度ず
れた位相をサンプリングクロックSCKの位相の最適値
とする。
ング数の最適化の際に最初に検出された1つの水平ライ
ンの画像データの一部について上記の処理を繰り返し行
う。
像表示位置の最適化について説明する。図4は水平およ
び垂直の画像表示位置の最適化を説明するための図であ
る。
MRと解像度変換回路2により画像メモリ6に書き込ま
れる画像データの有効表示領域VRとの関係が示され
る。
データの各フレームの先頭画素の位置を示し、P1は、
画像メモリ6から読み出される画像データの各フレーム
の先頭画素の位置を示す。映像表示装置の画面上での水
平および垂直の画像表示位置は、画像メモリ6の記憶領
域MRに書き込まれる画像データの有効表示領域VRの
位置で決まる。
い場合には、図4に示すように、画像メモリ6に書き込
まれる画像データの各フレームの先頭画素の位置P0と
画像メモリ6から読み出される画像データの各フレーム
の先頭画素の位置P1とが異なっている。逆に、水平お
よび垂直の画像表示位置が最適な場合には、画像メモリ
6に書き込まれる各フレームの先頭画素の位置P0と画
像メモリ6から読み出される画像データの各フレームの
先頭画素の位置P1とが一致する。
画像データに基づいて画像データの有効表示領域VRを
検出し、P0=P1となるように解像度変換回路2を制
御する。この場合、マイコン7は、解像度変換回路2に
画像表示位置の補正データを設定することにより画像メ
モリ6の記憶領域MRにおける画像データの書き込み位
置を変化させる処理、画像メモリ6から画像データを取
り込む処理、および画像メモリ6に書き込まれた画像デ
ータの有効表示領域VRを検出する処理を、P0=P1
となるまで繰り返し行う。それにより、水平および垂直
の画像表示位置の最適化が行なわれる。
記憶領域MRに画像データの有効表示領域VRの水平方
向の開始位置および終了位置が存在するように、画像デ
ータが画像メモリ6に書き込まれるものとする。画像デ
ータの有効表示領域VRの水平方向の開始位置または終
了位置が画像メモリ6の記憶領域MRから外れる場合に
は、画像データをずらせて再度画像メモリ6に書き込
む。
ンプリング数の最適化の際に最初に検出された1つの水
平ラインの画像データについて上記の処理を繰り返し行
う。
スに対して常に最適な状態で画像を映像表示装置の画面
上に表示することが可能となる。
イコン7による画像表示の最適化処理を示すフローチャ
ートである。
別結果を取り込む(ステップS1)。そして、マイコン
7は、PLL回路4に分周比の初期値を設定し、位相制
御回路3にサンプリングクロックの位相の初期値を設定
し、解像度変換回路2に画像表示位置の初期値を設定す
る(ステップS2)。
像データを取り込み(ステップS3)、水平総サンプリ
ング数が最適か否かを判別する(ステップS4)。水平
総サンプリング数が最適でない場合には、PLL回路4
に分周比の補正データを設定し(ステップS5)、ステ
ップS3に戻り、水平総サンプリング数が最適になるま
で、ステップS3〜S5の処理を繰り返す。
像メモリ6から画像データを取り込み(ステップS
6)、サンプリングクロックの位相が最適か否かを判別
する(ステップS7)。サンプリングクロックの位相が
最適でない場合には、位相制御回路3にサンプリングク
ロックの位相の補正データを設定し(ステップS8)、
ステップS6に戻り、サンプリングクロックの位相が最
適になるまで、ステップS6〜S8の処理を繰り返す。
と、画像メモリ6から画像データを取り込み(ステップ
S9)、画像表示位置が最適であるか否かを判別する
(ステップS10)。画像表示位置が最適でない場合に
は、解像度変換回路2に画像表示位置の補正データを設
定し(ステップS11)、ステップS9に戻り、画像表
示位置が最適になるまで、ステップS9〜S11の処理
を繰り返す。画像表示位置が最適になると、処理を終了
する。
は、位相制御回路3から与えられるサンプリングクロッ
クSCKに応答してアナログの映像信号VIをサンプリ
ングしてデジタルの映像信号に変換し、解像度変換回路
2に与える。解像度変換回路2は、デジタルの映像信号
を画像データとして画像メモリ6に書き込むとともに、
画像メモリに記憶された画像データを画像メモリ6から
読み出すことにより所定の走査周波数および所定の有効
解像度を有する映像信号VOを映像信号出力端子103
から出力する。
理装置では、画像の表示動作時に走査周波数の変換およ
び有効解像度の変換のために用いられる画像メモリ6を
画像表示の最適化処理に利用しているので、画像表示の
最適化処理のために専用のハードウェアを追加する必要
がない。したがって、低コスト化が可能になる。
タに基づいてフレーム内処理によりPLL回路4の分周
比、位相制御回路3から出力されるサンプリングクロッ
クSCKの位相および解像度変換回路2による画像メモ
リ6への画像データの書き込み位置を補正しているの
で、画像表示の最適化処理を高速に行うことができる。
は、液晶表示装置、PDP(プラズマディスプレイパネ
ル)表示装置、DLP(デジタルライトプロセッシン
グ;米国テキサスインスツルメンツ社の商標)方式のプ
ロジェクタ等のマトリクス表示装置に適用することがで
き、デジタル処理により画像を表示するCRT(陰極線
管)ディスプレイにも適用可能である。
装置について説明する。本実施の形態の映像信号処理装
置の構成は、図1に示した構成と同様である。本実施の
形態の映像信号処理装置の動作が第1の実施の形態の映
像信号処理装置の動作と異なるのは次の点である。
置における画像メモリ6の記憶領域MRと画像メモリ6
に書き込まれる画像データの有効表示領域VRとの関係
を示す図である。本実施の形態では、画像メモリ6の記
憶領域MRが第1の実施の形態に比べて大きい。
データの各フレームの先頭画素の位置を示し、P3は、
画像メモリ6から読み出される画像データの各フレーム
の先頭画素の位置を示す。水平および垂直の画像表示位
置は、画像メモリ6の記憶領域MRに書き込まれる画像
データの有効表示領域VRの位置で決まる。
VRの全体の画像データを有効表示領域VR外の画像デ
ータとともに画像メモリ6の記憶領域MRに書き込む。
この場合、画像データの有効表示領域VRの一部が画像
メモリ6の記憶領域MRに書き込まれない場合に再度画
像データをずらして画像メモリ6に書き込む処理が不要
となる。
Rに書き込まれた画像データを取り込み、水平総サンプ
リング数の最適化、サンプリングクロックの位相の最適
化および水平および垂直の画像表示位置の最適化を行
う。水平総サンプリング数の最適化、サンプリングクロ
ックの位相の最適化および水平および垂直の画像表示位
置の最適化の方法は、第1の実施の形態と同様である。
リ6から有効表示領域VRの所定の画像データを迅速に
取り込むことができ、画像表示の最適化に要する時間を
大幅に短縮することが可能となる。
装置について説明する。本実施の形態の映像信号処理装
置の構成は、図1に示した構成と同様である。本実施の
形態の映像信号処理装置の動作が第1の実施の形態の映
像信号処理装置の動作と異なるのは次の点である。
置における画像メモリ6の記憶領域MR、A/D変換器
1から解像度変換回路2に与えられる画像データの有効
表示領域VR0および解像度変換回路2により圧縮され
た画像データの有効表示領域VR1の関係を示す図であ
る。
像度変換回路2に与えられる画像データの有効表示領域
VR0が画像メモリ6の記憶領域MRよりも大きい場合
には、画像データの有効表示領域VR0のすべてを画像
メモリ6の記憶領域MRに書き込むことはできない。そ
こで、解像度変換回路2は、解像度変換機能により画像
データを圧縮し、圧縮された画像データの有効表示領域
VR1を画像メモリ6に書き込む。
された画像データの各フレームの先頭画素の位置を示
し、P5は、画像メモリ6から読み出される画像データ
の各フレームの先頭画素の位置を示す。水平および垂直
の画像表示位置は、画像メモリ6の記憶領域MRに書き
込まれる画像データの有効表示領域VRの位置で決ま
る。
Rに書き込まれた圧縮された画像データを取り込み、水
平総サンプリング数の最適化および水平および垂直の画
像表示位置の最適化を行う。水平総サンプリング数の最
適化および水平および垂直の画像表示位置の最適化の方
法は、第1の実施の形態と同様である。
相の最適化を圧縮された画像データに基づいて行うと十
分な精度が得られない。そこで、解像度変換回路2は、
サンプリングクロックSCKの位相の最適化の際には、
A/D変換器1から与えられた画像データを圧縮せずに
画像メモリ6に書き込む。
0が画像メモリ6の記憶領域MRよりも大きいため、画
像データの有効表示領域VR0のすべてを画像メモリ6
の記憶領域MRに書き込むことはできない。しかし、図
3を用いて説明したように、サンプリングクロックSC
Kの位相の最適化は、画像データの有効表示領域VR0
のすべてを用いる必要はなく、画像データの有効表示領
域VR0の一部を用いて行うことができる。
装置においては、画像データの有効表示領域VR0が画
像メモリ6の記憶領域MRよりも大きい場合でも、最適
な画像の表示状態を実現することが可能となる。
装置について説明する。本実施の形態の映像信号処理装
置の構成は、図1に示した構成と同様である。本実施の
形態の映像信号処理装置の動作が第1の実施の形態の映
像信号処理装置の動作と異なるのは次の点である。
置における画像メモリ6の記憶領域MRと画像メモリ6
に書き込まれる画像データの有効表示領域VRとの関係
を示し、(a)は画像データの有効表示領域VRの水平
および垂直の開始位置が画像メモリ6の記憶領域MRに
書き込まれた状態を示し、(b)は画像データの有効表
示領域VRの水平および垂直の終了位置が画像メモリ6
の記憶領域MRに書き込まれた状態を示している。
水平および垂直の開始位置における画像メモリ6のアド
レスをそれぞれHstartおよびVstartとし、
画像データの有効表示領域VRの水平および垂直の終了
位置における画像メモリ6のアドレスをそれぞれHen
dおよびVendとする。また、図8(a)の場合と図
8(b)の場合との間で基準となる画素データが書き込
まれる画像メモリ6のアドレスの水平および垂直の変位
量をそれぞれHoffsetおよびVoffsetと
し、画像データの有効表示領域VRの水平ドット数およ
び垂直ライン数をそれぞれHactおよびVactとす
る。この場合、画像データの有効表示領域VRに関して
次式が成立する。
領域VRを検出することができる。すなわち、画像メモ
リ6の記憶領域MRに画像データをずらせて2回書き込
むことにより、画像メモリ6の容量を擬似的に拡張する
ことが可能となる。
て有効表示領域VRを検出することにより、水平総サン
プリング数の最適化、サンプリングクロックの位相の最
適化および水平および垂直の画像表示位置の最適化を行
う。水平総サンプリング数の最適化、サンプリングクロ
ックの位相の最適化および水平および垂直の画像表示位
置の最適化の方法は、第1の実施の形態と同様である。
装置においては、画像データの有効表示領域VRが画像
メモリ6の記憶領域MRよりも大きい場合でも、最適な
画像の表示状態を実現することが可能となる。
装置の構成を示すブロック図である。図9の映像信号処
理装置が図1の映像信号処理装置と異なるのは次の点で
ある。
号入力端子101a,101b,101cおよび複数の
同期信号入力端子102a,102b,102cを備え
る。映像信号入力端子101a,101b,101cに
はそれぞれ映像信号VIa,VIb,VIcが与えられ
る。同期信号入力端子102a,102b,102cに
はそれぞれ同期信号SYa,SYb,SYcが与えられ
る。映像信号VIaおよび同期信号SYaは同一の映像
ソースから入力され、映像信号VIbおよび同期信号S
Ybは同一の映像ソースから入力され、映像信号VIc
および同期信号SYcは同一の映像ソースから入力され
る。
入力切替スイッチ8および同期信号入力切替スイッチ9
を備える。映像信号入力切替スイッチ8は、マイコン7
の制御により映像信号入力端子101a,101b,1
01cにそれぞれ入力される映像信号VIa,VIb,
VIcのうちいずれかを選択してA/D変換器1に与え
る。また、同期信号入力切替スイッチ9は、マイコン7
の制御により同期信号入力端子102a,102b,1
02cに入力される同期信号SYa,SYb,SYcの
いずれかを選択して信号判別回路5に与える。
ッチ9により選択された同期信号に基づいて映像ソース
の走査周波数および有効解像度を判別し、判別結果をマ
イコン7に与える。
に基づいて、選択された映像信号が当該映像信号処理装
置にとって有効な信号であるか否かを判別する。マイコ
ン7は、選択された映像信号が当該映像信号処理装置に
とって有効な信号である場合には、第1〜第4の実施の
形態の映像信号処理装置と同様に画像表示の最適化処理
を実行する。
が当該映像信号処理装置にとって有効でない信号であっ
た場合または映像信号が入力されていない場合には、他
の映像信号入力端子に入力される映像信号および他の同
期信号入力端子に入力される同期信号を選択するように
映像信号入力切替スイッチ8および同期信号入力切替ス
イッチ9を制御する。この場合、信号判別回路5は、同
期信号入力切替スイッチ9により選択された同期信号に
基づいて映像ソースの走査周波数および有効解像度を判
別する。
い、当該映像信号処理装置にとって有効な映像信号が選
択されるまで映像信号入力切替スイッチ8および同期信
号入力切替スイッチ9を制御する。全ての映像信号入力
端子101a,101b,101cおよび同期信号入力
端子102a,102b,102cに映像信号処理装置
にとって有効でない信号が入力されている場合には、最
初に選択されていた映像信号入力端子および同期信号入
力端子を選択するように映像信号入力切替スイッチ8お
よび同期信号入力切替スイッチ9を制御し、画像表示の
最適化を実行せずに処理を終了する。
信号処理装置においては、第1〜第4の実施の形態の映
像信号処理装置と同様の効果に加えて、複数の映像信号
に対して最小限の操作で最適な画像の表示状態を実現す
ることが可能になるという効果が得られる。
子101a,101b,101cおよび複数の同期信号
入力端子102a,102b,102cが複数の入力部
に相当し、マイコン7が入力検出手段に相当し、映像信
号入力切替スイッチ8および同期信号入力切替スイッチ
9が選択手段に相当する。
理装置の構成を示すブロック図である。この映像信号処
理装置は、例えば、液晶プロジェクタ等の投射型映像表
示装置に用いられる。図10の映像信号処理装置が図1
の映像信号処理装置と異なるのは次の点である。
正回路11および傾き検出回路12をさらに備える。
を検出し、検出結果をマイコン7に与える。マイコン7
は、傾き検出回路12の検出結果に基づいて台形歪み補
正回路11に最適な補正値を設定する。台形歪み補正回
路11は、マイコン7により設定された補正値に従って
解像度変換回路2から出力される映像信号VOに台形歪
み補正およびリニアリティ補正(直線性補正)を行い、
補正された映像信号VOaを映像信号出力端子103か
ら出力する。
いる場合には、スクリーン上に本来矩形の画像が台形状
に表示される。この場合、スクリーン上に本来矩形の画
像が矩形状に表示されるように映像信号VOが補正され
る。
1〜第4の実施の映像信号処理装置と同様の効果に加え
て、映像表示装置が傾いている場合でも、傾きを考慮し
た最適な画像の表示状態を実現することが可能になると
いう効果が得られる。
き検出手段に相当し、台形歪み補正回路11が歪み補正
手段に相当する。
理装置の構成を示すブロック図である。図11の映像信
号処理装置が図1の映像信号処理装置と異なるのは次の
点である。
号−RGB信号マトリクス変換回路13をさらに備え
る。この映像信号処理装置においては、映像信号入力端
子101に輝度色差信号の形態およびRGB信号の形態
の映像信号VIを入力することができる。輝度色差信号
−RGB信号マトリクス変換回路13は、A/D変換器
1から与えられる輝度色差信号をRGB信号に変換して
出力する。信号判別回路5は、同期信号SYに基づいて
映像ソースの走査周波数および有効解像度を判別し、判
別結果をマイコン7に与える。また、信号判別回路5
は、同期信号SYに基づいて映像信号VIの形態がRG
B信号であるか輝度色差信号であるかを判別し、判別結
果をマイコン7に与える。
形態がRGB信号の場合には、同期信号SYは水平同期
信号と垂直同期信号とが分離されているセパレートシン
クまたは水平同期信号と垂直同期信号とが混合されてい
るコンポジットシンクであるのに対し、映像ソースから
入力される映像信号VIの形態が輝度色差信号の場合に
は、同期信号SYは輝度信号に同期信号が重畳されたシ
ンクオングリーンである。信号判別回路5は、このこと
を利用して映像信号VIの形態を判別する。
B信号である場合には、A/D変換器1から出力される
映像信号を直接受けるように解像度変換回路2を制御す
る。また、マイコン7は、映像信号VIの形態が輝度色
差信号である場合には、輝度色差信号−RGB信号マト
リクス変換回路13から出力される映像信号を受けるよ
うに解像度変換回路2を制御する。
は、第1〜第4の実施の形態の映像信号処理装置と同様
の効果に加えて、入力される映像信号VIの形態に合わ
せた最適な画像の表示状態を実現することが可能になる
という効果が得られる。
判別手段に相当し、輝度色差信号−RGB信号マトリク
ス変換回路13が形態変換手段に相当する。
用のハードウェアを追加することなく、低コストかつ高
速に種々の映像信号に対して最適な画像の表示状態を実
現することが可能となる。
の表示状態を実現することが可能となる。
が小さい場合でも、最適な画像の表示状態を実現するこ
とが可能となる。
が小さい場合でも、最適な画像の表示状態を実現するこ
とが可能となる。
力に対して最小限の操作で最適な画像の表示状態を実現
することが可能となる。
ている場合でも、傾きを考慮した最適な画像の表示状態
を実現することが可能となる。
の形態に応じて自動的に最適な画像の表示状態を実現す
ることが可能となる。
理装置の構成を示すブロック図
の映像信号の波形図
るための図
するための図
る画像表示の最適化処理を示すフローチャート
における画像メモリの記憶領域と画像メモリに書き込ま
れる画像データの有効表示領域との関係を示す図
における画像メモリの記憶領域、画像データの有効表示
領域および圧縮された画像データの有効表示領域の関係
を示す図
における画像メモリの記憶領域と画像メモリに書き込ま
れる画像データの有効表示領域との関係を示す図
理装置の構成を示すブロック図
処理装置の構成を示すブロック図
処理装置の構成を示すブロック図
端子 102,102a,102b,102c 同期信号入力
端子 103 映像信号出力端子 VI,VIa,VIb,VIc 映像信号 SY,SYa,SYb,SYc 同期信号 VO 映像信号
Claims (7)
- 【請求項1】 映像表示装置の画面に表示されるべき有
効表示領域を含むアナログの映像信号が同期信号ととも
に入力される映像信号処理装置であって、 前記入力される同期信号を分周することによりサンプリ
ングクロックを生成するサンプリングクロック生成手段
と、 前記サンプリングクロック生成手段により生成されるサ
ンプリングクロックの位相を制御する位相制御手段と、 前記位相制御手段により制御されるサンプリングクロッ
クに応答して、前記入力されるアナログの映像信号をサ
ンプリングしてデジタルの映像信号に変換する信号変換
手段と、 画像データを記憶するための記憶手段と、 画像表示の最適化処理時に、前記信号変換手段により得
られたデジタルの映像信号を画像データとして前記記憶
手段に書き込み、画像の表示動作時に、前記信号変換手
段により得られたデジタルの映像信号を画像データとし
て前記記憶手段に書き込むとともに前記記憶手段に記憶
された画像データを読み出すことにより所定の走査周波
数および所定の解像度の映像信号を得る解像度変換手段
と、 前記入力される同期信号に基づいて前記入力されるアナ
ログの映像信号の走査周波数および解像度を判別する信
号判別手段と、 前記画像表示の最適化処理時に、前記記憶手段に記憶さ
れる画像データに基づいて前記アナログの映像信号の有
効表示領域を検出し、前記信号判別手段の判別結果およ
び前記有効表示領域の検出結果に基づいて前記サンプリ
ングクロック生成手段の分周比、前記位相制御手段によ
り制御されるサンプリングクロックの位相および前記解
像度変換手段による前記記憶手段への画像データの書き
込み位置を補正する補正制御手段とを備えたことを特徴
とする映像信号処理装置。 - 【請求項2】 前記解像度変換手段は、前記画像表示の
最適化処理時に、前記信号変換手段により得られたデジ
タルの映像信号のうち前記有効表示領域の映像信号を前
記有効表示領域外の映像信号とともに前記記憶手段に書
き込むことを特徴とする請求項1記載の映像信号処理装
置。 - 【請求項3】 前記解像度変換手段は、前記画像表示の
最適化処理時に、前記信号変換手段により得られたデジ
タルの映像信号を圧縮し、圧縮された前記有効表示領域
の映像信号を前記記憶手段に書き込むことを特徴とする
請求項1記載の映像信号処理装置。 - 【請求項4】 前記解像度変換手段は、前記画像表示の
最適化処理時に、前記信号変換手段により得られたデジ
タルの映像信号のうち前記有効表示領域の一部の映像信
号を前記記憶手段に書き込むことを特徴とする請求項1
記載の映像信号処理装置。 - 【請求項5】 複数のアナログの映像信号および複数の
同期信号を受ける複数の入力部と、 各入力部に入力される同期信号に基づいて前記複数の入
力部のうち前記映像表示装置の画面に表示可能なアナロ
グの映像信号が入力されている入力部を検出する入力検
出手段と、 前記画像表示の最適化処理時に、前記入力検出手段によ
り検出された入力部に入力される映像信号および同期信
号をそれぞれ前記信号変換手段および前記信号判別手段
に選択的に与える選択手段とをさらに備えたことを特徴
とする請求項1〜4のいずれかに記載の映像信号処理装
置。 - 【請求項6】 前記映像表示装置の傾きを検出する傾き
検出手段と、 前記傾き検出手段により検出された傾きに起因する画像
の歪みを補正するように前記解像度変換手段により得ら
れた映像信号を補正する歪み補正手段とをさらに備えた
ことを特徴とする請求項1〜5のいずれかに記載の映像
信号処理装置。 - 【請求項7】 前記入力されるアナログの映像信号の形
態を判別する形態判別手段と、 前記形態判別手段の判別結果に基づいて、前記アナログ
の映像信号を所定の形態に変換しまたは変換せずに前記
信号変換手段に与える形態変換手段とをさらに備えたこ
とを特徴する請求項1〜6のいずれかに記載の映像信号
処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000141374A JP3645152B2 (ja) | 2000-05-15 | 2000-05-15 | 映像信号処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000141374A JP3645152B2 (ja) | 2000-05-15 | 2000-05-15 | 映像信号処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001324952A true JP2001324952A (ja) | 2001-11-22 |
JP3645152B2 JP3645152B2 (ja) | 2005-05-11 |
Family
ID=18648500
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000141374A Expired - Lifetime JP3645152B2 (ja) | 2000-05-15 | 2000-05-15 | 映像信号処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3645152B2 (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006208492A (ja) * | 2005-01-25 | 2006-08-10 | Sharp Corp | 映像処理装置 |
JP2006227442A (ja) * | 2005-02-18 | 2006-08-31 | Sharp Corp | 映像信号処理装置、及び該装置を備えた映像表示装置 |
JP2007241261A (ja) * | 2006-02-09 | 2007-09-20 | Canon Inc | 表示装置 |
CN100405445C (zh) * | 2006-05-25 | 2008-07-23 | 友达光电股份有限公司 | 依分辨率调节驱动电路的显示器及驱动方法 |
CN100407278C (zh) * | 2003-03-25 | 2008-07-30 | 精工爱普生株式会社 | 显示驱动装置、电光装置、电子设备、显示驱动装置的驱动设定方法 |
JP2008224773A (ja) * | 2007-03-08 | 2008-09-25 | Funai Electric Co Ltd | デジタル画像表示装置 |
JP2009033646A (ja) * | 2007-07-30 | 2009-02-12 | Ricoh Co Ltd | 半導体装置及びそれを用いた携帯端末 |
JP2009182779A (ja) * | 2008-01-31 | 2009-08-13 | Nec Electronics Corp | 信号処理方法及び回路 |
JP2009288747A (ja) * | 2008-06-02 | 2009-12-10 | Canon Inc | 表示装置 |
US7880812B2 (en) | 2005-12-14 | 2011-02-01 | Nec Viewtechnology, Ltd. | Video apparatus and video processing method |
US8319894B2 (en) | 2006-02-09 | 2012-11-27 | Canon Kabushiki Kaisha | Display apparatus capable of discriminating the type of input signal from different signals |
CN115981589A (zh) * | 2023-03-22 | 2023-04-18 | 东莞锐视光电科技有限公司 | 一种产生条纹光的软件系统 |
-
2000
- 2000-05-15 JP JP2000141374A patent/JP3645152B2/ja not_active Expired - Lifetime
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100407278C (zh) * | 2003-03-25 | 2008-07-30 | 精工爱普生株式会社 | 显示驱动装置、电光装置、电子设备、显示驱动装置的驱动设定方法 |
JP2006208492A (ja) * | 2005-01-25 | 2006-08-10 | Sharp Corp | 映像処理装置 |
JP4584725B2 (ja) * | 2005-01-25 | 2010-11-24 | シャープ株式会社 | 映像処理装置 |
JP2006227442A (ja) * | 2005-02-18 | 2006-08-31 | Sharp Corp | 映像信号処理装置、及び該装置を備えた映像表示装置 |
US7880812B2 (en) | 2005-12-14 | 2011-02-01 | Nec Viewtechnology, Ltd. | Video apparatus and video processing method |
US8970785B2 (en) | 2006-02-09 | 2015-03-03 | Canon Kabushiki Kaisha | Display apparatus capable of discriminating the type of video signal input from a common terminal |
JP2007241261A (ja) * | 2006-02-09 | 2007-09-20 | Canon Inc | 表示装置 |
US8319894B2 (en) | 2006-02-09 | 2012-11-27 | Canon Kabushiki Kaisha | Display apparatus capable of discriminating the type of input signal from different signals |
CN100405445C (zh) * | 2006-05-25 | 2008-07-23 | 友达光电股份有限公司 | 依分辨率调节驱动电路的显示器及驱动方法 |
JP2008224773A (ja) * | 2007-03-08 | 2008-09-25 | Funai Electric Co Ltd | デジタル画像表示装置 |
JP2009033646A (ja) * | 2007-07-30 | 2009-02-12 | Ricoh Co Ltd | 半導体装置及びそれを用いた携帯端末 |
JP2009182779A (ja) * | 2008-01-31 | 2009-08-13 | Nec Electronics Corp | 信号処理方法及び回路 |
JP2009288747A (ja) * | 2008-06-02 | 2009-12-10 | Canon Inc | 表示装置 |
US8487925B2 (en) | 2008-06-02 | 2013-07-16 | Canon Kabushiki Kaisha | Display apparatus, method and computer readable medium that avoids failure in an automatic adjustment of an effective image area and dot clock |
US9007358B2 (en) | 2008-06-02 | 2015-04-14 | Canon Kabushiki Kaisha | Display apparatus, method and computer readable medium that avoids failure in an automatic adjustment of an effective image area and dot clock |
CN115981589A (zh) * | 2023-03-22 | 2023-04-18 | 东莞锐视光电科技有限公司 | 一种产生条纹光的软件系统 |
Also Published As
Publication number | Publication date |
---|---|
JP3645152B2 (ja) | 2005-05-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5917461A (en) | Video adapter and digital image display apparatus | |
JP3645152B2 (ja) | 映像信号処理装置 | |
US7123273B2 (en) | Overlay of plural images | |
KR100251967B1 (ko) | 비디오 포맷 변환을 위한 룩업 테이블 구성방법과 룩업테이블을 이용한 스캔 포맷 컨버터 | |
US7583256B2 (en) | Display apparatus and control method thereof | |
US5963183A (en) | Method of and apparatus for displaying a plurality of screen modes | |
JP2001013931A (ja) | 液晶ディスプレイ装置の利得及びオフセット調整方法 | |
JP2000206951A (ja) | スキャンコンバ―タ及びスキャンコンバ―ト方法 | |
JPH0968954A (ja) | 液晶ディスプレイ付き座標入力装置 | |
JPH09270979A (ja) | 投写型表示装置 | |
JP2976877B2 (ja) | キーストン歪み補正装置 | |
JPH11338406A (ja) | サンプリング位相調整装置 | |
JP4114630B2 (ja) | 映像信号処理装置 | |
JPH1011023A (ja) | 表示装置 | |
JPH08140019A (ja) | 画像表示装置 | |
JP2001069435A (ja) | プロジェクタの台形歪み補正回路 | |
KR100314071B1 (ko) | 화면 크기 자동 조정 방법 | |
JP2001013944A (ja) | サンプリングクロック発生装置、及びサンプリングクロックの発生制御プログラムが格納された記憶媒体 | |
JPH1049103A (ja) | 表示制御装置 | |
JP2000305506A (ja) | 表示装置 | |
KR100654769B1 (ko) | 디스플레이장치 및 그 제어방법 | |
JP2000267619A (ja) | 撮像カメラ付き液晶プロジェクタ装置 | |
JP2001067042A (ja) | インターレース駆動パネル用スキャンコンバータ | |
JPH11133939A (ja) | 表示装置 | |
JPH11122562A (ja) | 画像補正装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041025 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041116 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050202 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3645152 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080210 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 9 |
|
EXPY | Cancellation because of completion of term |