JP4584725B2 - 映像処理装置 - Google Patents

映像処理装置 Download PDF

Info

Publication number
JP4584725B2
JP4584725B2 JP2005017367A JP2005017367A JP4584725B2 JP 4584725 B2 JP4584725 B2 JP 4584725B2 JP 2005017367 A JP2005017367 A JP 2005017367A JP 2005017367 A JP2005017367 A JP 2005017367A JP 4584725 B2 JP4584725 B2 JP 4584725B2
Authority
JP
Japan
Prior art keywords
video
signal
horizontal synchronization
sampling clock
timing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005017367A
Other languages
English (en)
Other versions
JP2006208492A (ja
Inventor
悟郎 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2005017367A priority Critical patent/JP4584725B2/ja
Publication of JP2006208492A publication Critical patent/JP2006208492A/ja
Application granted granted Critical
Publication of JP4584725B2 publication Critical patent/JP4584725B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Description

本発明は、アナログ映像信号をデジタル映像信号に処理して映像表示する映像処理装置に係り、特に、表示映像の水平方向位置調整を行う映像処理装置に関する。
従来より、テレビジョン受像機においては、表示映像の水平方向位置調整を行う場合、映像の表示期間指示信号の生成タイミングをピクセルクロック単位で制御する方式や、映像データの出力タイミングをピクセルクロック単位で制御する方式や、デジタル処理のスケーリング処理を用いる方式や、特許文献1に示されているアナログ回路のみで行う方式等がある。
特開平04−183071号公報
ところが、上述の映像の表示期間指示信号の生成タイミングをピクセルクロック単位で制御する方式や、映像データの出力タイミングをピクセルクロック単位で制御する方式では、たとえば画面を右に1ピクセルクロック単位で連続移動させようとすると、移動前のフレームと次のフレームとには間が無く、一瞬にして画面が1ピクセルクロック右にずれたように見える。
そのため、画面を連続で右へ数ピクセル移動させると、画素間の移動が滑らかに行われず、表示映像がカクカクした移動として見えてしまう。
また、上述のデジタル処理のスケーリング処理を用いる方式では、画面の移動に合わせたスケーリング処理により画面の移動がスムーズに行われるが、大規模なデジタル処理回路が必要となってしまう。
また、特許文献1に示されているアナログ回路のみで行う方式では、画面の移動がスムーズに行われるが、アナログ映像信号をデジタル映像信号に処理した表示映像の水平方向位置調整を行うことができない。
解決しようとする問題点は、映像の表示期間指示信号の生成タイミングや映像データの出力タイミングをピクセルクロック単位で制御するようにすると、表示映像の水平方向位置調整が滑らかに行われないし、デジタル処理のスケーリング処理を用いると大規模なデジタル処理回路が必要となってしまうし、アナログ回路のみで行うようにすると、アナログ映像信号をデジタル映像信号に処理した表示映像の水平方向位置調整を行うことができないという点である。
本発明の映像処理装置は、表示映像の水平方向の位置調整を行う映像処理装置であって、映像信号の水平同期信号を検出する水平同期検出手段と、検出された前記水平同期信号を元に所定のサンプリングクロックの位相を調整する位相調整手段と、アナログ映像信号を、位相が調整された前記サンプリングクロックでサンプリングしてデジタル映像信号として出力するA/D変換手段と、前記A/D変換手段からのデジタル映像信号及び水平同期信号のタイミングと、映像の表示期間指示信号のタイミングとを、位相が調整されている前記サンプリングクロックに基づいたピクセルクロック単位で制御する位置調整手段と、前記位置調整手段からのデジタル映像信号、水平同期信号及び映像の表示期間指示信号を元に、映像表示機器における表示映像を水平方向に移動させる映像出力手段とを備え、前記サンプリングクロックの位相は、1ピクセルクロックの期間より短い期間で遅延されるように調整されることを特徴とする。
このような構成では、位相調整手段により、水平同期検出手段によって検出された水平同期信号を元に所定のサンプリングクロックの位相が調整され、A/D変換手段により、アナログ映像信号がデジタル映像信号に変換される際、位相が調整されたサンプリングクロックでアナログ映像信号がサンプリングされ、位置調整手段により、A/D変換手段からのデジタル映像信号及び水平同期信号のタイミングと、映像の表示期間指示信号のタイミングとが位相が調整されているサンプリングクロックに基づいたピクセルクロック単位で制御され、映像出力手段により、位置調整手段からのデジタル映像信号、水平同期信号及び映像の表示期間指示信号を元に、映像表示機器における表示映像の水平方向での移動が行われる。
この場合、位相調整手段による位相の調整がたとえば1/2遅延とされたものとし、映像表示領域の表示映像を1ピクセルクロック右にずらそうとするとき、映像表示機器に表示される映像が1/2遅延を経て表示されることになる。その結果、映像表示領域の表示映像を水平方向に所定ピクセルクロックだけ移動させるとき、映像表示機器に表示される映像が1ピクセルクロック間毎に1/2遅延されて表示される状態が連続するため、映像表示領域上では表示映像が滑らかに1ピクセルクロックずつ位置がずれたように見せかけることができる。
また、サンプリングクロックの位相を、たとえば1/2遅延、1/4遅延、3/4遅延等のように、1ピクセルクロックの期間より短い期間とすることができ、位相遅延の期間を短くするに従い、映像表示領域上では表示映像がさらに滑らかに1ピクセルクロックずつ位置がずれたように見せかけることができる。
本発明の映像処理装置は、表示映像の水平方向の位置調整を行う映像処理装置であって、映像信号の水平同期信号を検出する水平同期検出手段と、検出された前記水平同期信号を元に所定のサンプリングクロックの極性を反転させる極性反転手段と、アナログ映像信号を、極性が反転された前記サンプリングクロックでサンプリングしてデジタル映像信号として出力するA/D変換手段と、前記A/D変換手段からのデジタル映像信号及び水平同期信号のタイミングと、映像の表示期間指示信号のタイミングとを、極性が反転されている前記サンプリングクロックに基づいたピクセルクロック単位で制御する位置調整手段と、前記位置調整手段からのデジタル映像信号、水平同期信号及び映像の表示期間指示信号を元に、映像表示機器における表示映像を水平方向に移動させる映像出力手段とを備えることを特徴とする。
このような構成では、極性反転手段により、水平同期検出手段によって検出された水平同期信号を元に所定のサンプリングクロックの極性が反転され、A/D変換手段により、アナログ映像信号がデジタル映像信号に変換される際、極性が反転されたサンプリングクロックでアナログ映像信号がサンプリングされ、位置調整手段により、A/D変換手段からのデジタル映像信号及び水平同期信号のタイミングと、映像の表示期間指示信号のタイミングとが極性が反転されているサンプリングクロックに基づいたピクセルクロック単位で制御され、映像出力手段により、位置調整手段からのデジタル映像信号、水平同期信号及び映像の表示期間指示信号を元に、映像表示機器における表示映像の水平方向での移動が滑らかに行われる。
この場合、サンプリングクロックの位相遅延を行うことなしに、サンプリングクロックの位相を1/2遅延させたと同様にして、映像表示領域上では表示映像が滑らかに1ピクセルクロックずつ位置がずれたように見せかけることができる。
本発明の映像処理方法は、表示映像の水平方向の位置調整を行う映像処理方法であって、映像信号の水平同期信号を検出する同期信号検出工程と、検出された前記水平同期信号を元に所定のサンプリングクロックの位相を調整する位相調整工程と、アナログ映像信号を、位相が調整された前記サンプリングクロックでサンプリングしてデジタル映像信号として出力するA/D変換工程と、前記デジタル映像信号及び水平同期信号のタイミングと、映像の表示期間指示信号のタイミングとを、位相が調整されている前記サンプリングクロックに基づいたピクセルクロック単位で制御するタイミング調整工程と、タイミング調整された前記デジタル映像信号、水平同期信号及び映像の表示期間指示信号を元に、映像表示機器における表示映像を水平方向に移動させる映像出力工程とを有し、前記サンプリングクロックの位相は、1ピクセルクロックの期間より短い期間で遅延されるように調整されることを特徴とする。
このような構成では、検出された水平同期信号を元に所定のサンプリングクロックの位相が調整され、アナログ映像信号がデジタル映像信号に変換される際、位相が調整されたサンプリングクロックでアナログ映像信号がサンプリングされ、そのサンプリングされたデジタル映像信号及び水平同期信号のタイミングと、映像の表示期間指示信号のタイミングとが位相が調整されているサンプリングクロックに基づいたピクセルクロック単位で制御され、その制御されたデジタル映像信号、水平同期信号及び映像の表示期間指示信号を元に、映像表示機器における表示映像の水平方向での移動が滑らかに行われる。
この場合、上記同様に、サンプリングクロックの位相がたとえば1/2遅延されたとし、映像表示領域の表示映像を1ピクセルクロック右にずらそうとした場合、映像表示機器に表示される映像が1/2遅延を経て表示されることになる。その結果、映像表示領域の表示映像を水平方向に所定ピクセルクロックだけ移動させるとき、映像表示機器に表示される映像が1ピクセルクロック間毎に1/2遅延されて表示される状態が連続するため、映像表示領域上では表示映像が滑らかに1ピクセルクロックずつ位置がずれたように見せかけることができる。
また、上記同様に、サンプリングクロックの位相を、たとえば1/2遅延、1/4遅延、3/4遅延等のように、1ピクセルクロックの期間より短い期間とすることができ、位相遅延の期間を短くするに従い、映像表示領域上では表示映像がさらに滑らかに1ピクセルクロックずつ位置がずれたように見せかけることができる。
本発明の映像処理方法は、表示映像の水平方向の位置調整を行う映像処理方法であって、映像信号の水平同期信号を検出する同期信号検出工程と、検出された前記水平同期信号を元に所定のサンプリングクロックの極性を反転させる極性反転工程と、アナログ映像信号を、極性が反転された前記サンプリングクロックでサンプリングしてデジタル映像信号として出力するA/D変換工程と、前記デジタル映像信号及び水平同期信号のタイミングと、映像の表示期間指示信号のタイミングとを、極性が反転されている前記サンプリングクロックに基づいたピクセルクロック単位で制御するタイミング調整工程と、タイミング調整された前記デジタル映像信号、水平同期信号及び映像の表示期間指示信号を元に、映像表示機器における表示映像を水平方向に移動させる映像出力工程とを有することを特徴とする。
このような構成では、検出された水平同期信号を元に所定のサンプリングクロックの極性が反転され、アナログ映像信号がデジタル映像信号に変換される際、極性が反転されたサンプリングクロックでアナログ映像信号がサンプリングされ、そのサンプリングされたデジタル映像信号及び水平同期信号のタイミングと、映像の表示期間指示信号のタイミングとが極性が反転されているサンプリングクロックに基づいたピクセルクロック単位で制御され、その制御されたデジタル映像信号、水平同期信号及び映像の表示期間指示信号を元に、映像表示機器における表示映像の水平方向での移動が滑らかに行われる。
この場合、上記同様に、サンプリングクロックの位相遅延を行うことなしに、サンプリングクロックの位相を1/2遅延させたと同様にして、映像表示領域上では表示映像が滑らかに1ピクセルクロックずつ位置がずれたように見せかけることができる。
本発明の映像処理装置によれば、位相調整手段により、水平同期検出手段によって検出された水平同期信号を元に所定のサンプリングクロックの位相が調整され、A/D変換手段により、アナログ映像信号がデジタル映像信号に変換される際、位相が調整されたサンプリングクロックでアナログ映像信号がサンプリングされ、位置調整手段により、A/D変換手段からのデジタル映像信号及び水平同期信号のタイミングと、映像の表示期間指示信号のタイミングとが位相が調整されているサンプリングクロックに基づいたピクセルクロック単位で制御され、映像出力手段により、位置調整手段からのデジタル映像信号、水平同期信号及び映像の表示期間指示信号を元に、映像表示機器における表示映像の水平方向での移動が行われるようにし、映像表示機器に表示される映像が1ピクセルクロック間毎に所定期間遅延されて表示される状態が連続し、映像表示領域上では表示映像が滑らかに1ピクセルクロックずつ位置がずれたように見せかけることができることから、大規模なデジタル処理回路を必要としなくてもアナログ映像信号をデジタル映像信号に処理した表示映像の水平方向位置調整を滑らかに行うことができる。
本実施形態では、位相調整回路により、水平同期検出回路によって検出された水平同期信号を元に所定のサンプリングクロックの位相が調整され、A/D変換回路により、アナログ映像信号がデジタル映像信号に変換される際、位相が調整されたサンプリングクロックでアナログ映像信号がサンプリングされ、位置調整回路により、A/D変換回路からのデジタル映像信号及び水平同期信号のタイミングと、映像の表示期間指示信号のタイミングとが位相が調整されているサンプリングクロックに基づいたピクセルクロック単位で制御され、映像出力回路により、位置調整回路からのデジタル映像信号、水平同期信号及び映像の表示期間指示信号を元に、映像表示機器における表示映像の水平方向での移動が行われるようにし、映像表示機器に表示される映像が1ピクセルクロック間毎に所定期間遅延されて表示される状態が連続し、映像表示領域上では表示映像が滑らかに1ピクセルクロックずつ位置がずれたように見せかけることができるようにすることで、大規模なデジタル処理回路を必要としなくてもアナログ映像信号をデジタル映像信号に処理した表示映像の水平方向位置調整を滑らかに行うことができるようにした。
以下、本発明の実施の形態について説明する。
図1は、本発明の映像処理装置が適用されるテレビジョン受像機の一例を示すブロック図、図2は、本発明の映像処理装置の一実施形態を示すブロック図、図3及び図4は、図2の映像処理装置における映像処理方法を説明するための波形図、図5は、図2の映像処理装置の構成を変えた場合の他の実施形態を示すブロック図である。
図1に示すテレビジョン受像機は、主としてデコーダ10、位置調整回路20、制御部30、セレクタ60、映像出力回路70、映像表示機器80を備えている。ここで、本発明の映像処理装置は、デコーダ10、位置調整回路20及び映像出力回路70によって構成されているが、その詳細は後述する。
デコーダ10は、コンポーネント端子40又はD端子50から入力される後述の(a)アナログ映像信号を、後述の(c)デジタル映像信号に変換する。
位置調整手段としての位置調整回路20は、デコーダ10からの後述の(c)デジタル映像信号をピクセルクロック単位で制御して映像出力回路70に出力するが、その詳細は後述する。
制御部30は、外部からの水平方向位置調整指示があると、デコーダ10、位置調整回路20、セレクタ60、映像出力回路70のそれぞれの動作を制御する。
セレクタ60は、コンポーネント端子40又はD端子50から入力される後述の(a)アナログ映像信号を、ユーザの指示に応じて選択する。
映像出力手段としての映像出力回路70は、位置調整回路20からの後述の(c)デジタル映像信号、後述の(e)水平同期信号及び映像の(d)表示期間指示信号を元に、映像表示機器80における表示映像を水平方向に移動させる。
映像表示機器80は、映像出力回路70からの後述の(c)デジタル映像信号等を元に映像を表示する。
次に、映像処理装置を構成するデコーダ10、位置調整回路20及び映像出力回路70について説明する。
図2に示すように、デコーダ10は、A/D変換回路11、水平同期検出回路12、位相調整回路13を備えている。
A/D変換手段としてのA/D変換回路11は、(a)アナログ映像信号を、位相調整回路13によって位相が調整された(b)サンプリングクロックを元にサンプリングした(c)デジタル映像信号として出力するが、その詳細は後述する。
水平同期検出手段としての水平同期検出回路12は、A/D変換回路11によって変換された(c)デジタル映像信号に含まれている後述の(e)水平同期信号を検出する。なお、水平同期検出回路12は、(a)アナログ映像信号に含まれる水平同期信号を検出するようにしてもよい。
位相調整手段としての位相調整回路13は、水平同期検出回路12によって検出された後述の(e)水平同期信号を元に(b)サンプリングクロックの位相を調整するが、その詳細は後述する。
位置調整手段としての位置調整回路20は、A/D変換回路11からの(c)デジタル映像信号及び後述の(e)水平同期信号のタイミングと、映像の(d)表示期間指示信号のタイミングとを、位相調整回路13によって位相調整されている(b)サンプリングクロックに基づいたピクセルクロック単位で制御して映像出力回路70に出力するが、その詳細は後述する。
映像出力手段としての映像出力回路70は、位置調整回路20からの(c)デジタル映像信号、後述の(e)水平同期信号及び映像の(d)表示期間指示信号を元に、映像表示機器80における表示映像を水平方向に移動させる。
なお、制御部30は、外部からの水平方向位置調整指示があると、位相調整回路13による(b)サンプリングクロックの位相の調整、A/D変換回路11によるA/D変換、位置調整回路20による位置調整、映像出力回路70による映像出力のそれぞれを制御する。
次に、図2の映像処理装置による映像処理方法について説明する。
まず、図3により、一般的に行われている表示映像の水平方向位置調整につい説明する。なお、図3は、説明の便宜上、映像信号の1ライン分の水平期間の波形を示している。また、tは時間を示している。
図3に示すように、位置調整前の状態では、(a)アナログ映像信号がA/D変換回路11に入力されると、A/D変換回路11により、(a)アナログ映像信号が(c)デジタル映像信号にA/D変換されて位置調整回路20に出力される。このとき、A/D変換回路11は、位相調整回路13による位相調整が行われていない(b)サンプリングクロックを元に、(a)アナログ映像信号をサンプリングしている。
また、この場合、(e)水平同期信号及び(c)デジタル映像信号は、(b)サンプリングクロックのパルス(f)のたとえば立ち上がりを基準にサンプリングされるものとする。そして、位置調整回路20により、(c)デジタル映像信号及び(e)水平同期信号のタイミングと、映像の(d)表示期間指示信号のタイミングとが調整されて映像出力回路70に出力されることにより、(A)映像表示領域の(c)デジタル映像信号の映像が映像表示機器80に表示されることになる。ここで、(A)映像表示領域を指示するための(d)表示期間指示信号は、(e)水平同期信号に基づいてそのタイミングがとられるようになっている。
そして、外部からの水平方向位置調整指示があると、制御部30により、A/D変換回路11によるA/D変換、位置調整回路20による位置調整、映像出力回路70による映像出力のそれぞれが制御される。
この場合、位置調整回路20により、映像表示機器80に表示される表示映像の水平方向の位置調整が位相調整されていない(b)サンプリングクロックに基づいたピクセルクロック単位でコントロールされることになる。すなわち、たとえば映像表示機器80における画面、すなわち(A)映像表示領域を右に1ピクセルクロック移動させるものとする。
その際、たとえばパルス(f)から一周期後のパルス(g)のたとえば立ち上がりを基準にサンプリングされた(e−2)水平同期信号及び(c−2)デジタル映像信号がA/D変換回路11から位置調整回路20に出力されると、位置調整回路20により、(c−2)デジタル映像信号及び(e−2)水平同期信号のタイミングと、映像の(d−2)表示期間指示信号のタイミングとが調整されて映像出力回路70に出力される。
このとき、(C)映像表示領域を指示するための(d−2)表示期間指示信号は、(e−2)水平同期信号に基づいてタイミングがとられ、(C)映像表示領域の(c−2)デジタル映像信号の映像が映像表示機器80に表示されることになる。
このようにして、外部からたとえば右に1ピクセルクロック移動させるとした水平方向位置調整指示があると、(A)映像表示領域の表示映像は、(C)映像表示領域の表示映像のように右に1ピクセルクロック移動することになる。
ところが、このように、映像表示機器80に表示される映像の水平方向の位置がピクセルクロック単位でコントロールされると、移動前のフレームと次のフレームとには間が無く、一瞬にして画面が1ピクセルクロック右にずれたように見える。そのため、画面を水平方向に移動させる度に、映像表示機器80に表示される映像がカクカクした動きとなって見えてしまうことになる。
そこで、本実施形態では、画面、すなわち図3の(A)映像表示領域の表示映像の水平方向位置調整が指示されると、位相調整回路13により、水平同期検出回路12によって検出された(e)水平同期信号を元に(b)サンプリングクロックの位相が調整され、その調整されたクロックを元に(a)アナログ映像信号がA/D変換回路11によりサンプリングされて位置調整回路20に出力されるようにしている。
また、位置調整回路20により、位相調整回路13によって位相が調整されているクロックに基づいたピクセルクロック単位で映像表示機器80に表示される表示映像の水平方向の位置調整がコントロールされるようにしている。
その状態を図4により説明する。なお、図4は、図3と同様に、映像信号の1ライン分の水平期間の波形を示している。また、tは時間を示している。
すなわち、位置調整前の状態では、上記同様に、(a)アナログ映像信号がA/D変換回路11に入力されると、A/D変換回路11により、位相調整回路13によって位相調整が行われていない(b)サンプリングクロックを元に、(a)アナログ映像信号が(c)デジタル映像信号にA/D変換されて位置調整回路20に出力される。
この場合、(e)水平同期信号及び(c)デジタル映像信号は、上記同様に、(b)サンプリングクロックのパルス(f)のたとえば立ち上がりを基準にサンプリングされるものとする。
そして、位置調整回路20により、(c)デジタル映像信号及び(e)水平同期信号のタイミングと、映像の(d)表示期間指示信号のタイミングとが調整されて映像出力回路70に出力されることにより、(A)映像表示領域の(c)デジタル映像信号の映像が映像表示機器80に表示される。また、(A)映像表示領域を指示するための(d)表示期間指示信号は、(e)水平同期信号に基づいてタイミングがとられている。
そして、外部からたとえば右に1ピクセルクロック移動させるとした水平方向位置調整指示があると、制御部30により、位相調整回路13による(b)サンプリングクロックの位相の調整、A/D変換回路11によるA/D変換、位置調整回路20による位置調整、映像出力回路70による映像出力のそれぞれが制御される。
この場合、まず、制御部30により、位相調整回路13に対して(b)サンプリングクロックの位相の調整が制御される。ここでの位相の調整を、たとえば1/2遅延であるとすると、位相調整回路13により、水平同期検出回路12によって検出された(e)水平同期信号を元に(b)サンプリングクロックの位相が1/2遅延(i)されるように調整され、(b−1)遅延サンプリングクロックとして出力される。なお、ここでの1/2遅延(i)は、1ピクセルクロックの期間より短い期間である。
その際、A/D変換回路11により、たとえばパルス(f)から1/2遅延(i)されたパルス(h)のたとえば立ち上がりを基準にサンプリングされた(e−1)水平同期信号及び(c−1)デジタル映像信号が位置調整回路20に出力されたものとすると、位置調整回路20により、(c−1)デジタル映像信号及び(e−1)水平同期信号のタイミングと、映像の(d−1)表示期間指示信号のタイミングとが調整されて映像出力回路70に出力される。
このとき、(B)映像表示領域を指示するための(d−1)表示期間指示信号は、(e−1)水平同期信号に基づいてタイミングがとられ、(B)映像表示領域の(c−1)デジタル映像信号の映像が映像表示機器80に表示されることになる。
次いで、右に1ピクセルクロック移動する状態では、(b)サンプリングクロックが順に1/2遅延(i)されて位相調整回路13から出力されているため、パルス(h)から1/2遅延(i)された(b−2)遅延サンプリングロックのパルス(j)のたとえば立ち上がりを基準にサンプリングされた(e−2)水平同期信号及び(c−2)デジタル映像信号が位置調整回路20に出力されることになる。
そして、位置調整回路20により、(c−2)デジタル映像信号及び(e−2)水平同期信号のタイミングと、映像の(d−2)表示期間指示信号のタイミングとが調整されて映像出力回路70に出力される。
このとき、(C)映像表示領域を指示するための(d−2)表示期間指示信号は、(e−2)水平同期信号に基づいてタイミングがとられ、(C)映像表示領域の(c−2)デジタル映像信号の映像が映像表示機器80に表示されることになる。
ここで、(b)サンプリングクロックが順に1/2遅延(i)されて位相調整回路13から出力されているため、パルス(h)から1/2遅延(i)されたパルス(j)のたとえば立ち上がりは、パルス(f)から一周期後のパルス(g)の立ち上がりに一致することになる。
このことは、(A)映像表示領域の表示映像を、(C)映像表示領域の表示映像のように、1ピクセルクロック右にずらそうとした場合、(B)映像表示領域の表示映像のように、1/2遅延(i)を経て表示されることを意味している。
その結果、映像表示機器80に表示される映像が1ピクセルクロック毎に、1/2遅延(i)されて表示される状態が連続するため、移動前のフレームと次のフレームとの間に1/2遅延(i)されたフレームが表示されることから、画面上では滑らかに1ピクセルクロックずつフレームの位置がずれたように見せかけることができる。
このように、本実施形態では、位相調整回路13により、水平同期検出回路12によって検出された水平同期信号を元に所定のサンプリングクロックの位相が調整され、A/D変換回路11により、アナログ映像信号がデジタル映像信号に変換される際、位相が調整されたサンプリングクロックでアナログ映像信号がサンプリングされ、位置調整回路20により、A/D変換回路11からのデジタル映像信号及び水平同期信号のタイミングと、映像の表示期間指示信号のタイミングとが位相が調整されているサンプリングクロックに基づいたピクセルクロック単位で制御され、映像出力回路70により、位置調整回路20からのデジタル映像信号、水平同期信号及び映像の表示期間指示信号を元に、映像表示機器80における表示映像の水平方向での移動が行われるようにした。
これにより、映像表示機器80に表示される映像が1ピクセルクロック間毎に所定期間遅延されて表示される状態が連続し、映像表示領域上では表示映像が滑らかに1ピクセルクロックずつ位置がずれたように見せかけることができることから、大規模なデジタル処理回路を必要としなくてもアナログ映像信号をデジタル映像信号に処理した表示映像の水平方向位置調整を滑らかに行うことができる。
なお、本実施形態では、位相調整回路13によるサンプリングクロックの位相を、1ピクセルクロックの期間より短い期間である、1/2遅延とした場合について説明したが、これに限らず、1ピクセルクロックの期間より短い期間であればよく、たとえば1/4遅延や3/4遅延等のようにさらに位相遅延の期間を短くしてもよい。この場合には、アナログ映像信号をデジタル映像信号に処理した表示映像の水平方向位置調整をさらに滑らかに行うことができる。
また、本実施形態では、位相調整回路13によるサンプリングクロックの位相を、1/2遅延としてアナログ映像信号をサンプリングした場合について説明したが、これに限らず、サンプリングクロックの極性を反転させてアナログ映像信号をサンプリングしてもよい。
この場合には、図5に示すように、図2の位相調整回路13を、極性反転回路14に置き換えればよい。これにより、極性反転回路14により、水平同期検出回路12によって検出された水平同期信号を元にサンプリングクロックの極性が反転され、A/D変換回路11により、アナログ映像信号がデジタル映像信号に変換される際、極性が反転されたサンプリングクロックでアナログ映像信号がサンプリングされ、位置調整回路20により、A/D変換回路11からのデジタル映像信号及び水平同期信号のタイミングと、映像の表示期間指示信号のタイミングとが極性が反転されているサンプリングクロックに基づいたピクセルクロック単位で制御され、映像出力回路70により、位置調整回路20からのデジタル映像信号、水平同期信号及び映像の表示期間指示信号を元に、映像表示機器80における表示映像の水平方向での移動が行われる。
このように、サンプリングクロックの極性を反転させてアナログ映像信号をサンプリングしても、サンプリングクロックの位相遅延を行うことなしに、1/2位相遅延と同様にアナログ映像信号をサンプリングすることが可能となり、表示映像を滑らかに1ピクセルクロック位置がずれたように見せかけることができ、アナログ映像信号をデジタル映像信号に処理した表示映像の水平方向位置調整を滑らかに行うことができる。
テレビジョン受像機やコンピュータのディスプレイ等のような映像を表示するものに適用可能である。
本発明の映像処理装置が適用されるテレビジョン受像機の一例を示すブロック図である。 本発明の映像処理装置の一実施形態を示すブロック図である。 図2の映像処理装置における映像処理方法を説明するための波形図である。 図2の映像処理装置における映像処理方法を説明するための波形図である。 図2の映像処理装置の構成を変えた場合の他の実施形態を示すブロック図である。
符号の説明
11 A/D変換回路
12 水平同期検出回路
13 位相調整回路
14 極性反転回路
20 位置調整回路
30 制御部
70 映像出力回路

Claims (4)

  1. 表示映像の水平方向の位置調整を行う映像処理装置であって、
    映像信号の水平同期信号を検出する水平同期検出手段と、
    検出された前記水平同期信号を元に所定のサンプリングクロックの位相を調整する位相調整手段と、
    アナログ映像信号を、位相が調整された前記サンプリングクロックでサンプリングしてデジタル映像信号として出力するA/D変換手段と、
    前記A/D変換手段からのデジタル映像信号及び水平同期信号のタイミングと、映像の表示期間指示信号のタイミングとを、位相が調整されている前記サンプリングクロックに基づいたピクセルクロック単位で制御する位置調整手段と、
    前記位置調整手段からのデジタル映像信号、水平同期信号及び映像の表示期間指示信号を元に、映像表示機器における表示映像を水平方向に移動させる映像出力手段とを備え、
    前記サンプリングクロックの位相は、1ピクセルクロックの期間より短い期間で遅延されるように調整される
    ことを特徴とする映像処理装置。
  2. 表示映像の水平方向の位置調整を行う映像処理装置であって、
    映像信号の水平同期信号を検出する水平同期検出手段と、
    検出された前記水平同期信号を元に所定のサンプリングクロックの極性を反転させる極性反転手段と、
    アナログ映像信号を、極性が反転された前記サンプリングクロックでサンプリングしてデジタル映像信号として出力するA/D変換手段と、
    前記A/D変換手段からのデジタル映像信号及び水平同期信号のタイミングと、映像の表示期間指示信号のタイミングとを、極性が反転されている前記サンプリングクロックに基づいたピクセルクロック単位で制御する位置調整手段と、
    前記位置調整手段からのデジタル映像信号、水平同期信号及び映像の表示期間指示信号を元に、映像表示機器における表示映像を水平方向に移動させる映像出力手段とを備える
    ことを特徴とする映像処理装置。
  3. 表示映像の水平方向の位置調整を行う映像処理方法であって、
    映像信号の水平同期信号を検出する同期信号検出工程と、
    検出された前記水平同期信号を元に所定のサンプリングクロックの位相を調整する位相調整工程と、
    アナログ映像信号を、位相が調整された前記サンプリングクロックでサンプリングしてデジタル映像信号として出力するA/D変換工程と、
    前記デジタル映像信号及び水平同期信号のタイミングと、映像の表示期間指示信号のタイミングとを、位相が調整されている前記サンプリングクロックに基づいたピクセルクロック単位で制御するタイミング調整工程と、
    タイミング調整された前記デジタル映像信号、水平同期信号及び映像の表示期間指示信号を元に、映像表示機器における表示映像を水平方向に移動させる映像出力工程とを有し、
    前記サンプリングクロックの位相は、1ピクセルクロックの期間より短い期間で遅延されるように調整される
    ことを特徴とする映像処理方法。
  4. 表示映像の水平方向の位置調整を行う映像処理方法であって、
    映像信号の水平同期信号を検出する同期信号検出工程と、
    検出された前記水平同期信号を元に所定のサンプリングクロックの極性を反転させる極性反転工程と、
    アナログ映像信号を、極性が反転された前記サンプリングクロックでサンプリングしてデジタル映像信号として出力するA/D変換工程と、
    前記デジタル映像信号及び水平同期信号のタイミングと、映像の表示期間指示信号のタイミングとを、極性が反転されている前記サンプリングクロックに基づいたピクセルクロック単位で制御するタイミング調整工程と、
    タイミング調整された前記デジタル映像信号、水平同期信号及び映像の表示期間指示信号を元に、映像表示機器における表示映像を水平方向に移動させる映像出力工程とを有する
    ことを特徴とする映像処理方法。
JP2005017367A 2005-01-25 2005-01-25 映像処理装置 Expired - Fee Related JP4584725B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005017367A JP4584725B2 (ja) 2005-01-25 2005-01-25 映像処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005017367A JP4584725B2 (ja) 2005-01-25 2005-01-25 映像処理装置

Publications (2)

Publication Number Publication Date
JP2006208492A JP2006208492A (ja) 2006-08-10
JP4584725B2 true JP4584725B2 (ja) 2010-11-24

Family

ID=36965459

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005017367A Expired - Fee Related JP4584725B2 (ja) 2005-01-25 2005-01-25 映像処理装置

Country Status (1)

Country Link
JP (1) JP4584725B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6034703B2 (ja) * 2013-01-21 2016-11-30 サターン ライセンシング エルエルシーSaturn Licensing LLC 変換回路、画像処理装置および変換方法
CN112055128A (zh) * 2019-06-06 2020-12-08 海信视像科技股份有限公司 图像数据采样方法及装置、电子设备、存储介质

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0887246A (ja) * 1994-09-19 1996-04-02 Sharp Corp 映像表示装置
JPH1011027A (ja) * 1996-06-21 1998-01-16 Casio Comput Co Ltd 液晶表示装置
JP2001324952A (ja) * 2000-05-15 2001-11-22 Matsushita Electric Ind Co Ltd 映像信号処理装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0887246A (ja) * 1994-09-19 1996-04-02 Sharp Corp 映像表示装置
JPH1011027A (ja) * 1996-06-21 1998-01-16 Casio Comput Co Ltd 液晶表示装置
JP2001324952A (ja) * 2000-05-15 2001-11-22 Matsushita Electric Ind Co Ltd 映像信号処理装置

Also Published As

Publication number Publication date
JP2006208492A (ja) 2006-08-10

Similar Documents

Publication Publication Date Title
JP5670622B2 (ja) 送信装置、受信装置、送受信システムおよび画像表示システム
JP4508583B2 (ja) 液晶表示制御装置
WO2011039852A1 (ja) 映像表示装置および映像表示方法
JP4584725B2 (ja) 映像処理装置
JP5765963B2 (ja) 画像処理装置および画像処理方法
JP2008055750A (ja) タイミング検出回路
JP3532117B2 (ja) 映像信号処理装置
JP5020754B2 (ja) 映像処理装置およびその制御方法
JP4769974B2 (ja) 水平垂直同期信号生成回路
JP2004254007A (ja) ジッタ・キャンセルの方法および装置
JP2006295607A (ja) 映像信号処理装置及びその映像信号処理装置を備えたディスプレイ装置
JP2017200058A (ja) 半導体装置、映像表示システムおよび映像信号出力方法
JP5077037B2 (ja) 画像処理装置
JP5045119B2 (ja) 色トランジェント補正装置
JP3448521B2 (ja) 画素対応表示装置におけるクロック位相自動調整装置
JP4961309B2 (ja) 映像信号処理装置
JP6367878B2 (ja) 受信回路及び受信方法
JP5017199B2 (ja) 遅延回路
JPH09247574A (ja) 走査線変換装置
JP4089727B2 (ja) Osd挿入回路
JPH11224073A (ja) 映像信号処理方法及び装置
JP2006203795A (ja) 映像信号処理回路および撮像装置
JP4239475B2 (ja) 走査線変換装置
JP2005311819A5 (ja)
JP2004112656A (ja) 映像信号処理方法および回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100902

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees