JPH11224073A - 映像信号処理方法及び装置 - Google Patents

Abstract

(57)【要約】 【課題】 映像信号をＡ／Ｄ変換する場合のサンプリン
グの位相を簡単な構成で自動的に最適化できるようにす
る。 【解決手段】 パソコン等のディスプレイ表示出力の同
期信号からクロックＤを生成し、この生成クロックＤを
用いてＡ／Ｄコンバータ２で表示出力の映像信号Ａをサ
ンプリングしてデジタル映像信号Ｆを導出するにおい
て、上記表示出力の映像信号Ａをサンプリングするため
の上記生成クロックＤの遅延時間を自動的に調整して、
上記表示出力の映像信号Ａと生成クロックＤとの位相を
最適にするもので、シュミットトリガゲート３により、
上記表示出力の映像信号Ａのレベル変化を検出し、その
検出結果と上記生成クロックとを用いて、位相調整回路
４により表示出力の映像信号Ａと生成クロックとの位相
ずれを検出し、その検出結果によりクロックセレクタ９
で生成クロックの遅延時間を切り替え表示出力の映像信
号Ａと生成クロックＤとの位相を自動的に最適値に調整
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、パソコンやＡＶ機
器等の表示駆動回路において、映像信号をサンプリング
するクロックの位相を自動的に最適値に設定する自動位
相調整方法および装置に関するものである。

【０００２】

【従来の技術】近年、パソコン市場の拡大は目覚まし
く、それに伴い、パソコンを取り巻く周辺機器の機能向
上の要望は強い。特に、ディスプレイの機能向上は必要
不可欠であり、パソコンのマルチメディア化によって、
大画面化、高解像度化への要求が高まっている。

【０００３】現在、パソコンのディスプレイとして標準
的なものがＣＲＴディスプレイであり、その表示に適し
たアナログ信号出力はパソコンにおけるディスプレイ用
の出力信号としては標準といえる。しかし、将来に目を
向けると、ちらつきがない等の表示品位の高さから液晶
ディスプレイが注目されている。

【０００４】その液晶ディスプレイの入力方法には大き
く分けて２種類ある。第１の方法は、アナログ信号を液
晶ディスプレイ内でその表示に適した信号形態に変換し
て液晶ディスプレイに表示するものであり、第２の方法
は、上記アナログ信号を使用せず、始めから液晶ディス
プレイに適した信号をパソコン、あるいは、パソコンの
拡張ボードを介して出力し、直接液晶ディスプレイを表
示するものである。

【０００５】現在は、上記の第１の方法が主流である
が、今後、液晶ディスプレイのディスプレイ市場でのシ
ェア拡大により、徐々に第２の方法へと移行していくも
のと思われる。しかし、これだけＣＲＴディスプレイが
普及しているため、パソコンのディスプレイ出力すべて
が第２の方法になることは考えにくい。

【０００６】本発明は上記第１の方法におけるディスプ
レイ表示のための映像データ検出の最適化のための手法
を提供するものである。

【０００７】図７〜図１０を用いて、従来技術による上
記第１の方法を説明する。図７は、上記第１の方法にお
ける液晶ディスプレイ内部の液晶ディスプレイに適した
映像データに変換するための装置のブロック図であり、
１７はビデオアンプ、１８はＡ／Ｄコンバータ、１９は
位相調整回路である。図８は、図７中の位相調整回路１
９の具体的な回路構成の一例を示すものであり、２０ａ
〜２０ｎはパソコンの同期信号出力から生成したクロッ
クｄを時間遅延する遅延回路、２１は上記クロックｄと
それらを時間遅延したクロックｄａ〜ｄｎのうち、どれ
か１つを選択するクロックセレクタである。

【０００８】図９および図１０は図７の各部の信号波形
を示したものである。図９および図１０に示す信号Ｃ
は、本来デジタル信号であるが説明を簡単にするためア
ナログ信号のように表わしている。上記第１の方法で１
番問題になるのは、パソコンのアナログ信号出力ｂ（以
後、「映像信号」という。）とパソコンの同期信号出力
から生成したクロックｄを位相調整回路で遅延し、生成
した映像データ検出用クロックｅとの位相を合わすこと
である。

【０００９】液晶ディスプレイに適した信号である映像
データｃは、映像信号ａのビデオアンプ１７を通して得
た信号ｂを映像データ検出用クロックｅによりＡ／Ｄコ
ンバータ１８でサンプリングされたものである。図９で
は、映像データ検出用クロックｅが、信号ｂのレベル変
化位置（図中矢印で示す）の中間位置を正確にサンプリ
ングしているため、映像データｃは正常といえる（検出
エラーなしの状態）。

【００１０】しかし、図１０では信号ｂのレベル変化位
置と映像データ検出用クロックｅがほぼ同位相のため、
サンプリングされた映像データｃは、信号ｂを正確に再
生できているとは言えない（検出エラーありの状態）。
図１０の上部の“”、“”の記号は、映像データ検
出用クロックｅが信号ｂのレベル変化位置のどちら側を
サンプリングしたかを示すもので、“”は前側、
“”は後側をサンプリングしたことを示している。図
１０に示すように、サンプリングする点が一定しないと
Ａ／Ｄコンバータ１８でサンプリングした映像データｃ
とサンプリング前の信号ｂとが異なったものになってし
まう。

【００１１】このため、図７中の位相調整回路１９によ
り生成クロックｄの遅延時間を調整し、映像データ検出
用クロックｅと信号ｂとの位相を図１０の状態から図９
の状態にできるだけ近づけるようにする。上記映像デー
タ検出用クロックｅと上記Ａ／Ｄコンバータ１８の入力
信号ｂとの位相調整は、サンプリング後の映像データｃ
を実際に液晶ディスプレイに表示し、その表示映像を見
ながら図８中のクロックセレクタ２１の切り替えを手動
で行っているのが現状である。

【００１２】このため、特開平７−１７７５２９号に
は、自動でデータと生成クロックとの位相調整を行う装
置が提案されている。この技術は、複合映像信号の輝度
信号と色信号を分離する装置に関するものである。複合
映像信号として入力する入力信号を遅延素子で遅延させ
た後、振幅を制御するＡＧＣループを設けて、遅延した
入力信号の振幅制御を行う。更に、この振幅制御された
信号の位相誤差を検出して、上記遅延素子の遅延時間を
制御し、振幅及び位相を正確に制御して、高精度な分離
処理を行わせようとするものであり、常時フィードバッ
ク制御を行うことによって、経時変化や温度変化にも対
応でき、また高度な調整作業も不要になるものである。

【００１３】

【発明が解決しようとする課題】上記従来技術として示
した第１の方法は、図７中の位相調整回路１９によりデ
ィスプレイ表示出力の同期信号から生成したクロックｄ
の遅延時間を調整し、映像データ検出用クロックｅとＡ
／Ｄコンバータ入力信号ｂとの位相を図１０に示す状態
から図９に示す状態にできるだけ近づけるようにする。
しかし、上記映像データ検出用クロックｅと上記Ａ／Ｄ
コンバータ入力信号ｂとの位相調整は、サンプリング後
の映像データｃを実際に液晶ディスプレイに表示し、そ
の表示映像を見ながら手動で行っているのが現状であ
り、表示映像を見ながらの手動調整であるので、作業者
によって調整にバラツキが出るとともに 調整作業が面
倒であるという問題があった。

【００１４】また特開平７−１７７５２９号に示す装置
では、１水平同期期間遅延でき、かつ、外部からその遅
延時間を制御できる遅延素子が必要であるが、水平同期
期間は、ディスプレイの解像度により大きく変化するも
のであり、上記遅延素子が多くの解像度に対応可能であ
るためには、遅延時間の変化率が大きいものが要求さ
れ、仮にあったとしても、制御することは大変困難であ
り、高価なものになる。従って、上記特開平７−１７７
５２９号に示す技術は、限られた解像度においてのみ有
効な装置であるといえる。

【００１５】

【課題を解決するための手段】従来技術の上記問題を解
決するため、請求項１の発明は、映像信号のレベルをＡ
／Ｄコンバータの動作に適したレベルに調整した後、該
Ａ／Ｄコンバータでサンプリングしてデジタル映像信号
を得る映像信号処理方法において、レベル調整した上記
映像信号を一定レベルでスライスしてデジタル化した信
号を作り、この信号を、ディスプレイ表示出力の同期信
号より生成したクロックの順次遅延させた遅延信号群で
順次サンプリングし、この各サンプリング信号を後続の
隣接したサンプリング信号で更にサンプリングして上記
映像信号のレベル変化を検出し、このレベル変化を示す
信号を用いて上記Ａ／Ｄコンバータの入力信号をサンプ
リングするサンプリングクロックの位相の最適化を図る
ようにしたことを特徴とするものある。

【００１６】また、請求項２の発明は、アナログ映像信
号をデジタル映像信号に変換するＡ／Ｄコンバータ手段
と上記アナログ映像信号のレベルを上記Ａ／Ｄコンバー
タ手段の動作に適した信号レベルに増幅する増幅手段
と、該増幅手段の出力信号を一定のレベルでスライスし
て、デジタル化した信号を導出するシュミットトリガゲ
ート手段と、該シュミットトリガゲート手段の出力信号
と、ディスプレイ表示出力の同期信号より生成したクロ
ック信号を用いて、上記Ａ／Ｄコンバータ手段での入力
信号をサンプリングするサンプリングクロックの位相の
最適化を図る位相調整手段を備え、該位相調整手段は上
記ディスプレイ表示出力の同期信号から生成したクロッ
クを時間的に順次遅延した遅延信号群を導出する遅延手
段と、上記シュミットトリガゲート手段の出力信号を、
上記遅延信号群の各遅延信号でサンプリングするラッチ
群より成る第１のラッチ手段と、上記シュミットトリガ
ゲート手段の出力信号あるいは上記第１のラッチ手段の
各出力信号を後続の隣接する上記第１のラッチ手段の出
力信号でサンプリングする第２のラッチ手段と、該第２
のラッチ手段の各出力信号と、上記ディスプレイ表示出
力の同期信号より生成したクロック信号より上記映像信
号の信号変化位置の中央部近辺のタイミングを検出する
位相検出手段と、該位相検出手段の出力により上記タイ
ミングの上記遅延信号を上記Ａ／Ｄコンバータ手段のサ
ンプリングクロックとして導出するクロックセレクタ手
段より成ることを特徴とするものである。

【００１７】（作用）パソコン等のディスプレイ表示出
力である映像信号は、増幅手段で該映像信号をサンプリ
ングするＡ／Ｄコンバータ手段の動作に適した信号レベ
ルに増幅されシュミットトリガゲート手段に導かれて一
定レベルでスライスされ、デジタル信号に変換される。
シュミットトリガゲート手段より出力される上記デジタ
ル信号は、ディスプレイ表示出力の同期信号より生成し
たクロック信号とともに、次段の位相調整手段に入力さ
れる。

【００１８】位相調整手段では、遅延手段により時間的
に順次等間隔に遅延した複数の遅延信号より成る遅延信
号群を生成し、該遅延信号群により、上記シュミットト
リガゲート手段の出力信号を第１のラッチ手段でサンプ
リングする。

【００１９】次に、第２のラッチ手段により上記シュミ
ットトリガゲート手段の出力信号と、上記第１のラッチ
手段の出力信号を、上記第１のラッチ手段の各出力信号
で順次サンプリングして上記シュミットトリガゲート手
段の出力信号の変化点を検出し、更に上記第２のラッチ
手段の出力信号と上記デジタル表示出力の同期信号より
生成したクロック信号より、位相検出回路で上記シュミ
ットトリガゲート手段の出力信号の変化点間の中央部付
近のタイミング信号を導出し、該タイミング信号に基づ
きクロックセレクタ手段より、遅延手段の遅延信号群か
ら上記Ａ／Ｄコンバータ手段における最適位相のサンプ
リングクロックを導出する。そして、このサンプリング
クロックによりＡ／Ｄコンバータ手段での映像信号のサ
ンプリングを最適位相で行わせる。

【００２０】

【発明の実施の形態】以下、図１乃至図６を用いて本発
明の一実施形態を説明する。図１は、本発明の全体の構
成を示すブロック図である。図中、１はビデオアンプ、
２はＡ／Ｄコンバータ、３はシュミットトリガゲート、
４は位相調整回路であり、パソコン等のディスプレイ表
示出力の同期信号より生成したクロックＤより最適位相
に調整されたサンプリングクロックＥを導出し、該サン
プリングクロックＥにより、映像信号Ａをサンプリング
して、デジタル映像信号Ｆを導出する。

【００２１】図２は、上記図１中の位相調整回路４の具
体的な構成を示すブロック図である。５ｂ〜５ｆはパソ
コンのディスプレイ表示出力の同期信号から生成したク
ロックＤを時間遅延するゲート回路、６ａ〜６ｆは、上
記クロックＤと該クロックＤを時間遅延したクロックＤ
ｂ〜Ｄｆで、上記シュミットトリガゲート３の出力信号
Ｃをサンプリングするラッチ回路、７ａ〜７ｆは上記シ
ュミットトリガゲート３の出力信号Ｃと、上記ラッチ回
路６ａ〜６ｆの出力信号Ｇａ〜Ｇｆとを用いて、これら
の直前の信号を直後の信号でサンプリングするラッチ回
路、８は該ラッチ回路７ａ〜７ｆの出力信号Ｈａ〜Ｈｆ
を用いてクロックセレクト信号Ｉを生成する位相検出回
路、９は該クロックセレクト信号Ｉを用いてクロックＤ
とそれらを時間遅延したクロックＤｂ〜Ｄｆの中からど
れか１つを選択するクロックセレクタである。

【００２２】図３は、上記図２中の位相検出回路８の具
体的な構成を示すブロック図であり、図中１０はパラレ
ル・シリアル変換回路、１１はカウンタ、１２、１４、
１５はラッチ回路、１３はシフトレジスタ、１６はＮＯ
Ｔ回路である。

【００２３】また、図４、図５は、上記位相調整回路４
の各部の信号波形を示すものであり、図６は上記位相検
出回路８の各部の信号波形を示すものである。

【００２４】次に、図１から図３に示す回路の動作を説
明する。図１において、パソコンからの映像信号Ａは、
まずビデオアンプ１でＡ／Ｄコンバータ２の動作に適し
たレベルの信号Ｂとして出力される。Ａ／Ｄコンバータ
２ではビデオアンプ１の出力信号Ｂを後述する位相調整
回路４の出力信号Ｅのタイミングでサンプリングし、デ
ジタル信号Ｆを導出する。

【００２５】このとき、信号Ｅのタイミングは、信号Ｂ
のレベル変化位置の中間位置であることが望ましい。こ
のため、シュミットトリガゲート３では信号Ｂのレベル
変化位置を検出しており、この出力信号Ｃはデジタル信
号である。位相調整回路４ではこの信号Ｂのレベル変化
位置の中間位置情報である信号Ｃと図示しないパソコン
の同期信号出力から生成したクロックＤとを用いてＡ／
Ｄコンバータ２における信号のレベル変化位置のタイミ
ングのサンプリングクロックＥを生成する。

【００２６】図２は、上記位相調整回路４の具体的な構
成を示すものであり、その動作を図４、図５に示す各部
の動作波形図と共に説明する。図４、図５において最上
部に示す※印は、上記ビデオアンプ１で映像信号Ａのレ
ベルを動作に適する値にした信号Ｂのレベル変化位置を
示している。

【００２７】図２において、パソコンのディスプレイ表
示出力の同期信号から生成したクロックＤは、入力信号
を時間遅延させるゲート回路５ｂ〜５ｆに直列に順次入
力され、図４に示すように等間隔に時間遅延したクロッ
クＤｂ〜Ｄｆを導出する。図２に示す実施形態では５段
しかゲート回路を用いていないが、もっと細分化が可能
であればゲート回路の段数はいくらでもよい。

【００２８】上記のようにして得た時間遅延したクロッ
クＤｂ〜ＤｆはクロックＤとともに次段のラッチ回路６
ａ〜６ｆのクロックとして用いる。また、上記ラッチ回
路６ａ〜６ｆのデータ入力信号は、上記シュミットトリ
ガゲート３でデジタル化された信号Ｃを用いる。

【００２９】その結果、上記ラッチ回路６ａ〜６ｆから
は、シュミットトリガゲート３の出力信号Ｃが“Ｈ”レ
ベルの状態で、上記クロックＤ及びＤｂ〜Ｄｆの立ち上
がりに同期して立ち上がる図４に示すような信号Ｇａ〜
Ｇｆを導出する。上記ラッチ回路６ａ〜６ｆの出力信号
Ｇａ〜Ｇｆは次段のラッチ回路７ａ〜７ｆのクロックと
して用いるとともに、上記シュミットトリガゲート３の
出力信号Ｃはラッチ７ａのデータ入力信号に、またラッ
チ回路６ａ〜６ｅの出力信号Ｇａ〜Ｇｅは、それぞれラ
ッチ回路７ｂ〜７ｆのデータ入力信号として用いる。

【００３０】その結果、上記ラッチ回路７ａ〜７ｆから
は、上記ラッチ回路７ａ〜７ｆの入力信号Ｃ、クロック
Ｇａ〜Ｇｅが“Ｈ”レベルの期間中にクロックＧａ〜Ｇ
ｆが立ち上がるものは“Ｈ”レベルの出力を、また入力
信号Ｃ、クロックＧａ〜Ｇｆが“Ｈ”レベルの期間中に
クロックＧａ〜Ｇｆが立ち上がらないものは“Ｌ”レベ
ルの出力を導出する。

【００３１】図４に示す信号波形図では、ラッチ回路７
ｂと７ｅの出力ＨｂとＨｅが“Ｌ”レベルになり、他の
ラッチ回路７ａ、７ｃ、７ｄ、７ｆの出力Ｈａ、Ｈｃ、
Ｈｄ、Ｈｆは“Ｈ”レベルになる。このようにして、ラ
ッチ回路７ａ〜７ｆの出力信号Ｈａ〜Ｈｆの信号の極性
で信号Ｂのレベル変化位置を検出している。そして、上
記“Ｌ”レベルへの変化位置即ちラッチ回路７ｂと７ｅ
の出力Ｈｂ、Ｈｅを作り出しているラッチ回路６ｂ、６
ｅのクロックＤｂ、Ｄｅが信号Ｂのレベル変化点付近の
タイミングになる。

【００３２】図４中、Ｅは図２に示す位相調整回路４よ
り最終的に導出するサンプリングクロックである。上述
した信号Ｂのレベル変化点付近のタイミングの検出は図
４に示すように信号Ｂの変化が、周期的に表れる場合以
外の図５に示すようなデータの変化が周期的に現れない
場合においても同様に行うことができる。図５におい
て、図４に対応する信号には同一符号を付しており、詳
細な説明は省略する。

【００３３】次に、図３及び図６を用いて、上記信号Ｂ
のサンプリングに理想のタイミングである信号Ｂのレベ
ル変化位置の中間位置のタイミングのクロックをセレク
トする方法について説明する。図３は、上記図２の位相
検出回路８の具体的な構成を示すブロック図である。

【００３４】図３中、信号Ｊは初期化信号で、後述する
パラレル／シリアル変換回路１０をプリセットし、その
出力Ｋをレベル“Ｈ”にすると同時に、シフトレジスタ
１３、ラッチ回路１４をリセットし、シフトレジスタ１
３の出力Ｍおよびラッチ回路１４の出力Ｌをレベル
“Ｌ”にする。初期化信号Ｊにはパソコンの同期信号等
を用いる。パソコンの同期信号出力から生成したクロッ
クＤはパラレル／シリアル変換回路１０、カウンタ１
１、ラッチ回路１２、１５、シフトレジスタ１３のクロ
ックとして用いられ、パラレル／シリアル変換回路１
０、カウンタ１１、ラッチ回路１２はクロックＤの立ち
上がりで、また、シフトレジスタ１３、ラッチ回路１５
はクロックＤの立ち下がりのタイミングで動作する。

【００３５】ラッチ回路７ａ〜７ｆの出力信号Ｈａ〜Ｈ
ｆはまずパラレル／シリアル変換回路１０に入力され、
パソコンの同期信号出力から生成したクロックＤの立ち
上がりのタイミングで信号Ｈａから順次Ｈｂ、Ｈ
ｃ．．、Ｈｆを図６に示すように信号Ｋとして出力す
る。信号Ｋの入力先であるシフトレジスタ１３のイネー
ブルは負論理入力のため、入力レベル“Ｌ”のときのみ
動作し、シフトレジスタ入力レベル“Ｈ”をＱＡ、ＱＢ
へと出力する。同じく信号Ｋの入力先であるラッチ回路
１４のクロックは立ち下がり入力であり、初期化信号Ｊ
の解除の後、第１回目の信号Ｋの立ち下がりのタイミン
グでラッチ入力レベル“Ｈ”を図６に示すように出力Ｌ
として導出し、後段のラッチ回路１５のプリセット信号
として入力する。

【００３６】シフトレジスタ１３の出力信号ＭはＱＢ出
力なので、図６に示すようにイネーブル入力であるＫが
２クロック分レベル“Ｌ”入力しなければレベル“Ｈ”
にはならない。信号Ｍの入力先のラッチ回路１２のイネ
ーブルは正論理入力のため、それまではラッチ回路１２
はラッチ動作を行わない。

【００３７】また、同じく信号ＭはＮＯＴ回路１６を介
してラッチ回路１５のリセット入力に供給されるのでラ
ッチ回路１５のリセット入力は正論理入力となり、それ
まではラッチ回路１５はリセット解除の状態である。こ
のため、ラッチ回路１５の出力信号Ｎは、初期化信号Ｊ
の入力後はレベル“Ｈ”であるが、１回目の信号Ｋの立
ち下がりのタイミングの後のクロックＤの立ち下がりタ
イミングでレベル“Ｌ”、レベル“Ｈ” を繰り返し、
信号Ｋの２回目の立ち下がりタイミングである信号Ｍの
立ち上がりのタイミングで、レベル“Ｌ”に固定され
る。

【００３８】このことから、信号Ｎをイネーブル入力に
もつカウンタ１１は、初期化信号Ｊの解除後から信号Ｋ
の１回目の立ち下がりまではクロックＤの立ち上がりの
度にカウント値をアップさせ、そのあとは、信号Ｋの２
回目の立ち下がりタイミングである信号Ｍの立ち上がり
のタイミングまでは、クロックＤの立ち上がりタイミン
グが２回に１回の割合でカウント値をアップする。

【００３９】信号Ｍが立ち上がるとラッチ回路１２がイ
ネーブル状態となりラッチ動作を行い、クロックセレク
ト信号Ｉを出力する。後段のクロックセレクタ９でセレ
クトするクロックを信号Ｉの値０〜５に対応させ、各々
Ｄ、Ｄｂ、Ｄｃ．．、Ｄｆとすることにより、図６の実
施例では、クロックセレクタ９の出力Ｅに信号Ｂのレベ
ル変化位置のほぼ中間位置のタイミングとなるクロック
Ｄｃを選択するようラッチ回路１２が信号Ｉを出力する
ことになる。このように、本発明の映像信号処理装置
は、パソコンからの映像信号のレベル変化位置の中間位
置にサンプリングのタイミングが来るよう生成クロック
のタイミングを自動調整するものである。

【００４０】

【発明の効果】本発明は以上の構成であるので、パソコ
ン等のディスプレイ表示出力の同期信号からクロックを
生成し、この生成したクロックで上記表示出力の映像信
号をサンプリングして、デジタルの映像データを検出す
る装置において、上記表示出力の映像信号をサンプリン
グするためのクロックの遅延時間を自動的に調整して、
上記表示出力の映像信号と上記クロックとの位相を最適
にするので、その結果、今までディスプレイの表示を見
て手動にて行っていた調整方法に比べ、調整のバラツキ
をなくすだけでなく、調整作業をなくすることができ、
生産工程の工程が減少して、大きなコストメリットを得
ることができる。また、特開平７−１７７５２９号に記
載の方法のように限られた解像度においてのみ使用可能
なものではなく、あらゆる解像度の信号に対しても有効
であり、広い用途に実施することができる。

【図面の簡単な説明】

【図１】 本発明の全体の構成を示すブロック図であ
る。

【図２】 本発明の要部をなす位相調整回路のブロック
図である。

【図３】 本発明の要部をなす位相調整回路のブロック
図である。

【図４】 図２に示す位相調整回路の動作説明図であ
る。

【図５】 図２に示す位相調整回路の他の動作説明図で
ある。

【図６】 図３に示す位相調整回路の動作説明図であ
る。

【図７】 従来技術の構成を示すブロック図である。

【図８】 図７中の位相調整回路のブロック図である。

【図９】 従来技術の動作説明図である。

【図１０】 従来技術の他の動作説明図である。

【符号の説明】

１ ビデオアンプ ２ Ａ／Ｄコンバータ ３ シュミットトリガゲート ４ 位相調整回路 ５ｂ、５ｃ、５ｄ、５ｄ、５ｆ ゲート回路 ６ａ、６ｂ、６ｃ、６ｄ、６ｅ、６ｆ ラッチ回路 ７ａ、７ｂ、７ｃ、７ｄ、７ｅ、７ｆ ラッチ回路 ８ 位相検出回路 ９ クロックセレクタ １０ パラレル／シリアル変換回路 １１ カウンタ １２ ラッチ回路 １３ シフトレジスタ １４ ラッチ回路 １５ ラッチ回路 １６ ＮＯＴ回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 映像信号のレベルをＡ／Ｄコンバータの
   動作に適したレベルに調整した後、該Ａ／Ｄコンバータ
   でサンプリングしてデジタル映像信号を得る映像信号処
   理方法において、 レベル調整した上記映像信号を一定レベルでスライスし
   てデジタル化した信号を作り、この信号をディスプレイ
   表示出力の周期信号より生成したクロックの順次遅延さ
   せた遅延信号群で順次サンプリングし、この各サンプリ
   ング信号を後続の隣接したサンプリング信号で更にサン
   プリングして上記映像信号のレベル変化を検出し、この
   レベル変化を示す信号を用いて、上記Ａ／Ｄコンバータ
   の入力信号をサンプリングするサンプリングクロックの
   位相の最適化を図るようにしたことを特徴とする映像信
   号処理方法。
2. 【請求項２】 アナログ映像信号をデジタル映像信号に
   変換するＡ／Ｄコンバータ手段と、上記アナログ映像信
   号のレベルを上記Ａ／Ｄコンバータ手段の動作に適した
   信号レベルに増幅する増幅手段と、該増幅手段の出力信
   号を一定のレベルでスライスして、デジタル化した信号
   を導出するシュミットトリガゲート手段と、該シュミッ
   トトリガゲート手段の出力信号と、ディスプレイ表示出
   力の同期信号より生成したクロック信号を用いて、上記
   Ａ／Ｄコンバータ手段での入力信号をサンプリングする
   サンプリングクロックの位相の最適化を図る位相調整手
   段を備え、該位相調整手段は上記ディスプレイ表示出力
   の同期信号から生成したクロックを時間的に順次遅延し
   た遅延信号群を導出する遅延手段と、上記シュミットト
   リガゲート手段の出力信号を上記遅延信号群の各遅延信
   号でサンプリングするラッチ群より成る第１のラッチ手
   段と、上記シュミットトリガゲート手段の出力信号ある
   いは上記第１のラッチ手段の各出力信号を後続の隣接す
   る上記第１のラッチ手段の出力信号でサンプリングする
   第２のラッチ手段と、該第２のラッチ手段の各出力信号
   と、上記ディスプレイ表示出力の同期信号より生成し
   た、クロック信号より上記映像信号の信号変化位置の中
   央部近辺のタイミングを検出する位相検出手段と、該位
   相検出手段の出力により、上記タイミングの上記遅延信
   号を上記Ａ／Ｄコンバータ手段のサンプリングクロック
   として導出するクロックセレクタ手段より成ることを特
   徴とする映像信号処理装置。