JPH07175437A - フラットディスプレイ用クロック再生回路 - Google Patents
フラットディスプレイ用クロック再生回路Info
- Publication number
- JPH07175437A JPH07175437A JP5320722A JP32072293A JPH07175437A JP H07175437 A JPH07175437 A JP H07175437A JP 5320722 A JP5320722 A JP 5320722A JP 32072293 A JP32072293 A JP 32072293A JP H07175437 A JPH07175437 A JP H07175437A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- circuit
- clock
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
- Synchronizing For Television (AREA)
Abstract
(57)【要約】
【目的】 ＣＲＴ駆動用信号からフラットディスプレイ
用のビデオ信号をサンプリングするためのクロック信号
を再生するフラットディスプレイ用クロック再生回路に
おいて、水平同期信号、ビデオ信号及びクロック信号の
３者間の位相関係が常に一定であるようなクロック信号
を再生する。 【構成】 水平同期信号からクロック信号を再生する位
相同期回路１と、ビデオ信号と位相同期回路１によって
再生されたクロック信号との位相を比較するビデオ信号
用位相比較回路２と、このビデオ信号用位相比較回路２
による位相比較結果を基に位相同期回路１に入力される
水平同期信号の位相を調整する水平同期信号用位相調整
回路５とによって構成し、位相同期回路１に入力する水
平同期信号の位相を、水平同期信号から再生したクロッ
ク信号とビデオ信号との位相のずれに応じて、調整する
ようにした。
用のビデオ信号をサンプリングするためのクロック信号
を再生するフラットディスプレイ用クロック再生回路に
おいて、水平同期信号、ビデオ信号及びクロック信号の
３者間の位相関係が常に一定であるようなクロック信号
を再生する。 【構成】 水平同期信号からクロック信号を再生する位
相同期回路１と、ビデオ信号と位相同期回路１によって
再生されたクロック信号との位相を比較するビデオ信号
用位相比較回路２と、このビデオ信号用位相比較回路２
による位相比較結果を基に位相同期回路１に入力される
水平同期信号の位相を調整する水平同期信号用位相調整
回路５とによって構成し、位相同期回路１に入力する水
平同期信号の位相を、水平同期信号から再生したクロッ
ク信号とビデオ信号との位相のずれに応じて、調整する
ようにした。
Description
【０００１】
【産業上の利用分野】本発明はフラットディスプレイ用
クロック再生回路に関し、特にビデオ信号をサンプリン
グするためのクロック信号を持たないＣＲＴ（Cathode
ray tube）駆動用信号でフラットディスプレイに表示す
るために使用されるフラットディスプレイ用クロック再
生回路に関する。
クロック再生回路に関し、特にビデオ信号をサンプリン
グするためのクロック信号を持たないＣＲＴ（Cathode
ray tube）駆動用信号でフラットディスプレイに表示す
るために使用されるフラットディスプレイ用クロック再
生回路に関する。
【０００２】
【従来の技術】従来、液晶ディスプレイ、ＥＬ（Electr
o Luminescence）ディスプレイ、プラズマディスプレイ
などのフラットディスプレイでは、その表示データを表
示制御装置から受信する場合、表示データに同期したク
ロック信号を同時に受信し、そのクロック信号により表
示データをサンプリングしている。
o Luminescence）ディスプレイ、プラズマディスプレイ
などのフラットディスプレイでは、その表示データを表
示制御装置から受信する場合、表示データに同期したク
ロック信号を同時に受信し、そのクロック信号により表
示データをサンプリングしている。
【０００３】ところで、標準のＣＲＴにおいては、ＣＲ
Ｔのみを表示装置として考えているため、このクロック
信号を送信していないのが普通である。このため、ＣＲ
Ｔとフラットディスプレイとを共に使用可能にするため
には、表示制御装置はクロック信号を出力している必要
がある。
Ｔのみを表示装置として考えているため、このクロック
信号を送信していないのが普通である。このため、ＣＲ
Ｔとフラットディスプレイとを共に使用可能にするため
には、表示制御装置はクロック信号を出力している必要
がある。
【０００４】表示装置としてフラットディスプレイを使
用する場合、従来ではフラットディスプレイ側でクロッ
クを再生する方法が採用されている。一般的には、水平
同期信号からクロック信号を再生し、このクロック信号
を、ビデオ信号をサンプリングする信号として、フラッ
トディスプレイに供給するようにしている。
用する場合、従来ではフラットディスプレイ側でクロッ
クを再生する方法が採用されている。一般的には、水平
同期信号からクロック信号を再生し、このクロック信号
を、ビデオ信号をサンプリングする信号として、フラッ
トディスプレイに供給するようにしている。
【０００５】図７は従来のフラットディスプレイ用クロ
ック再生回路の構成を示す図である。図において、１は
ＣＲＴ駆動用信号の水平同期信号からクロック信号を再
生する位相同期回路（ＰＬＬ：Phase Locked Loop ）で
あり、電圧制御発振器（ＶＣＯ：Voltage Controlled O
scillator ）１１と、この電圧制御発振器１１によって
再生されたクロック信号から水平同期信号を再生する水
平同期信号再生用カウンタ１２と、入力された水平同期
信号と水平同期信号再生用カウンタ１２によって再生さ
れた水平同期信号とを比較して電圧制御発振器１１の入
力信号とする水平同期信号用位相比較回路１３とによっ
て構成されている。
ック再生回路の構成を示す図である。図において、１は
ＣＲＴ駆動用信号の水平同期信号からクロック信号を再
生する位相同期回路（ＰＬＬ：Phase Locked Loop ）で
あり、電圧制御発振器（ＶＣＯ：Voltage Controlled O
scillator ）１１と、この電圧制御発振器１１によって
再生されたクロック信号から水平同期信号を再生する水
平同期信号再生用カウンタ１２と、入力された水平同期
信号と水平同期信号再生用カウンタ１２によって再生さ
れた水平同期信号とを比較して電圧制御発振器１１の入
力信号とする水平同期信号用位相比較回路１３とによっ
て構成されている。
【０００６】ビデオ信号用位相比較回路２は、ＣＲＴ駆
動用信号のビデオ信号と位相同期回路１によって再生さ
れたクロック信号とを受けてこれらの位相を比較し、再
生されたクロック信号がビデオ信号をサンプリングする
のに適した位相を有しているかどうかを判定するよう構
成されている。
動用信号のビデオ信号と位相同期回路１によって再生さ
れたクロック信号とを受けてこれらの位相を比較し、再
生されたクロック信号がビデオ信号をサンプリングする
のに適した位相を有しているかどうかを判定するよう構
成されている。
【０００７】クロック信号用位相調整回路３は、位相同
期回路１によって再生されたクロック信号とビデオ信号
用位相比較回路２による判定結果とを受け、その判定結
果に応じて、クロック信号の位相を、ビデオ信号をサン
プリングするのに適した位相に、すなわちビデオ信号の
立ち上がり部分のほぼ中央位置でサンプリングできるよ
うな位相に調整するよう構成されている。
期回路１によって再生されたクロック信号とビデオ信号
用位相比較回路２による判定結果とを受け、その判定結
果に応じて、クロック信号の位相を、ビデオ信号をサン
プリングするのに適した位相に、すなわちビデオ信号の
立ち上がり部分のほぼ中央位置でサンプリングできるよ
うな位相に調整するよう構成されている。
【０００８】フラットディスプレイ４は、ＣＲＴ駆動用
信号の水平同期信号、垂直同期信号及びビデオ信号をそ
れぞれ「Ｈ」、「Ｖ」、「Ｖｉｄｅｏ」入力に直接受
け、クロック信号用位相調整回路３によって位相調整さ
れたクロック信号を「ＣＬＫ」入力に受けるよう構成さ
れている。
信号の水平同期信号、垂直同期信号及びビデオ信号をそ
れぞれ「Ｈ」、「Ｖ」、「Ｖｉｄｅｏ」入力に直接受
け、クロック信号用位相調整回路３によって位相調整さ
れたクロック信号を「ＣＬＫ」入力に受けるよう構成さ
れている。
【０００９】ビデオ信号用位相比較回路２では、位相同
期回路１によって再生されたクロック信号ＣＬＫ０から
１／４周期位相をずらしたクロック信号ＣＬＫ１を生成
し、ビデオ信号立ち上がりにおけるこれらクロック信号
ＣＬＫ０、ＣＬＫ１の２値状態、すなわち「０」である
か「１」であるかを判定し、その組み合わせ結果をクロ
ック信号用位相調整回路３に供給する。
期回路１によって再生されたクロック信号ＣＬＫ０から
１／４周期位相をずらしたクロック信号ＣＬＫ１を生成
し、ビデオ信号立ち上がりにおけるこれらクロック信号
ＣＬＫ０、ＣＬＫ１の２値状態、すなわち「０」である
か「１」であるかを判定し、その組み合わせ結果をクロ
ック信号用位相調整回路３に供給する。
【００１０】クロック信号用位相調整回路３では、位相
同期回路１によって再生されたクロック信号ＣＬＫ０か
ら１／４周期ずつ位相をずらしたクロック信号ＣＬＫ
１、ＣＬＫ２、ＣＬＫ３を用意し、ビデオ信号用位相比
較回路２での２値状態の「０」及び「１」の組み合わせ
に応じて、４つのクロック信号ＣＬＫ０、ＣＬＫ１、Ｃ
ＬＫ２、ＣＬＫ３の中からビデオ信号をサンプリングす
るのに適した位相を有するクロック信号を選択し、フラ
ットディスプレイ４に供給するクロック信号とするよう
にしている。これにより、フラットディスプレイ４で
は、常にビデオ信号のほぼ中央位置でサンプリングする
ことができるようになる。
同期回路１によって再生されたクロック信号ＣＬＫ０か
ら１／４周期ずつ位相をずらしたクロック信号ＣＬＫ
１、ＣＬＫ２、ＣＬＫ３を用意し、ビデオ信号用位相比
較回路２での２値状態の「０」及び「１」の組み合わせ
に応じて、４つのクロック信号ＣＬＫ０、ＣＬＫ１、Ｃ
ＬＫ２、ＣＬＫ３の中からビデオ信号をサンプリングす
るのに適した位相を有するクロック信号を選択し、フラ
ットディスプレイ４に供給するクロック信号とするよう
にしている。これにより、フラットディスプレイ４で
は、常にビデオ信号のほぼ中央位置でサンプリングする
ことができるようになる。
【００１１】
【発明が解決しようとする課題】上述のように、従来で
は、再生されたクロック信号から位相をずらしたクロッ
ク信号を複数個用意して、その中から位相の合ったクロ
ック信号を選択して水平同期信号及びビデオ信号と同期
のとれたクロック信号をフラットディスプレイ４に供給
するようにしている。つまり、水平同期信号とビデオ信
号との位相が必ず合っているとの前提に立ってクロック
信号の位相を調整するようにしていた。
は、再生されたクロック信号から位相をずらしたクロッ
ク信号を複数個用意して、その中から位相の合ったクロ
ック信号を選択して水平同期信号及びビデオ信号と同期
のとれたクロック信号をフラットディスプレイ４に供給
するようにしている。つまり、水平同期信号とビデオ信
号との位相が必ず合っているとの前提に立ってクロック
信号の位相を調整するようにしていた。
【００１２】しかし、ディスプレイの解像度を上げよう
とするとビデオ信号の周波数も上がってくることで、あ
るいは、たとえば装置構成を変えたりケーブルの長さを
変えることで、信号相互の位相が微妙にずれてくること
があり、必ずしも水平同期信号とビデオ信号との位相が
合っているという前提は成り立たなくなってくる。この
ため、水平同期信号とビデオ信号との位相がずれたＣＲ
Ｔ駆動用信号が入ってきた場合に、これらと同期のとれ
たクロック信号を再生することが次第に困難になってく
る、という問題点があった。
とするとビデオ信号の周波数も上がってくることで、あ
るいは、たとえば装置構成を変えたりケーブルの長さを
変えることで、信号相互の位相が微妙にずれてくること
があり、必ずしも水平同期信号とビデオ信号との位相が
合っているという前提は成り立たなくなってくる。この
ため、水平同期信号とビデオ信号との位相がずれたＣＲ
Ｔ駆動用信号が入ってきた場合に、これらと同期のとれ
たクロック信号を再生することが次第に困難になってく
る、という問題点があった。
【００１３】本発明はこのような点に鑑みてなされたも
のであり、水平同期信号、ビデオ信号及びクロック信号
の３者間の位相関係が常に一定であるようなフラットデ
ィスプレイ用クロック再生回路を提供することを目的と
する。
のであり、水平同期信号、ビデオ信号及びクロック信号
の３者間の位相関係が常に一定であるようなフラットデ
ィスプレイ用クロック再生回路を提供することを目的と
する。
【００１４】
【課題を解決するための手段】本発明では上記課題を解
決するために、ＣＲＴ駆動用信号からフラットディスプ
レイ用のビデオ信号をサンプリングするためのクロック
信号を再生するフラットディスプレイ用クロック再生回
路において、前記ＣＲＴ駆動用信号の水平同期信号から
クロック信号を再生する位相同期回路と、前記ＣＲＴ駆
動用信号のビデオ信号と前記位相同期回路によって再生
されたクロック信号との位相を比較するビデオ信号用位
相比較回路と、前記ビデオ信号用位相比較回路による位
相比較結果を基に前記位相同期回路に入力される水平同
期信号の位相を調整する水平同期信号用位相調整回路と
によって構成されることを特徴とするフラットディスプ
レイ用クロック再生回路が提供される。
決するために、ＣＲＴ駆動用信号からフラットディスプ
レイ用のビデオ信号をサンプリングするためのクロック
信号を再生するフラットディスプレイ用クロック再生回
路において、前記ＣＲＴ駆動用信号の水平同期信号から
クロック信号を再生する位相同期回路と、前記ＣＲＴ駆
動用信号のビデオ信号と前記位相同期回路によって再生
されたクロック信号との位相を比較するビデオ信号用位
相比較回路と、前記ビデオ信号用位相比較回路による位
相比較結果を基に前記位相同期回路に入力される水平同
期信号の位相を調整する水平同期信号用位相調整回路と
によって構成されることを特徴とするフラットディスプ
レイ用クロック再生回路が提供される。
【００１５】
【作用】上述の手段によれば、まず、クロック信号の再
生を水平同期信号から位相同期回路で行い、さらにビデ
オ信号と位相同期回路で再生したクロック信号との位相
をビデオ信号用位相比較回路で比較し、その結果を基に
水平同期信号の位相を水平同期信号用位相調整回路で調
整する。これにより、水平同期信号とクロック信号、ク
ロック信号とビデオ信号の位相が合い、結果的に水平同
期信号とビデオ信号との位相が合うことになる。
生を水平同期信号から位相同期回路で行い、さらにビデ
オ信号と位相同期回路で再生したクロック信号との位相
をビデオ信号用位相比較回路で比較し、その結果を基に
水平同期信号の位相を水平同期信号用位相調整回路で調
整する。これにより、水平同期信号とクロック信号、ク
ロック信号とビデオ信号の位相が合い、結果的に水平同
期信号とビデオ信号との位相が合うことになる。
【００１６】
【実施例】以下、本発明の一実施例を図面に基づいて説
明する。図１は本発明のフラットディスプレイ用クロッ
ク再生回路の構成を示すブロック図である。図におい
て、表示制御回路からのＣＲＴ駆動用信号として、垂直
同期信号、水平同期信号及びビデオ信号が供給され、こ
のうち垂直同期信号についてはフラットディスプレイ４
の垂直同期入力「Ｖ」に直接供給され、水平同期信号は
フラットディスプレイ用クロック再生回路に入力され、
ビデオ信号についてはフラットディスプレイ用クロック
再生回路とフラットディスプレイ４の「Ｖｉｄｅｏ」入
力とにそれぞれ供給される。
明する。図１は本発明のフラットディスプレイ用クロッ
ク再生回路の構成を示すブロック図である。図におい
て、表示制御回路からのＣＲＴ駆動用信号として、垂直
同期信号、水平同期信号及びビデオ信号が供給され、こ
のうち垂直同期信号についてはフラットディスプレイ４
の垂直同期入力「Ｖ」に直接供給され、水平同期信号は
フラットディスプレイ用クロック再生回路に入力され、
ビデオ信号についてはフラットディスプレイ用クロック
再生回路とフラットディスプレイ４の「Ｖｉｄｅｏ」入
力とにそれぞれ供給される。
【００１７】フラットディスプレイ用クロック再生回路
は、クロック信号を再生する位相同期回路１と、再生さ
れたクロック信号のビデオ信号に対する位相のずれを判
定するビデオ信号用位相比較回路２と、水平同期信号の
位相を調整する水平同期信号用位相調整回路５とによっ
て構成されている。
は、クロック信号を再生する位相同期回路１と、再生さ
れたクロック信号のビデオ信号に対する位相のずれを判
定するビデオ信号用位相比較回路２と、水平同期信号の
位相を調整する水平同期信号用位相調整回路５とによっ
て構成されている。
【００１８】位相同期回路１は電圧制御発振器（ＶＣ
Ｏ）１１と、水平同期信号再生用カウンタ１２と、水平
同期信号用位相比較回路１３とを有し、水平同期信号か
らこれに同期したクロック信号に相当するパルス列を発
生させる一般的なＰＬＬ回路を構成している。この位相
同期回路１によって再生されたクロック信号はフラット
ディスプレイ４のクロック入力「ＣＬＫ」に供給され
る。
Ｏ）１１と、水平同期信号再生用カウンタ１２と、水平
同期信号用位相比較回路１３とを有し、水平同期信号か
らこれに同期したクロック信号に相当するパルス列を発
生させる一般的なＰＬＬ回路を構成している。この位相
同期回路１によって再生されたクロック信号はフラット
ディスプレイ４のクロック入力「ＣＬＫ」に供給され
る。
【００１９】ビデオ信号用位相比較回路２は、ＣＲＴ駆
動用信号のビデオ信号と位相同期回路１によって再生さ
れたクロック信号とを受け、ビデオ信号が立ち上がった
ときの、再生されたクロック信号の位相がどうであるか
を判定するよう構成されている。
動用信号のビデオ信号と位相同期回路１によって再生さ
れたクロック信号とを受け、ビデオ信号が立ち上がった
ときの、再生されたクロック信号の位相がどうであるか
を判定するよう構成されている。
【００２０】水平同期信号用位相調整回路５は、ＣＲＴ
駆動用信号の水平同期信号とビデオ信号用位相比較回路
２による位相比較の判定結果とを受け、その判定結果に
応じて、ビデオ信号の位相に合った位相に水平同期信号
の位相を調整するよう構成されている。
駆動用信号の水平同期信号とビデオ信号用位相比較回路
２による位相比較の判定結果とを受け、その判定結果に
応じて、ビデオ信号の位相に合った位相に水平同期信号
の位相を調整するよう構成されている。
【００２１】上記構成により、クロック信号の再生を水
平同期信号から位相同期回路１で行っておき、さらにビ
デオ信号と位相同期回路１で再生したクロック信号との
位相をビデオ信号用位相比較回路２で比較し、その結果
を基に水平同期信号の位相を水平同期信号用位相調整回
路５で調整し、位相が調整された水平同期信号をクロッ
ク信号の再生に使用するようにしている。これにより、
水平同期信号の位相に合ったクロック信号が発生されて
いて、クロック信号とビデオ信号の位相が合うよう水平
同期信号の位相が調整されるので、水平同期信号とビデ
オ信号との位相が合うことになる。
平同期信号から位相同期回路１で行っておき、さらにビ
デオ信号と位相同期回路１で再生したクロック信号との
位相をビデオ信号用位相比較回路２で比較し、その結果
を基に水平同期信号の位相を水平同期信号用位相調整回
路５で調整し、位相が調整された水平同期信号をクロッ
ク信号の再生に使用するようにしている。これにより、
水平同期信号の位相に合ったクロック信号が発生されて
いて、クロック信号とビデオ信号の位相が合うよう水平
同期信号の位相が調整されるので、水平同期信号とビデ
オ信号との位相が合うことになる。
【００２２】図２は位相同期回路の作用を示す要部波形
のタイムチャートである。図において、位相同期回路１
の水平同期信号用位相比較回路１３に入力される水平同
期信号をＨｓｙｎｃで示してあり、電圧制御発振器１１
によって再生されたクロック信号をＣＬＫ０で示してあ
り、水平同期信号再生用カウンタ１２によって再生され
た水平同期信号をＨｓｙｎｃ−ｒで示してある。
のタイムチャートである。図において、位相同期回路１
の水平同期信号用位相比較回路１３に入力される水平同
期信号をＨｓｙｎｃで示してあり、電圧制御発振器１１
によって再生されたクロック信号をＣＬＫ０で示してあ
り、水平同期信号再生用カウンタ１２によって再生され
た水平同期信号をＨｓｙｎｃ−ｒで示してある。
【００２３】位相同期回路１では、水平同期信号Ｈｓｙ
ｎｃとクロック信号ＣＬＫ０との位相差Δｔ１及びクロ
ック信号ＣＬＫ０と再生された水平同期信号Ｈｓｙｎｃ
−ｒとの位相差Δｔ２を「０」にしようと制御してい
る。
ｎｃとクロック信号ＣＬＫ０との位相差Δｔ１及びクロ
ック信号ＣＬＫ０と再生された水平同期信号Ｈｓｙｎｃ
−ｒとの位相差Δｔ２を「０」にしようと制御してい
る。
【００２４】図３はビデオ信号用位相比較回路及び水平
同期信号用位相調整回路の具体的構成例を示すブロック
図である。図において、ビデオ信号用位相比較回路２
は、位相同期回路１によって再生されたクロック信号を
受ける遅延回路２１と、ビデオ信号と遅延回路２１の入
出力のクロック信号とを受ける判定回路２２とによって
構成されている。また、水平同期信号用位相調整回路５
は水平同期信号を受ける３段の遅延回路５１、５２、５
３と、水平同期信号及び各遅延回路５１、５２、５３の
出力信号と、ビデオ信号用位相比較回路２の出力信号と
を受ける選択回路５４とによって構成されている。
同期信号用位相調整回路の具体的構成例を示すブロック
図である。図において、ビデオ信号用位相比較回路２
は、位相同期回路１によって再生されたクロック信号を
受ける遅延回路２１と、ビデオ信号と遅延回路２１の入
出力のクロック信号とを受ける判定回路２２とによって
構成されている。また、水平同期信号用位相調整回路５
は水平同期信号を受ける３段の遅延回路５１、５２、５
３と、水平同期信号及び各遅延回路５１、５２、５３の
出力信号と、ビデオ信号用位相比較回路２の出力信号と
を受ける選択回路５４とによって構成されている。
【００２５】ビデオ信号用位相比較回路２の遅延回路２
１は再生されたクロック信号ＣＬＫ０の位相を１／４周
期遅らせたクロック信号ＣＬＫ１を出力し、判定回路２
２ではビデオ信号立ち上がりにおけるこれらクロック信
号ＣＬＫ０、ＣＬＫ１の２値状態、すなわち「０」であ
るか「１」であるかを判定する。これらのクロック信号
ＣＬＫ０、ＣＬＫ１の２値状態を見ることで、ビデオ信
号とクロック信号との同期状態が判断される。ここで
は、「０」及び「１」の組み合わせ、すなわち４種類の
２値状態を表す情報が水平同期信号用位相調整回路５に
対して出力されることになる。
１は再生されたクロック信号ＣＬＫ０の位相を１／４周
期遅らせたクロック信号ＣＬＫ１を出力し、判定回路２
２ではビデオ信号立ち上がりにおけるこれらクロック信
号ＣＬＫ０、ＣＬＫ１の２値状態、すなわち「０」であ
るか「１」であるかを判定する。これらのクロック信号
ＣＬＫ０、ＣＬＫ１の２値状態を見ることで、ビデオ信
号とクロック信号との同期状態が判断される。ここで
は、「０」及び「１」の組み合わせ、すなわち４種類の
２値状態を表す情報が水平同期信号用位相調整回路５に
対して出力されることになる。
【００２６】図４はビデオ信号とクロック信号との位相
関係を示した図である。フラットディスプレイ４から見
た、ビデオ信号Ｖｉｄｅｏと再生されたクロック信号Ｃ
ＬＫ０との位相関係は、ビデオ信号の立ち上がり部分の
ほぼ中央位置をサンプリング位置とするのがよいので、
クロック信号の立ち上がりもその位置となるように位相
が合わせられるとよい。したがって、ビデオ信号用位相
比較回路２では、再生されたクロック信号ＣＬＫ０の位
相がそのビデオ信号Ｖｉｄｅｏの立ち上がり部分のほぼ
中央位置からどれだけずれているかを判断するが、その
方法は、ビデオ信号Ｖｉｄｅｏの立ち上がり時における
クロック信号ＣＬＫ０、ＣＬＫ１の２値状態で判断す
る。図示の例では、ビデオ信号Ｖｉｄｅｏの立ち上がり
時のクロック信号ＣＬＫ０、ＣＬＫ１の２値状態は
「０」、「１」であり、クロック信号ＣＬＫ０によるサ
ンプリング位置がビデオ信号の立ち上がり部分のほぼ中
央位置にあるので、クロック信号ＣＬＫ０はビデオ信号
と同期がとれた状態で再生されていると判断され、再生
の元となっている水平同期信号Ｈｓｙｎｃとも同期がと
れている、すなわち現在入力されている水平同期信号は
位相調整する必要がないことを示している。
関係を示した図である。フラットディスプレイ４から見
た、ビデオ信号Ｖｉｄｅｏと再生されたクロック信号Ｃ
ＬＫ０との位相関係は、ビデオ信号の立ち上がり部分の
ほぼ中央位置をサンプリング位置とするのがよいので、
クロック信号の立ち上がりもその位置となるように位相
が合わせられるとよい。したがって、ビデオ信号用位相
比較回路２では、再生されたクロック信号ＣＬＫ０の位
相がそのビデオ信号Ｖｉｄｅｏの立ち上がり部分のほぼ
中央位置からどれだけずれているかを判断するが、その
方法は、ビデオ信号Ｖｉｄｅｏの立ち上がり時における
クロック信号ＣＬＫ０、ＣＬＫ１の２値状態で判断す
る。図示の例では、ビデオ信号Ｖｉｄｅｏの立ち上がり
時のクロック信号ＣＬＫ０、ＣＬＫ１の２値状態は
「０」、「１」であり、クロック信号ＣＬＫ０によるサ
ンプリング位置がビデオ信号の立ち上がり部分のほぼ中
央位置にあるので、クロック信号ＣＬＫ０はビデオ信号
と同期がとれた状態で再生されていると判断され、再生
の元となっている水平同期信号Ｈｓｙｎｃとも同期がと
れている、すなわち現在入力されている水平同期信号は
位相調整する必要がないことを示している。
【００２７】図３に戻って、水平同期信号用位相調整回
路５の各遅延回路５１、５２、５３は、入力された水平
同期信号Ｈｓｙｎｃ−０をそれぞれクロック信号の１／
４周期ずつ遅延して位相のずれた水平同期信号Ｈｓｙｎ
ｃ−１、Ｈｓｙｎｃ−２、Ｈｓｙｎｃ−３を出力する。
これら４つの水平同期信号Ｈｓｙｎｃ−０、Ｈｓｙｎｃ
−１、Ｈｓｙｎｃ−２、Ｈｓｙｎｃ−３は、ビデオ信号
用位相比較回路２の判定結果に応じて、選択回路５４に
より１つが選択される。
路５の各遅延回路５１、５２、５３は、入力された水平
同期信号Ｈｓｙｎｃ−０をそれぞれクロック信号の１／
４周期ずつ遅延して位相のずれた水平同期信号Ｈｓｙｎ
ｃ−１、Ｈｓｙｎｃ−２、Ｈｓｙｎｃ−３を出力する。
これら４つの水平同期信号Ｈｓｙｎｃ−０、Ｈｓｙｎｃ
−１、Ｈｓｙｎｃ−２、Ｈｓｙｎｃ−３は、ビデオ信号
用位相比較回路２の判定結果に応じて、選択回路５４に
より１つが選択される。
【００２８】図５は水平同期信号用位相調整回路におけ
る選択回路の選択方法を示す図である。図において、ビ
デオ信号用位相比較回路２での判定結果はビデオ信号の
立ち上がりにおけるクロック信号ＣＬＫ０、ＣＬＫ１の
「０」及び「１」の２値状態の組み合わせで４種類が考
えられ、その組み合わせに従って水平同期信号Ｈｓｙｎ
ｃ−０、Ｈｓｙｎｃ−１、Ｈｓｙｎｃ−２、Ｈｓｙｎｃ
−３の中から１つの水平同期信号が選択される。たとえ
ば、図４の例では、クロック信号ＣＬＫ０、ＣＬＫ１の
２値状態の組み合わせは「０」、「１」であるので、表
示制御装置からの遅延されていない水平同期信号Ｈｓｙ
ｎｃ−０がそのまま選択されることになる。
る選択回路の選択方法を示す図である。図において、ビ
デオ信号用位相比較回路２での判定結果はビデオ信号の
立ち上がりにおけるクロック信号ＣＬＫ０、ＣＬＫ１の
「０」及び「１」の２値状態の組み合わせで４種類が考
えられ、その組み合わせに従って水平同期信号Ｈｓｙｎ
ｃ−０、Ｈｓｙｎｃ−１、Ｈｓｙｎｃ−２、Ｈｓｙｎｃ
−３の中から１つの水平同期信号が選択される。たとえ
ば、図４の例では、クロック信号ＣＬＫ０、ＣＬＫ１の
２値状態の組み合わせは「０」、「１」であるので、表
示制御装置からの遅延されていない水平同期信号Ｈｓｙ
ｎｃ−０がそのまま選択されることになる。
【００２９】図６は位相調整された水平同期信号とビデ
オ信号との位相関係を示す図である。水平同期信号用位
相調整回路５において、位相の異なる４つの水平同期信
号を用意し、これらの中から１つの水平同期信号を採用
することにより、水平同期信号とその水平走査で最初に
現れるビデオ信号の立ち上がり部分の中央位置との時間
間隔がクロック信号の整数倍になるように調整される。
したがって、水平同期信号は水平同期信号によって再生
されたクロック信号とビデオ信号との位相のずれに応じ
た位相に調整されるようになるので、水平同期信号とビ
デオ信号との位相が合うようになり、また、クロック信
号の位相とも合うことになって、ビデオ信号のサンプリ
ングが最適な位置で行われることになる。
オ信号との位相関係を示す図である。水平同期信号用位
相調整回路５において、位相の異なる４つの水平同期信
号を用意し、これらの中から１つの水平同期信号を採用
することにより、水平同期信号とその水平走査で最初に
現れるビデオ信号の立ち上がり部分の中央位置との時間
間隔がクロック信号の整数倍になるように調整される。
したがって、水平同期信号は水平同期信号によって再生
されたクロック信号とビデオ信号との位相のずれに応じ
た位相に調整されるようになるので、水平同期信号とビ
デオ信号との位相が合うようになり、また、クロック信
号の位相とも合うことになって、ビデオ信号のサンプリ
ングが最適な位置で行われることになる。
【００３０】
【発明の効果】以上説明したように本発明では、位相同
期回路が水平同期信号とクロック信号との位相関係をい
つも同じになるように保っており、その位相同期回路に
入力される水平同期信号の位相を、この位相同期回路に
よって再生されたクロック信号とビデオ信号との位相の
ずれに応じて、調整するようにしたので、ＣＲＴ駆動用
信号の水平同期信号とビデオ信号との位相がずれていて
も、これらの信号と常に同期のとれたクロック信号を再
生することができるようになる。
期回路が水平同期信号とクロック信号との位相関係をい
つも同じになるように保っており、その位相同期回路に
入力される水平同期信号の位相を、この位相同期回路に
よって再生されたクロック信号とビデオ信号との位相の
ずれに応じて、調整するようにしたので、ＣＲＴ駆動用
信号の水平同期信号とビデオ信号との位相がずれていて
も、これらの信号と常に同期のとれたクロック信号を再
生することができるようになる。
【図１】本発明のフラットディスプレイ用クロック再生
回路の構成を示すブロック図である。
回路の構成を示すブロック図である。
【図２】位相同期回路の作用を示す要部波形のタイムチ
ャートである。
ャートである。
【図３】ビデオ信号用位相比較回路及び水平同期信号用
位相調整回路の具体的構成例を示すブロック図である。
位相調整回路の具体的構成例を示すブロック図である。
【図４】ビデオ信号とクロック信号との位相関係を示し
た図である。
た図である。
【図５】水平同期信号用位相調整回路における選択回路
の選択方法を示す図である。
の選択方法を示す図である。
【図６】位相調整された水平同期信号とビデオ信号との
位相関係を示す図である。
位相関係を示す図である。
【図７】従来のフラットディスプレイ用クロック再生回
路の構成を示す図である。
路の構成を示す図である。
１ 位相同期回路 ２ ビデオ信号用位相比較回路 １１ 電圧制御発振器（ＶＣＯ） １２ 水平同期信号再生用カウンタ １３ 水平同期信号用位相比較回路 ２１ 遅延回路 ２２ 判定回路 ５１，５２，５３ 遅延回路 ５４ 選択回路
Claims (4)
- 【請求項１】 ＣＲＴ駆動用信号からフラットディスプ
レイ用のビデオ信号をサンプリングするためのクロック
信号を再生するフラットディスプレイ用クロック再生回
路において、 前記ＣＲＴ駆動用信号の水平同期信号からクロック信号
を再生する位相同期回路と、 前記ＣＲＴ駆動用信号のビデオ信号と前記位相同期回路
によって再生されたクロック信号との位相を比較するビ
デオ信号用位相比較回路と、 前記ビデオ信号用位相比較回路による位相比較結果を基
に前記位相同期回路に入力される水平同期信号の位相を
調整する水平同期信号用位相調整回路と、 によって構成されることを特徴とするフラットディスプ
レイ用クロック再生回路。 - 【請求項２】 前記位相同期回路は、電圧制御発振器
と、この電圧制御発振器によって再生されたクロック信
号から水平同期信号を再生する水平同期信号再生用カウ
ンタと、前記水平同期信号用位相調整回路によって位相
調整された水平同期信号と前記水平同期信号再生用カウ
ンタによって再生された水平同期信号とを比較して前記
電圧制御発振器の入力信号とする水平同期信号用位相比
較回路とによって構成されることを特徴とする請求項１
項記載のフラットディスプレイ用クロック再生回路。 - 【請求項３】 前記ビデオ信号用位相比較回路は、前記
位相同期回路によって再生されたクロック信号が入力さ
れる遅延回路と、前記ビデオ信号が立ち上がったとき
の、前記位相同期回路によって再生されたクロック信号
と前記遅延回路からのクロック信号との２値状態を判定
する判定回路とを有することを特徴とする請求項１項記
載のフラットディスプレイ用クロック再生回路。 - 【請求項４】 前記水平同期信号用位相調整回路は、前
記ＣＲＴ駆動用信号の水平同期信号が入力される複数段
の遅延回路と、前記ビデオ信号用位相比較回路の判定回
路から出力された２値状態の組み合わせに応じて前記Ｃ
ＲＴ駆動用信号の水平同期信号と前記遅延回路の各段か
ら出力される水平同期信号とから前記フラットディスプ
レイ及び位相同期回路へ出力する水平同期信号を選択す
る選択回路とを有することを特徴とする請求項１項記載
のフラットディスプレイ用クロック再生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5320722A JPH07175437A (ja) | 1993-12-21 | 1993-12-21 | フラットディスプレイ用クロック再生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5320722A JPH07175437A (ja) | 1993-12-21 | 1993-12-21 | フラットディスプレイ用クロック再生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07175437A true JPH07175437A (ja) | 1995-07-14 |
Family
ID=18124599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5320722A Pending JPH07175437A (ja) | 1993-12-21 | 1993-12-21 | フラットディスプレイ用クロック再生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07175437A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6115075A (en) * | 1996-02-22 | 2000-09-05 | Seiko Epson Corporation | Method and apparatus for adjusting dot clock signal |
| US6654065B1 (en) | 1999-08-31 | 2003-11-25 | Lg Electronics Inc. | Apparatus for generating timing and synchronizing signals for a digital display device |
| JP2007241230A (ja) * | 2006-03-10 | 2007-09-20 | Renei Kagi Kofun Yugenkoshi | スキューを自動的に調整できる表示システム及び関連駆動方法 |
-
1993
- 1993-12-21 JP JP5320722A patent/JPH07175437A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6115075A (en) * | 1996-02-22 | 2000-09-05 | Seiko Epson Corporation | Method and apparatus for adjusting dot clock signal |
| US6304296B1 (en) | 1996-02-22 | 2001-10-16 | Seiko Epson Corporation | Method and apparatus for adjusting dot clock signal |
| US6731343B2 (en) | 1996-02-22 | 2004-05-04 | Seiko Epson Corporation | Method and apparatus for adjusting dot clock signal |
| US7319464B2 (en) | 1996-02-22 | 2008-01-15 | Seiko Epson Corporation | Method and apparatus for adjusting dot clock signal |
| US6654065B1 (en) | 1999-08-31 | 2003-11-25 | Lg Electronics Inc. | Apparatus for generating timing and synchronizing signals for a digital display device |
| JP2007241230A (ja) * | 2006-03-10 | 2007-09-20 | Renei Kagi Kofun Yugenkoshi | スキューを自動的に調整できる表示システム及び関連駆動方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6277770A (ja) | ビデオ信号のサンプリングクロツク発生回路 | |
| US5060066A (en) | Integrating-phase lock method and circuit for synchronizing overlay displays on cathode-ray-tube monitors of digital graphic information and video image information and the like | |
| JPH07175437A (ja) | フラットディスプレイ用クロック再生回路 | |
| US5126854A (en) | Phase lock circuit for generating a phase synched synchronizing video signal | |
| JPH10229504A (ja) | 同期処理回路 | |
| JP2000228660A (ja) | クロック再生／識別装置 | |
| JP4449102B2 (ja) | 画像表示装置 | |
| US5999026A (en) | Resynchronization device | |
| JP3022438B2 (ja) | Ｒｇｂ信号変換方法及び装置 | |
| JP3353372B2 (ja) | 液晶表示装置 | |
| KR100290845B1 (ko) | 평판디스플레이시스템의동기신호처리장치 | |
| JP3518317B2 (ja) | 画像表示装置におけるドットクロック自動再生装置 | |
| JPH07160222A (ja) | 液晶表示装置 | |
| JP3294944B2 (ja) | Ｐｌｌ回路 | |
| JPH1188156A (ja) | クロック生成用ｐｌｌ回路 | |
| JP2000047644A (ja) | 液晶表示装置 | |
| JPH11224073A (ja) | 映像信号処理方法及び装置 | |
| KR100207633B1 (ko) | 위상동기루프회로 | |
| JP2002359753A (ja) | 映像表示装置および映像安定化方法 | |
| JPH08186801A (ja) | 走査線変換回路 | |
| JPH05207413A (ja) | 映像信号の処理装置 | |
| JPH117268A (ja) | サンプルホールド回路 | |
| KR0139151B1 (ko) | 액정프로젝터의 신호처리 및 그 방법 | |
| JPH0879555A (ja) | カラー同期結合装置 | |
| JPH07226860A (ja) | Ｐｌｌ回路 |