JPH117268A - サンプルホールド回路 - Google Patents
サンプルホールド回路Info
- Publication number
- JPH117268A JPH117268A JP9161005A JP16100597A JPH117268A JP H117268 A JPH117268 A JP H117268A JP 9161005 A JP9161005 A JP 9161005A JP 16100597 A JP16100597 A JP 16100597A JP H117268 A JPH117268 A JP H117268A
- Authority
- JP
- Japan
- Prior art keywords
- sample
- master clock
- circuit
- hold
- pll circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000005070 sampling Methods 0.000 claims description 11
- 230000005855 radiation Effects 0.000 abstract description 10
- 239000004973 liquid crystal related substance Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 4
- 101000617285 Homo sapiens Tyrosine-protein phosphatase non-receptor type 6 Proteins 0.000 description 3
- 102100021657 Tyrosine-protein phosphatase non-receptor type 6 Human genes 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
- G09G5/008—Clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2352/00—Parallel handling of streams of display data
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【課題】 マスタークロックＭＣＬＫを伝送するための
配線を外部基板に引き回すことで、マスタークロックＭ
ＣＬＫの周波数が高くなると、不要輻射等が問題とな
る。 【解決手段】 マスタークロックＭＣＬＫに基づいてビ
デオ信号をサンプルホールドするサンプルホールド回路
１０において、マスタークロックＭＣＬＫを生成するＰ
ＬＬ回路１９を内蔵することで、マスタークロックＭＣ
ＬＫを伝送するための配線の引き回しを不要とし、不要
輻射を軽減する。
配線を外部基板に引き回すことで、マスタークロックＭ
ＣＬＫの周波数が高くなると、不要輻射等が問題とな
る。 【解決手段】 マスタークロックＭＣＬＫに基づいてビ
デオ信号をサンプルホールドするサンプルホールド回路
１０において、マスタークロックＭＣＬＫを生成するＰ
ＬＬ回路１９を内蔵することで、マスタークロックＭＣ
ＬＫを伝送するための配線の引き回しを不要とし、不要
輻射を軽減する。
Description
【０００１】
【発明の属する技術分野】本発明は、マスタークロック
に基づいてビデオ信号をサンプルホールドするサンプル
ホールド回路に関し、特に液晶表示装置の水平駆動系に
用いて好適なサンプルホールド回路に関する。
に基づいてビデオ信号をサンプルホールドするサンプル
ホールド回路に関し、特に液晶表示装置の水平駆動系に
用いて好適なサンプルホールド回路に関する。
【０００２】
【従来の技術】液晶表示装置（ＬＣＤ；Liquid Crystal
Display）には、ＬＣＤパネルの駆動周波数の低減を目
的として、ビデオ信号を多チャンネルで同時に入力する
構成のものがある。この種の液晶表示装置の水平駆動系
では、ビデオ信号を多チャンネルで同時に入力するため
に、そのチャンネル数に対応した多ビット（画素）を同
時にサンプリングするためのサンプルホールド回路が用
いられている。
Display）には、ＬＣＤパネルの駆動周波数の低減を目
的として、ビデオ信号を多チャンネルで同時に入力する
構成のものがある。この種の液晶表示装置の水平駆動系
では、ビデオ信号を多チャンネルで同時に入力するため
に、そのチャンネル数に対応した多ビット（画素）を同
時にサンプリングするためのサンプルホールド回路が用
いられている。
【０００３】図５に、例えば６ドット同時サンプリング
の液晶表示装置の水平駆動系に用いられるサンプルホー
ルド回路の従来例を示す。同図において、サンプルホー
ルド回路１００は、入力されるビデオ信号を反転する反
転アンプ１０１と、この反転アンプ１０１の出力信号を
入力とする６チャンネルに対応した６個のサンプルホー
ルド部（ＳＨ１〜ＳＨ６）１０２〜１０７と、外部から
与えられるマスタークロックＭＣＬＫに基づいて６個の
サンプルホールド部１０２〜１０７に対する６種類のサ
ンプルホールドパルスＳＨＰ１〜ＳＨＰ６を発生するＳ
ＨＰ発生回路１０８とからなり、ＩＣ（集積回路）化さ
れている。
の液晶表示装置の水平駆動系に用いられるサンプルホー
ルド回路の従来例を示す。同図において、サンプルホー
ルド回路１００は、入力されるビデオ信号を反転する反
転アンプ１０１と、この反転アンプ１０１の出力信号を
入力とする６チャンネルに対応した６個のサンプルホー
ルド部（ＳＨ１〜ＳＨ６）１０２〜１０７と、外部から
与えられるマスタークロックＭＣＬＫに基づいて６個の
サンプルホールド部１０２〜１０７に対する６種類のサ
ンプルホールドパルスＳＨＰ１〜ＳＨＰ６を発生するＳ
ＨＰ発生回路１０８とからなり、ＩＣ（集積回路）化さ
れている。
【０００４】このサンプルホールド回路１００に対し
て、マスタークロックＭＣＬＫを与えるＰＬＬ（Phase-
Locked Loop;位相ロックループ）回路１１０が外部回路
として設けられている。このＰＬＬ回路１１０は、比較
基準信号である水平同期信号ＨＳＹＮＣに同期してマス
タークロックＭＣＬＫを生成する。６ドット同時サンプ
リングの場合には、マスタークロックＭＣＬＫは、ＬＣ
Ｄの水平走査の基準となる水平クロックＨＣＫの１２倍
の周波数で発振される。
て、マスタークロックＭＣＬＫを与えるＰＬＬ（Phase-
Locked Loop;位相ロックループ）回路１１０が外部回路
として設けられている。このＰＬＬ回路１１０は、比較
基準信号である水平同期信号ＨＳＹＮＣに同期してマス
タークロックＭＣＬＫを生成する。６ドット同時サンプ
リングの場合には、マスタークロックＭＣＬＫは、ＬＣ
Ｄの水平走査の基準となる水平クロックＨＣＫの１２倍
の周波数で発振される。
【０００５】
【発明が解決しようとする課題】このように、例えば６
ドット同時サンプリングの液晶表示装置の水平駆動系に
用いられる従来のサンプルホールド回路では、外部回路
として設けられたＰＬＬ回路１１０からマスタークロッ
クＭＣＬＫを取り込む構成となっていたので、そのマス
タークロックＭＣＬＫを伝送するための配線を外部基板
に引き回すことになり、６ドット同時サンプリングの場
合を例にとると、マスタークロックＭＣＬＫが水平クロ
ックＨＣＫの１２倍の周波数になることから、不要輻射
等の問題があった。この不要輻射を低減するためには、
不要輻射対策のための専用の部品を追加する必要があ
り、回路を構成する部品点数が増加し、コストの上昇を
招くことになる。
ドット同時サンプリングの液晶表示装置の水平駆動系に
用いられる従来のサンプルホールド回路では、外部回路
として設けられたＰＬＬ回路１１０からマスタークロッ
クＭＣＬＫを取り込む構成となっていたので、そのマス
タークロックＭＣＬＫを伝送するための配線を外部基板
に引き回すことになり、６ドット同時サンプリングの場
合を例にとると、マスタークロックＭＣＬＫが水平クロ
ックＨＣＫの１２倍の周波数になることから、不要輻射
等の問題があった。この不要輻射を低減するためには、
不要輻射対策のための専用の部品を追加する必要があ
り、回路を構成する部品点数が増加し、コストの上昇を
招くことになる。
【０００６】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、マスタークロックＭ
ＣＬＫを取り込むための配線の引き回しをなくし、不要
輻射を軽減したサンプルホールド回路を提供することに
ある。
であり、その目的とするところは、マスタークロックＭ
ＣＬＫを取り込むための配線の引き回しをなくし、不要
輻射を軽減したサンプルホールド回路を提供することに
ある。
【０００７】
【課題を解決するための手段】本発明によるサンプルホ
ールド回路は、マスタークロックに基づいてビデオ信号
をサンプルホールドするサンプルホールド回路であっ
て、外部から与えられる比較基準信号に同期してマスタ
ークロックを生成するＰＬＬ回路を同一基板上に有する
構成となっている。
ールド回路は、マスタークロックに基づいてビデオ信号
をサンプルホールドするサンプルホールド回路であっ
て、外部から与えられる比較基準信号に同期してマスタ
ークロックを生成するＰＬＬ回路を同一基板上に有する
構成となっている。
【０００８】上記構成のサンプルホールド回路におい
て、ＰＬＬ回路を同一基板上に有し、同一ＩＣに内蔵し
たことで、このＰＬＬ回路で生成されたマスタークロッ
クを伝送するための配線を外部基板に引き回す必要がな
くなる。これにより、マスタークロックの周波数が高く
ても、配線の引き回しに起因する不要輻射が軽減し、不
要輻射対策の部品も不要となる。
て、ＰＬＬ回路を同一基板上に有し、同一ＩＣに内蔵し
たことで、このＰＬＬ回路で生成されたマスタークロッ
クを伝送するための配線を外部基板に引き回す必要がな
くなる。これにより、マスタークロックの周波数が高く
ても、配線の引き回しに起因する不要輻射が軽減し、不
要輻射対策の部品も不要となる。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を用いて詳細に説明する。図１は、例えば６ドッ
ト同時サンプリングの液晶表示装置の水平駆動系に用い
られる本発明の一実施形態に係るサンプルホールド回路
を示すブロック図である。
て図面を用いて詳細に説明する。図１は、例えば６ドッ
ト同時サンプリングの液晶表示装置の水平駆動系に用い
られる本発明の一実施形態に係るサンプルホールド回路
を示すブロック図である。
【００１０】図１において、本実施形態に係るサンプル
ホールド回路１０は、反転アンプ１１、６個のサンプル
ホールド部（ＳＨ１〜ＳＨ６）１２〜１７およびＳＨＰ
発生回路１８に加え、ＰＬＬ回路１９を同一基板（チッ
プ）上に有し（内蔵化）、ＩＣ化された構成となってい
る。このサンプルホールド回路１０において、反転アン
プ１１は、入力されるビデオ信号を反転し、６チャンネ
ルに対応した６個のサンプルホールド部１２〜１７に入
力する。
ホールド回路１０は、反転アンプ１１、６個のサンプル
ホールド部（ＳＨ１〜ＳＨ６）１２〜１７およびＳＨＰ
発生回路１８に加え、ＰＬＬ回路１９を同一基板（チッ
プ）上に有し（内蔵化）、ＩＣ化された構成となってい
る。このサンプルホールド回路１０において、反転アン
プ１１は、入力されるビデオ信号を反転し、６チャンネ
ルに対応した６個のサンプルホールド部１２〜１７に入
力する。
【００１１】ＳＨＰ発生回路１８は、６個のサンプルホ
ールド部１２〜１７に対する６種類のサンプルホールド
パルスＳＨＰ１〜ＳＨＰ６を、図２のタイミングチャー
トに示すように、ＰＬＬ回路１９で生成されたマスター
クロックＭＣＬＫの１クロックごとに順に発生する。こ
れにより、サンプルホールドパルスＳＨＰ１〜ＳＨＰ６
は、マスタークロックＭＣＬＫの周期だけ順に位相がず
れたものとなる。ＰＬＬ回路１９は、ＳＨＰ発生回路１
８に供給するマスタークロックＭＣＬＫを、外部から与
えられる比較基準信号である水平同期信号ＨＳＹＮＣに
基づいて生成する。
ールド部１２〜１７に対する６種類のサンプルホールド
パルスＳＨＰ１〜ＳＨＰ６を、図２のタイミングチャー
トに示すように、ＰＬＬ回路１９で生成されたマスター
クロックＭＣＬＫの１クロックごとに順に発生する。こ
れにより、サンプルホールドパルスＳＨＰ１〜ＳＨＰ６
は、マスタークロックＭＣＬＫの周期だけ順に位相がず
れたものとなる。ＰＬＬ回路１９は、ＳＨＰ発生回路１
８に供給するマスタークロックＭＣＬＫを、外部から与
えられる比較基準信号である水平同期信号ＨＳＹＮＣに
基づいて生成する。
【００１２】ＰＬＬ回路１９の回路構成の一例を図３に
示す。同図から明らかなように、ＰＬＬ回路１９は、水
平同期信号ＨＳＹＮＣを比較基準信号とする位相比較回
路２１と、この位相比較回路２１の比較出力の交流成分
を除去するＬＰＦ（ローパスフィルタ）２２と、このＬ
ＰＦ２２からの直流電圧を制御電圧とするＶＣＯ（電圧
制御発振器）２３と、このＶＣＯ２３の発振出力を１２
分の１に分周する分周器２４と、この分周器２４の分周
出力をさらに８８分の１に分周し、水平同期信号ＨＳＹ
ＮＣの周波数に落として位相比較回路２０に供給する分
周器２５とから構成されている。
示す。同図から明らかなように、ＰＬＬ回路１９は、水
平同期信号ＨＳＹＮＣを比較基準信号とする位相比較回
路２１と、この位相比較回路２１の比較出力の交流成分
を除去するＬＰＦ（ローパスフィルタ）２２と、このＬ
ＰＦ２２からの直流電圧を制御電圧とするＶＣＯ（電圧
制御発振器）２３と、このＶＣＯ２３の発振出力を１２
分の１に分周する分周器２４と、この分周器２４の分周
出力をさらに８８分の１に分周し、水平同期信号ＨＳＹ
ＮＣの周波数に落として位相比較回路２０に供給する分
周器２５とから構成されている。
【００１３】このＰＬＬ回路１９において、ＶＣＯ２３
の発振出力がＳＨＰ発生回路１８に供給するマスターク
ロックＭＣＬＫとして導出される。また、分周器２４の
分周出力は、マスタークロックＭＣＬＫの１／１２の周
波数の水平クロックＨＣＫとして導出される。この水平
クロックＨＣＫは、ＬＣＤの水平走査系における走査タ
イミングの基準となる。分周器２５の分周出力は、水平
同期信号ＨＳＹＮＣと同じ周波数の水平スタートパルス
ＨＳＴとして導出される。この水平スタートパルスＨＳ
Ｔは、ＬＣＤに表示される画面の左右方向（水平方向）
の位置を決める基準となる。
の発振出力がＳＨＰ発生回路１８に供給するマスターク
ロックＭＣＬＫとして導出される。また、分周器２４の
分周出力は、マスタークロックＭＣＬＫの１／１２の周
波数の水平クロックＨＣＫとして導出される。この水平
クロックＨＣＫは、ＬＣＤの水平走査系における走査タ
イミングの基準となる。分周器２５の分周出力は、水平
同期信号ＨＳＹＮＣと同じ周波数の水平スタートパルス
ＨＳＴとして導出される。この水平スタートパルスＨＳ
Ｔは、ＬＣＤに表示される画面の左右方向（水平方向）
の位置を決める基準となる。
【００１４】このＰＬＬ回路１９は、水平同期信号ＨＳ
ＹＮＣに対するマスタークロックＭＣＬＫの位相を任意
に調整可能な位相調整機能を持っている。すなわち、外
部から位相調整情報に応じた調整電圧Ｖｃが与えられる
と、図３に示すＰＬＬ回路１９において、この調整電圧
ＶｃはＬＰＦ２２の直流出力電圧に加算されてＶＣＯ２
３にその制御電圧として供給されることで、水平同期信
号ＨＳＹＮＣに対するマスタークロックＭＣＬＫの位相
調整を行う構成となっている。これにより、マスターク
ロックＭＣＬＫの位相をデバイスごとに最適になるよう
に調整することができる。
ＹＮＣに対するマスタークロックＭＣＬＫの位相を任意
に調整可能な位相調整機能を持っている。すなわち、外
部から位相調整情報に応じた調整電圧Ｖｃが与えられる
と、図３に示すＰＬＬ回路１９において、この調整電圧
ＶｃはＬＰＦ２２の直流出力電圧に加算されてＶＣＯ２
３にその制御電圧として供給されることで、水平同期信
号ＨＳＹＮＣに対するマスタークロックＭＣＬＫの位相
調整を行う構成となっている。これにより、マスターク
ロックＭＣＬＫの位相をデバイスごとに最適になるよう
に調整することができる。
【００１５】サンプルホールド回路１０にはさらに、水
平クロックＨＣＫに同期して水平スタートパルスＨＳＴ
のタイミングを制御するタイミング制御回路２０が内蔵
されている。このタイミング制御回路２０は、外部から
与えられる位置調整情報が与えられると、ＰＬＬ回路１
９から出力される水平スタートパルスＨＳＴを、図４の
タイミングチャートに示すように、水平クロックＨＣＫ
を基準としてその位置調整情報に応じたクロック数分だ
け時間軸上において早めたり、あるいは遅くしたりす
る。
平クロックＨＣＫに同期して水平スタートパルスＨＳＴ
のタイミングを制御するタイミング制御回路２０が内蔵
されている。このタイミング制御回路２０は、外部から
与えられる位置調整情報が与えられると、ＰＬＬ回路１
９から出力される水平スタートパルスＨＳＴを、図４の
タイミングチャートに示すように、水平クロックＨＣＫ
を基準としてその位置調整情報に応じたクロック数分だ
け時間軸上において早めたり、あるいは遅くしたりす
る。
【００１６】水平スタートパルスＨＳＴは、先述したよ
うに、ＬＣＤの左右方向の画面位置を決める基準となる
ものであることから、水平スタートパルスＨＳＴのタイ
ミングを制御するタイミング制御回路２０を内蔵し、外
部から与える位置調整情報を任意に設定することで、サ
ンプルホールド回路１０に対してＬＣＤの表示画面の左
右方向の位置を任意に調整可能な機能を持たせることが
できる。これにより、表示画面の位置を自由に設定でき
ることになる。
うに、ＬＣＤの左右方向の画面位置を決める基準となる
ものであることから、水平スタートパルスＨＳＴのタイ
ミングを制御するタイミング制御回路２０を内蔵し、外
部から与える位置調整情報を任意に設定することで、サ
ンプルホールド回路１０に対してＬＣＤの表示画面の左
右方向の位置を任意に調整可能な機能を持たせることが
できる。これにより、表示画面の位置を自由に設定でき
ることになる。
【００１７】上述したように、ビデオ信号を例えば６ド
ット同時サンプリングのＬＣＤにおいて、ＩＣ化された
サンプルホールド回路１０にマスタークロックＭＣＬＫ
を生成するためのＰＬＬ回路１９を内蔵したことで、当
該ＰＬＬ回路を外部に設けた従来技術の場合のように、
マスタークロックＭＣＬＫをサンプルホールド回路１０
に伝送するための配線ラインを外部基板に引き回す必要
がなくなる。
ット同時サンプリングのＬＣＤにおいて、ＩＣ化された
サンプルホールド回路１０にマスタークロックＭＣＬＫ
を生成するためのＰＬＬ回路１９を内蔵したことで、当
該ＰＬＬ回路を外部に設けた従来技術の場合のように、
マスタークロックＭＣＬＫをサンプルホールド回路１０
に伝送するための配線ラインを外部基板に引き回す必要
がなくなる。
【００１８】これにより、マスタークロックの周波数が
高くても、配線の引き回しに起因する不要輻射を軽減で
きる。本例の場合には、６ドット同時サンプリングの液
晶表示装置の水平駆動系への適用を想定しているので、
マスタークロックＭＣＬＫは水平クロックＨＣＫの１２
倍の周波数となるが、１２ドット同時サンプリングの液
晶表示装置であれば、水平クロックＨＣＫの２４倍の非
常に高い周波数のマスタークロックＭＣＬＫが必要とな
ることから、不要輻射対策としてのその効果は極めて大
である。
高くても、配線の引き回しに起因する不要輻射を軽減で
きる。本例の場合には、６ドット同時サンプリングの液
晶表示装置の水平駆動系への適用を想定しているので、
マスタークロックＭＣＬＫは水平クロックＨＣＫの１２
倍の周波数となるが、１２ドット同時サンプリングの液
晶表示装置であれば、水平クロックＨＣＫの２４倍の非
常に高い周波数のマスタークロックＭＣＬＫが必要とな
ることから、不要輻射対策としてのその効果は極めて大
である。
【００１９】また、ＰＬＬ回路１９の内蔵によって不要
輻射対策ができることで、不要輻射対策のための専用の
部品を設ける必要もなく、その分だけ低コストにて実現
できることになる。さらに、マスタークロックＭＣＬＫ
の伝送のための配線ラインが不要になったことで、その
配線のためのスペースを確保する必要がないため、その
分だけ外部基板の面積を縮小できることにもなる。
輻射対策ができることで、不要輻射対策のための専用の
部品を設ける必要もなく、その分だけ低コストにて実現
できることになる。さらに、マスタークロックＭＣＬＫ
の伝送のための配線ラインが不要になったことで、その
配線のためのスペースを確保する必要がないため、その
分だけ外部基板の面積を縮小できることにもなる。
【００２０】なお、上記実施形態においては、６ドット
同時サンプリングの液晶表示装置に適用した場合につい
て説明したが、これに限定されるものではなく、１２ド
ット同時サンプリングの液晶表示装置などにも同様に適
用可能である。
同時サンプリングの液晶表示装置に適用した場合につい
て説明したが、これに限定されるものではなく、１２ド
ット同時サンプリングの液晶表示装置などにも同様に適
用可能である。
【００２１】
【発明の効果】以上説明したように、本発明によれば、
マスタークロックに基づいてビデオ信号をサンプルホー
ルドするサンプルホールド回路において、マスタークロ
ックを生成するＰＬＬ回路を内蔵したことにより、マス
タークロックを伝送するための配線を外部基板に引き回
す必要がなくなるため、配線の引き回しに起因する不要
輻射を軽減できることになる。
マスタークロックに基づいてビデオ信号をサンプルホー
ルドするサンプルホールド回路において、マスタークロ
ックを生成するＰＬＬ回路を内蔵したことにより、マス
タークロックを伝送するための配線を外部基板に引き回
す必要がなくなるため、配線の引き回しに起因する不要
輻射を軽減できることになる。
【図１】本発明の一実施形態を示すブロック図である。
【図２】マスタークロックＭＣＬＫに対するサンプルホ
ールドパルスＳＨＰのタイミング関係を示すタイミング
チャートである。
ールドパルスＳＨＰのタイミング関係を示すタイミング
チャートである。
【図３】ＰＬＬ回路の回路構成の一例を示すブロック図
である。
である。
【図４】水平スタートパルスＨＳＴのタイミング制御の
概念を説明するためのタイミングチャートである。
概念を説明するためのタイミングチャートである。
【図５】従来例を示すブロック図である。
１０…サンプルホールド回路、１２〜１７…サンプルホ
ールド部、１８…ＳＨＰ（サンプルホールドパルス）発
生回路、１９…ＰＬＬ回路、２０…タイミング制御回
路、２１…位相比較回路、２３…ＶＣＯ（電圧制御発振
器）、２４，２５…分周器
ールド部、１８…ＳＨＰ（サンプルホールドパルス）発
生回路、１９…ＰＬＬ回路、２０…タイミング制御回
路、２１…位相比較回路、２３…ＶＣＯ（電圧制御発振
器）、２４，２５…分周器
Claims (4)
- 【請求項１】 マスタークロックに基づいてビデオ信号
をサンプルホールドするサンプルホールド回路であっ
て、 外部から与えられる比較基準信号に同期して前記マスタ
ークロックを生成するＰＬＬ回路を同一基板上に有する
ことを特徴とするサンプルホールド回路。 - 【請求項２】 前記ＰＬＬ回路は、外部から与えられる
情報に応じて前記マスタークロックの位相調整が可能で
あることを特徴とする請求項１記載のサンプルホールド
回路。 - 【請求項３】 前記ＰＬＬ回路は、前記マスタークロッ
クを分周することによって前記ビデオ信号に基づく表示
画面の水平方向の位置を決める基準となる水平スタート
パルスを発生することを特徴とする請求項１記載のサン
プルホールド回路。 - 【請求項４】 外部から与えられる情報に応じて前記水
平スタートパルスのタイミングを制御する手段を有する
ことを特徴とする請求項３記載のサンプルホールド回
路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9161005A JPH117268A (ja) | 1997-06-18 | 1997-06-18 | サンプルホールド回路 |
| US09/097,391 US6469699B2 (en) | 1997-06-18 | 1998-06-16 | Sample hold circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9161005A JPH117268A (ja) | 1997-06-18 | 1997-06-18 | サンプルホールド回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH117268A true JPH117268A (ja) | 1999-01-12 |
Family
ID=15726776
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9161005A Pending JPH117268A (ja) | 1997-06-18 | 1997-06-18 | サンプルホールド回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6469699B2 (ja) |
| JP (1) | JPH117268A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7830348B2 (en) | 2003-12-11 | 2010-11-09 | Au Optronics Corporation | Integrated circuit for liquid crystal display device |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6987823B1 (en) * | 2000-02-07 | 2006-01-17 | Rambus Inc. | System and method for aligning internal transmit and receive clocks |
| KR101279124B1 (ko) * | 2009-12-28 | 2013-06-26 | 엘지디스플레이 주식회사 | 액정표시장치와 그 ｆｐｇａ 초기화 방법 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2892444B2 (ja) * | 1990-06-14 | 1999-05-17 | シャープ株式会社 | 表示装置の列電極駆動回路 |
| JP2957799B2 (ja) * | 1992-03-31 | 1999-10-06 | シャープ株式会社 | 表示装置の表示駆動用サンプルホールド回路 |
| JPH05328268A (ja) * | 1992-05-27 | 1993-12-10 | Toshiba Corp | 液晶表示装置 |
| JP3442449B2 (ja) * | 1993-12-25 | 2003-09-02 | 株式会社半導体エネルギー研究所 | 表示装置及びその駆動回路 |
| TW340937B (en) * | 1995-09-28 | 1998-09-21 | Toshiba Co Ltd | Display controller and display control method |
| JPH09101763A (ja) * | 1995-10-05 | 1997-04-15 | Sharp Corp | 画像表示装置の駆動回路 |
| WO1997015041A1 (en) * | 1995-10-16 | 1997-04-24 | Kabushiki Kaisha Toshiba | Display |
| JP2792490B2 (ja) * | 1995-12-20 | 1998-09-03 | 日本電気株式会社 | 液晶表示装置用駆動回路のサンプルホールド回路 |
-
1997
- 1997-06-18 JP JP9161005A patent/JPH117268A/ja active Pending
-
1998
- 1998-06-16 US US09/097,391 patent/US6469699B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7830348B2 (en) | 2003-12-11 | 2010-11-09 | Au Optronics Corporation | Integrated circuit for liquid crystal display device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20010043186A1 (en) | 2001-11-22 |
| US6469699B2 (en) | 2002-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004233581A (ja) | 表示装置駆動回路 | |
| KR200204617Y1 (ko) | Lcd모니터의 수직화면 제어장치 | |
| US6040828A (en) | Liquid crystal display | |
| JPH07110667A (ja) | 液晶表示装置用のドット・クロック生成装置 | |
| JPH117268A (ja) | サンプルホールド回路 | |
| JPH07311561A (ja) | 液晶表示駆動装置 | |
| JP3226464B2 (ja) | ３相クロックパルス発生回路 | |
| JPH10143133A (ja) | Ｏｓｄ装置 | |
| JP3679873B2 (ja) | 表示装置 | |
| KR100220856B1 (ko) | 액정표시장치의 구동방법 | |
| JP4322838B2 (ja) | 表示装置 | |
| JP2785327B2 (ja) | 表示制御装置及びこれを用いる表示装置 | |
| JP2000338926A (ja) | 画像表示装置 | |
| JPH05249935A (ja) | 画像処理回路 | |
| JPH10304283A (ja) | 液晶表示装置 | |
| JPH09297555A (ja) | ドットクロック再生装置 | |
| KR100266164B1 (ko) | 분할된 화면 동기 구현 방법 및 장치(Method for Emboding Sync of Divided Picture and Apparatus thereof) | |
| KR100268107B1 (ko) | 데이터 지연 조정 회로가 형성되어 있는 액정 표시 장치 | |
| JP2715179B2 (ja) | マイクロコンピュータ | |
| JPH10271419A (ja) | 液晶表示装置 | |
| KR100290845B1 (ko) | 평판디스플레이시스템의동기신호처리장치 | |
| JP3280724B2 (ja) | 画像インタフェース回路 | |
| JP3965978B2 (ja) | 液晶パネル駆動システム及び液晶表示装置 | |
| JP2001075071A (ja) | 液晶表示装置 | |
| JP2000020009A (ja) | クロック調整回路及びそれを用いた画像表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040428 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040511 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040712 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040914 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041112 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20041125 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20041224 |