JP2715179B2 - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JP2715179B2 JP2715179B2 JP2204124A JP20412490A JP2715179B2 JP 2715179 B2 JP2715179 B2 JP 2715179B2 JP 2204124 A JP2204124 A JP 2204124A JP 20412490 A JP20412490 A JP 20412490A JP 2715179 B2 JP2715179 B2 JP 2715179B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- screen display
- oscillator
- cpu
- synchronized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はTV等の表示画面に文字、数字、記号等のキャ
ラクタを表示させる画面表示機能を有するマイクロコン
ピュータに関する。
ラクタを表示させる画面表示機能を有するマイクロコン
ピュータに関する。
第５図は従来の画面表示機能を有するマイクロコンピ
ュータの構成を示すブロック図である。このマイクロコ
ンピュータは主にTVのチューナ制御を行い、付加的にTV
の表示画面にチャンネル番号、音量レベル等のキャラク
タ表示を行う画面表示機能を有している。図において１
はCPUであり、主にチューナ制御を行い、外部のCPUクロ
ック発振器４からのCPUクロックCKにより動作する。CPU
クロック発生器４は水晶振動子を用いてなり、その出力
を適宜分周してCPUクロックCKを生成する。CPUクロック
CKは画面表示用クロック制御回路３にも与えられ、特定
周期の水平同期信号に同期した画面表示用のクロックパ
ルスを生成する。生成されたクロックパルスは画面表示
装置２に与えられ、画面表示装置２は与えられたクロッ
クパルスにより表示位置を制御してTV等の表示画面にキ
ャラクタを表示する。このように従来のマイクロコンピ
ュータではCPUクロックCKでCPU1及び画面表示装置２の
双方を動作させていた。
ュータの構成を示すブロック図である。このマイクロコ
ンピュータは主にTVのチューナ制御を行い、付加的にTV
の表示画面にチャンネル番号、音量レベル等のキャラク
タ表示を行う画面表示機能を有している。図において１
はCPUであり、主にチューナ制御を行い、外部のCPUクロ
ック発振器４からのCPUクロックCKにより動作する。CPU
クロック発生器４は水晶振動子を用いてなり、その出力
を適宜分周してCPUクロックCKを生成する。CPUクロック
CKは画面表示用クロック制御回路３にも与えられ、特定
周期の水平同期信号に同期した画面表示用のクロックパ
ルスを生成する。生成されたクロックパルスは画面表示
装置２に与えられ、画面表示装置２は与えられたクロッ
クパルスにより表示位置を制御してTV等の表示画面にキ
ャラクタを表示する。このように従来のマイクロコンピ
ュータではCPUクロックCKでCPU1及び画面表示装置２の
双方を動作させていた。
しかしながら１つのクロック（CPUクロックCK）でCPU
1と画面表示装置２とを動作させると、画面表示装置２
の動作周波数がCPUクロックCKの周波数で制限されるの
で、TV等の表示画面にキャラクタを表示させる場合に、
水平方向の表示位置を調節するのが困難になるという問
題があった。即ち、画面表示装置２の動作クロックがCP
UクロックCKにより制御されるので、クロックパルス数
により水平方向の表示位置を定める場合、表示位置がク
ロックパルス数によって一定に定められてしまい、クロ
ックパルス数が一定であると表示位置を左右に調節でき
ないことになる。
1と画面表示装置２とを動作させると、画面表示装置２
の動作周波数がCPUクロックCKの周波数で制限されるの
で、TV等の表示画面にキャラクタを表示させる場合に、
水平方向の表示位置を調節するのが困難になるという問
題があった。即ち、画面表示装置２の動作クロックがCP
UクロックCKにより制御されるので、クロックパルス数
により水平方向の表示位置を定める場合、表示位置がク
ロックパルス数によって一定に定められてしまい、クロ
ックパルス数が一定であると表示位置を左右に調節でき
ないことになる。
また高品位TVで用いられる倍スキャン機能で文字表示
を行いたい場合、従来のTVでは水平同期信号の周期が6
3.5μsecであるのに対して高品位TVではその半分の31.2
5μsecであるので、動作周波数を２倍にする必要があ
る。それにより画面表示機能を従来のTVと同様に用いる
ことができるが、動作周波数がCPUクロックの周波数に
制御され２倍にできない場合は、従来のTVの表示画面に
表示されているキャラクタ数の半分しか高品位TVの表示
画面に表示できないという問題が生じることになる。即
ち水平同期信号の異なる様々なTVシステムに対応できな
いことになる。
を行いたい場合、従来のTVでは水平同期信号の周期が6
3.5μsecであるのに対して高品位TVではその半分の31.2
5μsecであるので、動作周波数を２倍にする必要があ
る。それにより画面表示機能を従来のTVと同様に用いる
ことができるが、動作周波数がCPUクロックの周波数に
制御され２倍にできない場合は、従来のTVの表示画面に
表示されているキャラクタ数の半分しか高品位TVの表示
画面に表示できないという問題が生じることになる。即
ち水平同期信号の異なる様々なTVシステムに対応できな
いことになる。
本発明は斯かる事情に鑑みなされたものであり、画面
表示装置の動作クロックとしてCPUクロック又は別の画
面表示用発振器からのクロックを選択できると共に、種
々のクロック発振器を用いても動作可能なように切換え
ることができ、様々なシステムに応じて使用できるマイ
クロコンピュータを提供することを目的にする。
表示装置の動作クロックとしてCPUクロック又は別の画
面表示用発振器からのクロックを選択できると共に、種
々のクロック発振器を用いても動作可能なように切換え
ることができ、様々なシステムに応じて使用できるマイ
クロコンピュータを提供することを目的にする。
本発明に係るマイクロコンピュータは、外部から与え
られた第１のクロックCKで動作するCPUと、表示画面に
文字、記号等のキャラクタを表示させる画面表示手段と
を備えたマイクロコンピュータにおいて、入力されたク
ロックを水平同期信号にタイミングを合わせるべく制御
する画面表示用クロック制御手段と、水平同期信号と同
期がとれていない第１のクロックCKと該第１のクロック
CKと周期が異なり、外部の画面表示用発振器にて生成さ
れた第２のクロックCK1とを選択して前記画面表示用ク
ロック制御手段へ入力する第１のスイッチング手段と、
前記外部の画面表示用発振器にて生成された水平同期信
号と同期がとれているクロックCK2と前記画面表示用ク
ロック制御手段から出力されたクロックとを選択して画
面表示手段へ入力する第２のスイッチング手段と、外部
の画面表示用発振器にて生成されたクロックであって、
水平同期信号にタイミングを合わせる必要があるクロッ
クCK1の場合には前記画面表示用クロック制御手段を介
して同期したクロックを画面表示手段へ入力し、また同
期をとる必要がないクロックCK2の場合には、画面表示
用クロック制御手段を経ることなく画面表示手段へ入力
するよう前記第1,第２のスイッチング手段を制御する手
段とを備えたことを特徴とする。
られた第１のクロックCKで動作するCPUと、表示画面に
文字、記号等のキャラクタを表示させる画面表示手段と
を備えたマイクロコンピュータにおいて、入力されたク
ロックを水平同期信号にタイミングを合わせるべく制御
する画面表示用クロック制御手段と、水平同期信号と同
期がとれていない第１のクロックCKと該第１のクロック
CKと周期が異なり、外部の画面表示用発振器にて生成さ
れた第２のクロックCK1とを選択して前記画面表示用ク
ロック制御手段へ入力する第１のスイッチング手段と、
前記外部の画面表示用発振器にて生成された水平同期信
号と同期がとれているクロックCK2と前記画面表示用ク
ロック制御手段から出力されたクロックとを選択して画
面表示手段へ入力する第２のスイッチング手段と、外部
の画面表示用発振器にて生成されたクロックであって、
水平同期信号にタイミングを合わせる必要があるクロッ
クCK1の場合には前記画面表示用クロック制御手段を介
して同期したクロックを画面表示手段へ入力し、また同
期をとる必要がないクロックCK2の場合には、画面表示
用クロック制御手段を経ることなく画面表示手段へ入力
するよう前記第1,第２のスイッチング手段を制御する手
段とを備えたことを特徴とする。
本発明においては、画面表示手段の動作がCPUを動作
させる第１のクロックCK、又はそれと周期が異なる第２
のクロックCK1、若しくはCK2のいずれかで行われる。こ
れによりCPUの動作周波数に無関係に画面表示手段の動
作周波数を変えることができる。
させる第１のクロックCK、又はそれと周期が異なる第２
のクロックCK1、若しくはCK2のいずれかで行われる。こ
れによりCPUの動作周波数に無関係に画面表示手段の動
作周波数を変えることができる。
以下、本発明をその実施例を示す地面に基づいて詳述
する。第１図は本発明に係るマイクロコンピュータの構
成を示すブロック図である。このマイクロコンピュータ
は主にTVのチューナ制御を行い、付加的にTVの表示画面
にチャンネル番号、音量レベル等のキャラクタ表示を行
う画面表示機能を有している。図において１はCPUであ
り、主にチューナ制御を行い、外部のCPUクロック発振
器４で生成される第１のクロックたるCPUクロックCKに
より動作する。CPUクロック発振器４は水晶振動子を用
いてなり、その出力を適宜分周してCPUクロックCKを生
成する。CPUクロックCKはスイッチング手段であるクロ
ックパルス選択回路8aの一入力端子に与えられる。クロ
ックパルス選択回路8aの他入力端子には外付けの画面表
示用発振器５の第１発振器5aからのクロックである第１
クロックパルスCK1が与えられる。
する。第１図は本発明に係るマイクロコンピュータの構
成を示すブロック図である。このマイクロコンピュータ
は主にTVのチューナ制御を行い、付加的にTVの表示画面
にチャンネル番号、音量レベル等のキャラクタ表示を行
う画面表示機能を有している。図において１はCPUであ
り、主にチューナ制御を行い、外部のCPUクロック発振
器４で生成される第１のクロックたるCPUクロックCKに
より動作する。CPUクロック発振器４は水晶振動子を用
いてなり、その出力を適宜分周してCPUクロックCKを生
成する。CPUクロックCKはスイッチング手段であるクロ
ックパルス選択回路8aの一入力端子に与えられる。クロ
ックパルス選択回路8aの他入力端子には外付けの画面表
示用発振器５の第１発振器5aからのクロックである第１
クロックパルスCK1が与えられる。
第１発振器5aは水晶振動子を用いたものであり、第１
クロックパルスCK1を生成する。画面表示用発振器５は
他にRC発振回路又はLC発振回路からなる第２発振器5bを
有しており、第２発振器5bはクロックである第２クロッ
クパルスCK2を生成する。クロックパルス選択回路8aの
選択結果のクロックパルスは画面表示用クロック制御回
路３に与えられ、特定周期の信号である表示用の水平同
期信号との同期がはかられる。CPUクロック発振器４及
び第１発振器5aに用いられる水晶振動子は安定した周波
数のクロックを発振できるが、発振を開始させるには水
晶振動子に電圧印加後、クロック発生までにわずかの時
間ずれが生じるので、通常発振を停止させずに用いる。
このため、水晶振動子で生成されたクロックを後述する
画面表示装置２の動作クロックとして用いる場合は、画
面表示用クロック制御回路３に一旦入力して水平同期信
号のタイミングに合わせて発振を開始するようなクロッ
クパルスを生成する必要がある。
クロックパルスCK1を生成する。画面表示用発振器５は
他にRC発振回路又はLC発振回路からなる第２発振器5bを
有しており、第２発振器5bはクロックである第２クロッ
クパルスCK2を生成する。クロックパルス選択回路8aの
選択結果のクロックパルスは画面表示用クロック制御回
路３に与えられ、特定周期の信号である表示用の水平同
期信号との同期がはかられる。CPUクロック発振器４及
び第１発振器5aに用いられる水晶振動子は安定した周波
数のクロックを発振できるが、発振を開始させるには水
晶振動子に電圧印加後、クロック発生までにわずかの時
間ずれが生じるので、通常発振を停止させずに用いる。
このため、水晶振動子で生成されたクロックを後述する
画面表示装置２の動作クロックとして用いる場合は、画
面表示用クロック制御回路３に一旦入力して水平同期信
号のタイミングに合わせて発振を開始するようなクロッ
クパルスを生成する必要がある。
生成されたクロックパルスはスイッチング手段である
クロックパルス選択回路8bの一入力端子に与えられる。
クロックパルス選択回路8bの他入力端子には画面表示用
発振器５の第２発振器5bからの水平同期信号に同期させ
た第２クロックパルスCK2が与えられ、それらのいずれ
かを切換える。その選択結果のクロックパルスは画面表
示装置２の与えられ、与えられたクロックパルスを動作
クロックとして画面表示装置２が動作する。
クロックパルス選択回路8bの一入力端子に与えられる。
クロックパルス選択回路8bの他入力端子には画面表示用
発振器５の第２発振器5bからの水平同期信号に同期させ
た第２クロックパルスCK2が与えられ、それらのいずれ
かを切換える。その選択結果のクロックパルスは画面表
示装置２の与えられ、与えられたクロックパルスを動作
クロックとして画面表示装置２が動作する。
一方、CPU1はメモリ６に格納されたソフトウェアによ
り動作する。メモリ６には後述するレジスタ７に格納す
るデータが格納されており、CPU1を介して前記データが
レジスタ７に与えられる。レジスタ７は例えば８ビット
のレジスタであり、その例えば下位３ビットの値がクロ
ックパルス選択回路8a,8bにCPU1の命令によって出力さ
れる。
り動作する。メモリ６には後述するレジスタ７に格納す
るデータが格納されており、CPU1を介して前記データが
レジスタ７に与えられる。レジスタ７は例えば８ビット
のレジスタであり、その例えば下位３ビットの値がクロ
ックパルス選択回路8a,8bにCPU1の命令によって出力さ
れる。
このような構成とすることによりCPU1はCPUクロックC
Kで動作するが、画面表示装置２はCPUクロックCK又は外
付けの画面表示用発振器５からのクロックパルスのいず
れかを用いても動作可能なようにソフトウエア的に選択
可能になる。
Kで動作するが、画面表示装置２はCPUクロックCK又は外
付けの画面表示用発振器５からのクロックパルスのいず
れかを用いても動作可能なようにソフトウエア的に選択
可能になる。
即ちCPU1がメモリ６に格納されたソフトウエアに基づ
き、レジスタ７に命令を与え、レジスタ７から３ビット
の選択信号がクロックパルス選択回路8a,8bに与えられ
る。
き、レジスタ７に命令を与え、レジスタ７から３ビット
の選択信号がクロックパルス選択回路8a,8bに与えられ
る。
第２図はクロックパルス選択回路8a,8bの一例を示す
回路図であり、レジスタ７から各クロックパルス選択回
路8a,8bにはレジスタ７の下位３ビットが選択信号Ra,R
b,Rcとして与えられる。選択信号Raはクロックパルス選
択回路8aのナンドゲート81aの一端及びインバータ９を
介してクロックパルス選択回路8bのナンドゲート81b一
端に与えられる。ナンドゲート81a,81bの他端には画面
表示用発振器５からのクロックパルスが与えられてお
り、選択信号Raが“1"のときにクロック選択回路8aが制
御され、選択信号Raが“0"のときクロック制御回路8bが
制御される。ナンドゲート81a,81bの出力はアンドゲー
ト83a,83bの一端に与えられ、その他端にはインバータ8
2a,82bを介して選択信号Rb,Rcが各別に与えられてい
る。また選択信号Rb,Rcはアントゲート84a,84bの一端に
も各別に与えられる。アンドゲート84aの他端にはCPUク
ロックCKが、またアンドゲート84bの他端には画面表示
用クロック制御回路３の出力クロックパルスが与えられ
る。アンドゲート83a,84a、83b,84bの出力はノアゲート
85a,85bに各別に与えられる。選択信号Rb及び同Rcが
“1"の場合はアンドゲート84a,84b側の出力、即ちCPUク
ロック発振器４からのCPUクロックCKが選択され、この
場合、選択信号Raの“1",“0"に拘らず、CPUクロックCK
が選択される。また選択信号Ra＝１、Rb＝０、Rc＝１の
場合、アンドゲート83a,84b側の出力、即ち画面表示用
発振器５の第１発振器5aからの第１クロックパルスCK1
が選択される。また選択信号Ra＝０、Rc＝０の場合は、
アンドゲート83b側の出力、即ち画面表示用発振器５の
第２発振器5bからの第２クロックパルスCK2が選択され
る。この場合選択信号Rbの“1",“0"に拘らず、第２ク
ロックパルスCK2が選択される。以上のことを第１表に
まとめて示す。
回路図であり、レジスタ７から各クロックパルス選択回
路8a,8bにはレジスタ７の下位３ビットが選択信号Ra,R
b,Rcとして与えられる。選択信号Raはクロックパルス選
択回路8aのナンドゲート81aの一端及びインバータ９を
介してクロックパルス選択回路8bのナンドゲート81b一
端に与えられる。ナンドゲート81a,81bの他端には画面
表示用発振器５からのクロックパルスが与えられてお
り、選択信号Raが“1"のときにクロック選択回路8aが制
御され、選択信号Raが“0"のときクロック制御回路8bが
制御される。ナンドゲート81a,81bの出力はアンドゲー
ト83a,83bの一端に与えられ、その他端にはインバータ8
2a,82bを介して選択信号Rb,Rcが各別に与えられてい
る。また選択信号Rb,Rcはアントゲート84a,84bの一端に
も各別に与えられる。アンドゲート84aの他端にはCPUク
ロックCKが、またアンドゲート84bの他端には画面表示
用クロック制御回路３の出力クロックパルスが与えられ
る。アンドゲート83a,84a、83b,84bの出力はノアゲート
85a,85bに各別に与えられる。選択信号Rb及び同Rcが
“1"の場合はアンドゲート84a,84b側の出力、即ちCPUク
ロック発振器４からのCPUクロックCKが選択され、この
場合、選択信号Raの“1",“0"に拘らず、CPUクロックCK
が選択される。また選択信号Ra＝１、Rb＝０、Rc＝１の
場合、アンドゲート83a,84b側の出力、即ち画面表示用
発振器５の第１発振器5aからの第１クロックパルスCK1
が選択される。また選択信号Ra＝０、Rc＝０の場合は、
アンドゲート83b側の出力、即ち画面表示用発振器５の
第２発振器5bからの第２クロックパルスCK2が選択され
る。この場合選択信号Rbの“1",“0"に拘らず、第２ク
ロックパルスCK2が選択される。以上のことを第１表に
まとめて示す。
このようにレジスタ７内の値により、CPUクロックCK
又は外部の画面表示用発振器５のクロックを選択できる
と共に、さらに画面表示用の２種のクロック（水晶振動
子又はRC,LC発振回路）を選択できることになる。
又は外部の画面表示用発振器５のクロックを選択できる
と共に、さらに画面表示用の２種のクロック（水晶振動
子又はRC,LC発振回路）を選択できることになる。
第３図は画面表示用発振器５として水晶振動子を用い
た第１発振器5aが選択された場合のブロック図であり、
水晶振動子は前述した如く停止させずに用いるので画面
表示用クロック制御回路３に一旦入力し、水平同期信号
のタイミングに合わせて発振を開始するようにする。
た第１発振器5aが選択された場合のブロック図であり、
水晶振動子は前述した如く停止させずに用いるので画面
表示用クロック制御回路３に一旦入力し、水平同期信号
のタイミングに合わせて発振を開始するようにする。
第４図は画面表示用発振器５としてRCまたはLC発振回
路を用いた第２発振器5bが選択された場合のブロック図
であり、RC又はLC発振回路の場合はクロック信号を開始
させても直ちにクロックパルスを生成することができる
ので、画面表示用クロック制御回路３に入力する必要が
なく、直接画面表示装置３の動作クロックに用いること
ができる。
路を用いた第２発振器5bが選択された場合のブロック図
であり、RC又はLC発振回路の場合はクロック信号を開始
させても直ちにクロックパルスを生成することができる
ので、画面表示用クロック制御回路３に入力する必要が
なく、直接画面表示装置３の動作クロックに用いること
ができる。
このようにクロックパルス選択回路8a,8bを取付ける
ことにより、CPUクロックCKの周波数に束縛されること
がなくなり、画面表示装置２の動作クロックには、画面
表示用発振器５のクロックを用いることができ動作周波
数を容易に変更することができる。
ことにより、CPUクロックCKの周波数に束縛されること
がなくなり、画面表示装置２の動作クロックには、画面
表示用発振器５のクロックを用いることができ動作周波
数を容易に変更することができる。
またクロックパルス選択回路を画面表示用クロック制
御回路の前後に設けることにより、画面表示用発振には
水晶振動子、RC発振回路、LC発振回路のいずれでも使用
可能である。さらに画面表示装置２の動作クロックとし
てCPUクロックを選択しても動作できるので、その場
合、画面表示用発振器を外付けする必要がなくなり、ピ
ン数を少なくすることができる。
御回路の前後に設けることにより、画面表示用発振には
水晶振動子、RC発振回路、LC発振回路のいずれでも使用
可能である。さらに画面表示装置２の動作クロックとし
てCPUクロックを選択しても動作できるので、その場
合、画面表示用発振器を外付けする必要がなくなり、ピ
ン数を少なくすることができる。
この発明のマイクロコンピュータを用いることによ
り、TVのシステム設計者は画面表示装置の動作クロック
のパルス発生源を幾通りにも選択できることになる。
り、TVのシステム設計者は画面表示装置の動作クロック
のパルス発生源を幾通りにも選択できることになる。
以上の如く本発明にあっては水平同期信号にタイミン
グを合わせるべく制御する画面表示用クロック制御手段
と、第1,第２のスイッチング手段と、これら両スイッチ
ング手段を制御する手段とを備えるから、外部において
用いる発振器として同期、非同期の如何を問わず用いる
ことが可能となり、発振器の適用範囲が広く、また画面
表示用クロック制御手段は表示用クロック入力波形が水
平同期信号と同期がとれていない場合にも、これらを同
期させる機能を備えるから、様々な発振周波数にも対応
が可能であり画面表示の自由度を高くすることが可能と
なり、様々なシステムの設計に応じた適用が可能となる
等、本発明は優れた効果を奏する。
グを合わせるべく制御する画面表示用クロック制御手段
と、第1,第２のスイッチング手段と、これら両スイッチ
ング手段を制御する手段とを備えるから、外部において
用いる発振器として同期、非同期の如何を問わず用いる
ことが可能となり、発振器の適用範囲が広く、また画面
表示用クロック制御手段は表示用クロック入力波形が水
平同期信号と同期がとれていない場合にも、これらを同
期させる機能を備えるから、様々な発振周波数にも対応
が可能であり画面表示の自由度を高くすることが可能と
なり、様々なシステムの設計に応じた適用が可能となる
等、本発明は優れた効果を奏する。
第１図は本発明に係るマイクロコンピュータの構成を示
すブロック図、第２図はクロックパルス選択回路の構成
を主に示すブロック図、第３図、第４図はクロックパル
ス選択回路が画面表示用発振器を選択したときの構成を
示す図、第５図は従来のマイクロコンピュータの構成を
示すブロック図である。 １……CPU、２……画面表示装置、４……CPUクロック発
振器、５……画面表示用発振器、8a,8b……クロックパ
ルス選択回路 なお、図中、同一符号は同一、又は相当部分を示す。
すブロック図、第２図はクロックパルス選択回路の構成
を主に示すブロック図、第３図、第４図はクロックパル
ス選択回路が画面表示用発振器を選択したときの構成を
示す図、第５図は従来のマイクロコンピュータの構成を
示すブロック図である。 １……CPU、２……画面表示装置、４……CPUクロック発
振器、５……画面表示用発振器、8a,8b……クロックパ
ルス選択回路 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 【請求項１】外部から与えられた第１のクロックCKで動
作するCPUと、表示画面に文字、記号等のキャラクタを
表示させる画面表示手段とを備えたマイクロコンピュー
タにおいて、 入力されたクロックを水平同期信号にタイミングを合わ
せるべく制御する画面表示用クロック制御手段と、 水平同期信号と同期がとれていない第１のクロックCKと
該第１のクロックCKと周期が異なり、外部の画面表示用
発振器にて生成された第２のクロックCK1とを選択して
前記画面表示用クロック制御手段へ入力する第１のスイ
ッチング手段と、 前記外部の画面表示用発振器にて生成された水平同期信
号と同期がとれているクロックCK2と前記画面表示用ク
ロック制御手段から出力されたクロックとを選択して画
面表示手段へ入力する第２のスイッチング手段と、 外部の画面表示用発振器にて生成されたクロックであっ
て、水平同期信号にタイミングを合わせる必要があるク
ロックCK1の場合には前記画面表示用クロック制御手段
を介して同期したクロックを画面表示手段へ入力し、ま
た同期をとる必要がないクロックCK2の場合には、画面
表示用クロック制御手段を経ることなく画面表示手段へ
入力するよう前記第1,第２のスイッチング手段を制御す
る手段とを備えたことを特徴とするマイクロコンピュー
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2204124A JP2715179B2 (ja) | 1990-07-30 | 1990-07-30 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2204124A JP2715179B2 (ja) | 1990-07-30 | 1990-07-30 | マイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0486788A JPH0486788A (ja) | 1992-03-19 |
| JP2715179B2 true JP2715179B2 (ja) | 1998-02-18 |
Family
ID=16485222
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2204124A Expired - Fee Related JP2715179B2 (ja) | 1990-07-30 | 1990-07-30 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2715179B2 (ja) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5846729A (ja) * | 1981-09-12 | 1983-03-18 | Japan Radio Co Ltd | 周波数帯自動同調可変周波数発振器 |
| JPS58106594A (ja) * | 1981-12-19 | 1983-06-24 | 株式会社東芝 | デジタル回路 |
| JPS60202480A (ja) * | 1984-03-27 | 1985-10-12 | パイオニア株式会社 | 画面制御方法 |
| JPS622792A (ja) * | 1985-06-27 | 1987-01-08 | Sharp Corp | 映像変換装置 |
| JPS63142453A (ja) * | 1986-12-05 | 1988-06-14 | Hitachi Ltd | 半導体集積回路装置 |
| JPH01142227U (ja) * | 1988-03-23 | 1989-09-29 |
-
1990
- 1990-07-30 JP JP2204124A patent/JP2715179B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0486788A (ja) | 1992-03-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01300296A (ja) | 表示制御方式 | |
| KR100574956B1 (ko) | 시스템 클럭에 동기 되는 전압 기준 클럭을 발생하는 전압기준 클럭 발생 회로 및 방법 | |
| KR960032278A (ko) | 디스플레이 장치 및 디스플레이 패널용 타이밍신호 생성방법 | |
| KR100935821B1 (ko) | 도트 클럭 생성 회로, 반도체 디바이스, 및 도트 클럭 생성방법 | |
| JP2715179B2 (ja) | マイクロコンピュータ | |
| KR970007781A (ko) | Lcd 구동용 타이밍 발생기 | |
| JP2954043B2 (ja) | Ｏｓｄ装置 | |
| JPH07311561A (ja) | 液晶表示駆動装置 | |
| US6469699B2 (en) | Sample hold circuit | |
| JP2728570B2 (ja) | マトリクス表示装置 | |
| JPH0787391A (ja) | 信号波形表示装置及び表示方法 | |
| KR100220856B1 (ko) | 액정표시장치의 구동방법 | |
| JPH07160222A (ja) | 液晶表示装置 | |
| JPH05249935A (ja) | 画像処理回路 | |
| KR100266164B1 (ko) | 분할된 화면 동기 구현 방법 및 장치(Method for Emboding Sync of Divided Picture and Apparatus thereof) | |
| KR970031912A (ko) | 온스크린 디스플레이용 동기신호 생성장치 | |
| KR910010113B1 (ko) | 다중화면 발생시스템에서 소화면 절환시 새 데이타 기입 및 플리크 방지회로 | |
| KR920009008B1 (ko) | 온 스크린 표시 시스템 | |
| JPH10271419A (ja) | 液晶表示装置 | |
| KR100480559B1 (ko) | 색블링킹기능을구비한문자표시장치 | |
| KR0152930B1 (ko) | 동기신호 안정화 회로 | |
| JP3965978B2 (ja) | 液晶パネル駆動システム及び液晶表示装置 | |
| KR100294265B1 (ko) | 콤퍼지트 타입 동기 신호를 이용하여 화소 클럭을 발생하는 액정 디스플레이 장치 | |
| JP3316364B2 (ja) | 表示クロック発生回路 | |
| JPH04178711A (ja) | マイクロプロセッサ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |