JP3965978B2 - 液晶パネル駆動システム及び液晶表示装置 - Google Patents
液晶パネル駆動システム及び液晶表示装置 Download PDFInfo
- Publication number
- JP3965978B2 JP3965978B2 JP2001355634A JP2001355634A JP3965978B2 JP 3965978 B2 JP3965978 B2 JP 3965978B2 JP 2001355634 A JP2001355634 A JP 2001355634A JP 2001355634 A JP2001355634 A JP 2001355634A JP 3965978 B2 JP3965978 B2 JP 3965978B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency divider
- output signal
- frequency
- liquid crystal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は液晶パネルの駆動システムに関するものである。
【０００２】
【従来の技術】
従来、この種の液晶駆動システムとして、特開平８−２８９２３２号公報に開示されている。従来の液晶駆動システムの構成について図４に、図５に各部の動作波形を示す。以下、これらの図を用いて動作を説明する。
【０００３】
４：３パネルを駆動する場合、共通の発振器（以下、「ＶＣＯ１」という。）の出力信号ｆ１（図５）を３分の１に分周する１／３分周器２で分周して出力信号ｆ２（図５）を得ている。この１／３分周器２の出力信号ｆ２と水平同期信号入力端子１４から与えられる外部入力信号Ｈ−ＳＹＮＣとでフェーズロックループ（以下、「ＰＬＬループ」という。）３を形成し、１／３分周器２の出力信号ｆ２をモード選択スイッチのＳＷ５を介して１／Ｎ分周器で分周し、Ｎ相水平シフトクロック周波数信号ｆ３（図５）を水平シフトクロックｆ３として水平シフトクロック出力端子１５から出力する。
【０００４】
ワイドパネルを駆動する場合では、ワイド表示時に４：３パネル駆動時と同じ処理を行う。
【０００５】
一方、ワイドパネル駆動時で４：３表示を行う場合は、ＶＣＯ１の出力信号ｆ１をＰＬＬループ３から得られる、４：３表示時での両サイド黒表示部と中央表示部の切り換え信号ｆ７（図５）により切り換え、切り換え器４で１／２分周あるいは１／４分周の切り換えを行う。これによって得られた出力信号ｆ９（図５）をモード選択スイッチのＳＷ５を介して１／Ｎ分周器６で分周する。さらに、４：３表示時のＮ相水平シフトクロック周波数ｆ１０（図５）を水平シフトクロック出力端子１５から出力する。
【０００６】
以上の動作により、４：３パネルの駆動と、ワイドパネルにおいてはワイド表示時の水平シフトクロック周波数に対し、中央表示部の水平シフトクロックは０．７５倍、両サイド黒表示部のシフトクロックは１．５倍となるサイドブラックでの４：３表示が可能となる。
【０００７】
【発明が解決しようとする課題】
従来の液晶パネル駆動システムでは、複数の液晶パネルを駆動するためには、水平画素数の値により水平シフトクロックが決定するためＶＣＯ１の周波数をパネルごとに設定するが、低画素数から高画素数のパネル全てに対応するためにはＶＣＯ１の周波数設定範囲を大きく確保する必要があり、回路規模の増大や調整感度の低下の問題が発生していた。
【０００８】
また、前記ＰＬＬループに入力されるクロック信号ｆ２も変化するため、シフトクロック以外のパルスを生成するＰＬＬループ内のプログラマブルカウンタからデコードされる値も液晶パネルごとに必要となり回路の増大を招いていた。
【０００９】
本発明は上記課題を解決するもので、ＶＣＯ１の周波数設定範囲を狭くし、ＰＬＬループ内のプログラマブルカウンタの削減ができる液晶パネル駆動システムとそれを用いた液晶表示装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記問題を解決するために、本発明の液晶パネル駆動システム及び液晶表示装置は、ＶＣＯ１の発振周波数を低くする１／Ｘ分周器と、ＰＬＬループ３に入力されるクロックを一定に保つための１／Ｙ分周器を備えている。
【００１１】
【発明の実施の形態】
以下本発明の一実施形態を図面にて説明する。
【００１２】
図１は本発明の液晶パネル駆動システムの一実施形態を示す回路構成図であり、図２と図３は図１各部の動作波形図である。
【００１３】
図１において、低画素パネル時では前記従来例で必要なクロック周波数ｆ１（図２）を生成するためには、1／Ｘ分周器７の分周比を４に、1／Ｙ分周器８の分周比を１に設定することにより、従来技術に比べて４倍高い値のＶＣＯ１周波数で水平シフトクロックとそれ以外のパルスを同一に生成できる。
【００１４】
この分周器７の分周比を任意に設定することができ、これによって駆動したいパネルに必要な水平シフトクロックを生成するために必要なＶＣＯ１の発振周波数の設定を狭い範囲で実現することが可能となる。
【００１５】
次に、水平画素数が整数倍の関係にある液晶パネルの場合として、水平画素数１００ヶの４：３パネルと２００ヶの４：３パネルの場合を例に説明する。この場合、両者のパネルを駆動するために必要なパルスである水平シフトクロックは、水平画素が１００ヶのパネルに対して水平画素数２００ヶのパネルは２倍の周波数が必要となる。一方、ＰＬＬループ３から生成されるその他のパルスのタイミングは全て同一の値を採用する。
【００１６】
図３に図１各部の動作を示して以下その説明を行う。
【００１７】
水平画素数１００ヶのとき、分周器７の分周比を４、分周器８の分周比を１に設定すると、ＶＣＯ発振信号ｆ１１（図３）は、分周器７により１／４分周されてパルスｆ１が生成され、分周器２で更に１／３分周された信号ｆ２がモード選択ＳＷ５で選択され、さらに分周器６で分周されてＮ相の水平シフトクロックｆ３（図３）が出力される。
【００１８】
ＰＬＬループ３にはクロックｆ２を分周器８で１／Ｙ分周したパルスｆ１２（図３）が入力される。結果的に、ＶＣＯ１の発振周波数ｆ１１に対し水平シフトクロックｆ３は１／２４に分周され、ＰＬＬループ３に入力されるパルスｆ１２は１／１２に分周されていることになる。
【００１９】
水平画素数２００ヶのとき、分周器７の分周比を２、分周器８の分周比を２に設定すると、ＶＣＯ発振信号ｆ１１（図３）は、分周器７により１／２分周されてパルスｆ１が生成され、分周器２で更に１／３分周された信号ｆ２が前記モード選択ＳＷ５で選択され、さらに、分周器６で分周されたＮ相の水平シフトクロックｆ３（図３）が出力される。ＰＬＬループ３にはクロックｆ２を分周器８で１／２分周したパルスｆ１２（図３）が入力される。結果的に、ＶＣＯ１の発振周波数ｆ１１に対し水平シフトクロックｆ３は、１／１２に分周され、ＰＬＬループ３に入力されるパルスｆ１２は、１／１２に分周される。
【００２０】
以上の動作から明らかなように、画素数が異なってもＰＬＬループ３には同じ周波数のパルスが入力される。ＰＬＬループ３のプログラマブルカウンタ値が兼用でき、これによって回路を大幅に削減することができる。
【００２１】
一方水平シフトクロックは、画素数に対応した周波数のパルスが出力されることになる。
【００２２】
【発明の効果】
以上のように、本発明によれば、低画素から高画素まで駆動するシステムにおいてもＶＣＯ１の発振周波数設定範囲を狭くでき、かつ水平シフトクロック以外のパルスを生成するＰＬＬループ内のプログラマブルカウンタからデコードされる値も兼用することが可能であることから回路の増大を防ぐことができる。
【図面の簡単な説明】
【図１】本発明の液晶パネル表示システムの一実施形態を示す図
【図２】図１の各部波形図
【図３】図１における水平画素数が整数倍の関係にあるパネル駆動時の各部動作波形図
【図４】従来の液晶パネル駆動システムの回路構成図
【図５】図４における各部動作波形図
【符号の説明】
１ 周波数発振回路（ＶＣＯ）
２ １／３分周器
３ ＰＬＬループ
４ 切り換え器
５ モード選択スイッチ（ＳＷ）
６ １／Ｎ分周器
７ １／Ｘ分周器
８ １／Ｙ分周器
１４ 水平同期信号入力端子
１５ 水平シフトクロック出力端子
【発明の属する技術分野】
本発明は液晶パネルの駆動システムに関するものである。
【０００２】
【従来の技術】
従来、この種の液晶駆動システムとして、特開平８−２８９２３２号公報に開示されている。従来の液晶駆動システムの構成について図４に、図５に各部の動作波形を示す。以下、これらの図を用いて動作を説明する。
【０００３】
４：３パネルを駆動する場合、共通の発振器（以下、「ＶＣＯ１」という。）の出力信号ｆ１（図５）を３分の１に分周する１／３分周器２で分周して出力信号ｆ２（図５）を得ている。この１／３分周器２の出力信号ｆ２と水平同期信号入力端子１４から与えられる外部入力信号Ｈ−ＳＹＮＣとでフェーズロックループ（以下、「ＰＬＬループ」という。）３を形成し、１／３分周器２の出力信号ｆ２をモード選択スイッチのＳＷ５を介して１／Ｎ分周器で分周し、Ｎ相水平シフトクロック周波数信号ｆ３（図５）を水平シフトクロックｆ３として水平シフトクロック出力端子１５から出力する。
【０００４】
ワイドパネルを駆動する場合では、ワイド表示時に４：３パネル駆動時と同じ処理を行う。
【０００５】
一方、ワイドパネル駆動時で４：３表示を行う場合は、ＶＣＯ１の出力信号ｆ１をＰＬＬループ３から得られる、４：３表示時での両サイド黒表示部と中央表示部の切り換え信号ｆ７（図５）により切り換え、切り換え器４で１／２分周あるいは１／４分周の切り換えを行う。これによって得られた出力信号ｆ９（図５）をモード選択スイッチのＳＷ５を介して１／Ｎ分周器６で分周する。さらに、４：３表示時のＮ相水平シフトクロック周波数ｆ１０（図５）を水平シフトクロック出力端子１５から出力する。
【０００６】
以上の動作により、４：３パネルの駆動と、ワイドパネルにおいてはワイド表示時の水平シフトクロック周波数に対し、中央表示部の水平シフトクロックは０．７５倍、両サイド黒表示部のシフトクロックは１．５倍となるサイドブラックでの４：３表示が可能となる。
【０００７】
【発明が解決しようとする課題】
従来の液晶パネル駆動システムでは、複数の液晶パネルを駆動するためには、水平画素数の値により水平シフトクロックが決定するためＶＣＯ１の周波数をパネルごとに設定するが、低画素数から高画素数のパネル全てに対応するためにはＶＣＯ１の周波数設定範囲を大きく確保する必要があり、回路規模の増大や調整感度の低下の問題が発生していた。
【０００８】
また、前記ＰＬＬループに入力されるクロック信号ｆ２も変化するため、シフトクロック以外のパルスを生成するＰＬＬループ内のプログラマブルカウンタからデコードされる値も液晶パネルごとに必要となり回路の増大を招いていた。
【０００９】
本発明は上記課題を解決するもので、ＶＣＯ１の周波数設定範囲を狭くし、ＰＬＬループ内のプログラマブルカウンタの削減ができる液晶パネル駆動システムとそれを用いた液晶表示装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記問題を解決するために、本発明の液晶パネル駆動システム及び液晶表示装置は、ＶＣＯ１の発振周波数を低くする１／Ｘ分周器と、ＰＬＬループ３に入力されるクロックを一定に保つための１／Ｙ分周器を備えている。
【００１１】
【発明の実施の形態】
以下本発明の一実施形態を図面にて説明する。
【００１２】
図１は本発明の液晶パネル駆動システムの一実施形態を示す回路構成図であり、図２と図３は図１各部の動作波形図である。
【００１３】
図１において、低画素パネル時では前記従来例で必要なクロック周波数ｆ１（図２）を生成するためには、1／Ｘ分周器７の分周比を４に、1／Ｙ分周器８の分周比を１に設定することにより、従来技術に比べて４倍高い値のＶＣＯ１周波数で水平シフトクロックとそれ以外のパルスを同一に生成できる。
【００１４】
この分周器７の分周比を任意に設定することができ、これによって駆動したいパネルに必要な水平シフトクロックを生成するために必要なＶＣＯ１の発振周波数の設定を狭い範囲で実現することが可能となる。
【００１５】
次に、水平画素数が整数倍の関係にある液晶パネルの場合として、水平画素数１００ヶの４：３パネルと２００ヶの４：３パネルの場合を例に説明する。この場合、両者のパネルを駆動するために必要なパルスである水平シフトクロックは、水平画素が１００ヶのパネルに対して水平画素数２００ヶのパネルは２倍の周波数が必要となる。一方、ＰＬＬループ３から生成されるその他のパルスのタイミングは全て同一の値を採用する。
【００１６】
図３に図１各部の動作を示して以下その説明を行う。
【００１７】
水平画素数１００ヶのとき、分周器７の分周比を４、分周器８の分周比を１に設定すると、ＶＣＯ発振信号ｆ１１（図３）は、分周器７により１／４分周されてパルスｆ１が生成され、分周器２で更に１／３分周された信号ｆ２がモード選択ＳＷ５で選択され、さらに分周器６で分周されてＮ相の水平シフトクロックｆ３（図３）が出力される。
【００１８】
ＰＬＬループ３にはクロックｆ２を分周器８で１／Ｙ分周したパルスｆ１２（図３）が入力される。結果的に、ＶＣＯ１の発振周波数ｆ１１に対し水平シフトクロックｆ３は１／２４に分周され、ＰＬＬループ３に入力されるパルスｆ１２は１／１２に分周されていることになる。
【００１９】
水平画素数２００ヶのとき、分周器７の分周比を２、分周器８の分周比を２に設定すると、ＶＣＯ発振信号ｆ１１（図３）は、分周器７により１／２分周されてパルスｆ１が生成され、分周器２で更に１／３分周された信号ｆ２が前記モード選択ＳＷ５で選択され、さらに、分周器６で分周されたＮ相の水平シフトクロックｆ３（図３）が出力される。ＰＬＬループ３にはクロックｆ２を分周器８で１／２分周したパルスｆ１２（図３）が入力される。結果的に、ＶＣＯ１の発振周波数ｆ１１に対し水平シフトクロックｆ３は、１／１２に分周され、ＰＬＬループ３に入力されるパルスｆ１２は、１／１２に分周される。
【００２０】
以上の動作から明らかなように、画素数が異なってもＰＬＬループ３には同じ周波数のパルスが入力される。ＰＬＬループ３のプログラマブルカウンタ値が兼用でき、これによって回路を大幅に削減することができる。
【００２１】
一方水平シフトクロックは、画素数に対応した周波数のパルスが出力されることになる。
【００２２】
【発明の効果】
以上のように、本発明によれば、低画素から高画素まで駆動するシステムにおいてもＶＣＯ１の発振周波数設定範囲を狭くでき、かつ水平シフトクロック以外のパルスを生成するＰＬＬループ内のプログラマブルカウンタからデコードされる値も兼用することが可能であることから回路の増大を防ぐことができる。
【図面の簡単な説明】
【図１】本発明の液晶パネル表示システムの一実施形態を示す図
【図２】図１の各部波形図
【図３】図１における水平画素数が整数倍の関係にあるパネル駆動時の各部動作波形図
【図４】従来の液晶パネル駆動システムの回路構成図
【図５】図４における各部動作波形図
【符号の説明】
１ 周波数発振回路（ＶＣＯ）
２ １／３分周器
３ ＰＬＬループ
４ 切り換え器
５ モード選択スイッチ（ＳＷ）
６ １／Ｎ分周器
７ １／Ｘ分周器
８ １／Ｙ分周器
１４ 水平同期信号入力端子
１５ 水平シフトクロック出力端子
Claims (3)
- 発振器の出力信号を第１の比率で分周する第１の分周器と、
第１の分周器の出力信号を３分周した信号を出力する１／３分周器と、前記１／３分周器の出力信号を第２の比率で分周する第２の分周器と、
第２の分周器の出力信号と入力水平同期信号とが入力されるＰＬＬループと、
前記ＰＬＬループから得られる信号により、前記第１の分周器の出力信号を１／２分周するか１／４分周するかを切り換える切り換え手段と、
前記１／３分周器の出力信号と前記切り換え手段の出力信号とを外部から与えられる信号によって選択してワイド表示または４：３表示とするモード選択スイッチと、
前記モード選択スイッチからの出力を入力して１／Ｎ分周し、そのＮ相出力信号をワイド表示モードまたは４：３表示モードでのパネルのＮ相水平シフトクロックとする１／Ｎ分周器とを備えたことを特徴とする液晶パネル駆動システム。 - 前記パネルの水平画素数に応じて、前記第１の比率又は前記第２の比率を異ならせることを特徴とする請求項１記載の液晶パネル駆動システム。
- 液晶パネルと、
発振器の出力信号を第１の比率で分周する第１の分周器と、
第１の分周器の出力信号を３分周した信号を出力する１／３分周器と、前記１／３分周器の出力信号を第２の比率で分周する第２の分周器と、
第２の分周器の出力信号と入力水平同期信号とが入力されるＰＬＬループと、
前記ＰＬＬループから得られる信号により、前記第１の分周器の出力信号を１／２分周するか１／４分周するかを切り換える切り換え手段と、
前記１／３分周器の出力信号と前記切り換え手段の出力信号とを外部から与えられる信号によって選択してワイド表示または４：３表示とするモード選択スイッチと、 前記モード選択スイッチからの出力を入力して１／Ｎ分周し、そのＮ相出力信号をワイド表示モードまたは４：３表示モードでのパネルのＮ相水平シフトクロックとする１／Ｎ分周器とを備えた液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001355634A JP3965978B2 (ja) | 2001-11-21 | 2001-11-21 | 液晶パネル駆動システム及び液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001355634A JP3965978B2 (ja) | 2001-11-21 | 2001-11-21 | 液晶パネル駆動システム及び液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003157058A JP2003157058A (ja) | 2003-05-30 |
| JP3965978B2 true JP3965978B2 (ja) | 2007-08-29 |
Family
ID=19167313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001355634A Expired - Fee Related JP3965978B2 (ja) | 2001-11-21 | 2001-11-21 | 液晶パネル駆動システム及び液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3965978B2 (ja) |
-
2001
- 2001-11-21 JP JP2001355634A patent/JP3965978B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003157058A (ja) | 2003-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100510499B1 (ko) | 전자파 장해를 저감하는 액정 표시 장치를 구동하는스케일링 장치 | |
| JPH11234122A (ja) | ディジタルｐｌｌ回路とクロックの生成方法 | |
| JP2011150373A (ja) | 表示パネル制御回路および表示パネル制御方法 | |
| JP3965978B2 (ja) | 液晶パネル駆動システム及び液晶表示装置 | |
| JP3638335B2 (ja) | 液晶パネルの表示変換装置 | |
| JPH10143133A (ja) | Ｏｓｄ装置 | |
| JP3226464B2 (ja) | ３相クロックパルス発生回路 | |
| JP3707203B2 (ja) | 分周器 | |
| JP4449102B2 (ja) | 画像表示装置 | |
| JP2001228816A (ja) | 基準信号生成装置及びその信号生成方法 | |
| JPH07160222A (ja) | 液晶表示装置 | |
| JP2002043929A (ja) | 可変分周回路およびそれを使用するクロック分周方法 | |
| JP3539121B2 (ja) | ドットクロック生成回路 | |
| JPH10304283A (ja) | 液晶表示装置 | |
| JPH0944118A (ja) | インターフェイス回路 | |
| JP3276797B2 (ja) | 水平出力パルス発生回路 | |
| KR100266164B1 (ko) | 분할된 화면 동기 구현 방법 및 장치(Method for Emboding Sync of Divided Picture and Apparatus thereof) | |
| JP2994307B2 (ja) | 可変周期信号発生回路 | |
| JP2000284764A (ja) | ディスプレイ装置 | |
| JPH07212227A (ja) | クロック発生回路 | |
| JP3221562B2 (ja) | 擬似映像信号生成回路 | |
| JPH026468Y2 (ja) | ||
| JPH0983350A (ja) | クロック発生装置 | |
| JPH1188156A (ja) | クロック生成用ｐｌｌ回路 | |
| JPH10319933A (ja) | ドットクロック発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041014 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050704 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060829 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060905 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061101 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070508 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070521 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110608 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120608 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |