JP2001228816A - 基準信号生成装置及びその信号生成方法 - Google Patents
基準信号生成装置及びその信号生成方法Info
- Publication number
- JP2001228816A JP2001228816A JP2000034554A JP2000034554A JP2001228816A JP 2001228816 A JP2001228816 A JP 2001228816A JP 2000034554 A JP2000034554 A JP 2000034554A JP 2000034554 A JP2000034554 A JP 2000034554A JP 2001228816 A JP2001228816 A JP 2001228816A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- control signal
- display device
- signal
- reference signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 フレームバッファ等を不要として機器全体の
低価格化を図ることができるようにする。 【解決手段】 位相比較器と、映像表示部５の固定素子
表示デバイスのブランキング部を含めた１垂直期間当た
りのクロック数で分周する分周器３とを制御信号生成手
段として設けると共に、ＶＣＯ２を発振手段として設け
る。位相比較器１の一方の入力端子には、外部からの垂
直同期信号を供給し、また、位相比較器１の他方の入力
端子には、ＶＣＯ２の出力を分周器３で分周して供給す
る。位相比較器１において、垂直同期信号と分周出力と
の位相比較出力を生成し、この位相比較出力を制御信号
として用いてＶＣＯ２を制御する。このことにより垂直
同期信号に同期した所定の周波数（垂直同期信号の周波
数に固定素子表示デバイスのブランキング部を含めた１
垂直期間当たりのクロック数を乗じた周波数）のクロッ
ク信号を得る。
低価格化を図ることができるようにする。 【解決手段】 位相比較器と、映像表示部５の固定素子
表示デバイスのブランキング部を含めた１垂直期間当た
りのクロック数で分周する分周器３とを制御信号生成手
段として設けると共に、ＶＣＯ２を発振手段として設け
る。位相比較器１の一方の入力端子には、外部からの垂
直同期信号を供給し、また、位相比較器１の他方の入力
端子には、ＶＣＯ２の出力を分周器３で分周して供給す
る。位相比較器１において、垂直同期信号と分周出力と
の位相比較出力を生成し、この位相比較出力を制御信号
として用いてＶＣＯ２を制御する。このことにより垂直
同期信号に同期した所定の周波数（垂直同期信号の周波
数に固定素子表示デバイスのブランキング部を含めた１
垂直期間当たりのクロック数を乗じた周波数）のクロッ
ク信号を得る。
Description
【０００１】
【発明の属する技術分野】本発明は、発光素子がマトリ
クス状に配された表示デバイスを有する映像機器等に用
いて好適な基準信号生成装置及びその信号生成方法に関
する。
クス状に配された表示デバイスを有する映像機器等に用
いて好適な基準信号生成装置及びその信号生成方法に関
する。
【０００２】
【従来の技術】従来の入力映像信号と出力映像信号とが
異なる映像機器の入力映像信号処理部においては、入力
映像信号の同期信号から生成されたクロック信号が使用
され、出力映像信号処理部においては、クリスタルオシ
レータで生成されたクロック信号が使用される。具体的
には、図３に示すようにクリスタルオシレータ３１にお
いて生成されたクロック信号が出力映像信号生成・処理
部３２に供給される。出力映像信号生成・処理部３２に
おいて、クロック信号に応じて映像出力が生成され、こ
の映像出力が映像表示部３３に供給される。つまり、入
力映像信号処理部のクロック信号と出力映像信号処理部
のクロック信号とは全く関係が無く、それぞれにおいて
独立したクロック信号が用いられている。
異なる映像機器の入力映像信号処理部においては、入力
映像信号の同期信号から生成されたクロック信号が使用
され、出力映像信号処理部においては、クリスタルオシ
レータで生成されたクロック信号が使用される。具体的
には、図３に示すようにクリスタルオシレータ３１にお
いて生成されたクロック信号が出力映像信号生成・処理
部３２に供給される。出力映像信号生成・処理部３２に
おいて、クロック信号に応じて映像出力が生成され、こ
の映像出力が映像表示部３３に供給される。つまり、入
力映像信号処理部のクロック信号と出力映像信号処理部
のクロック信号とは全く関係が無く、それぞれにおいて
独立したクロック信号が用いられている。
【０００３】また、映像機器における表示デバイスとし
ては、従来においてはＣＲＴが一般的であったが、最近
では、省スペースを目的として固定素子表示デバイスが
良く用いられる。固定素子表示デバイスは、発光素子が
マトリクス状に配され、表示画素数が予め固定されたも
のであり、これらの代表として液晶表示板、プラズマデ
ィスプレイ及びＤＬＰ等が存在する。
ては、従来においてはＣＲＴが一般的であったが、最近
では、省スペースを目的として固定素子表示デバイスが
良く用いられる。固定素子表示デバイスは、発光素子が
マトリクス状に配され、表示画素数が予め固定されたも
のであり、これらの代表として液晶表示板、プラズマデ
ィスプレイ及びＤＬＰ等が存在する。
【０００４】
【発明が解決しようとする課題】しかしながら、従来技
術においては、解像度変換等の画像処理を行う場合に
は、フレームバッファ等の画像メモリが必要とされ、回
路規模が大規模となるばかりか、コストが上昇してしま
う問題点があった。また、近年では、固定素子表示デバ
イス自体の低価格化が進み、高価なＬＳＩの使用が困難
になりつつあり、固定素子表示デバイス以外の映像信号
処理を行う回路部分も低価格化に対応する要求が強まり
つつある。
術においては、解像度変換等の画像処理を行う場合に
は、フレームバッファ等の画像メモリが必要とされ、回
路規模が大規模となるばかりか、コストが上昇してしま
う問題点があった。また、近年では、固定素子表示デバ
イス自体の低価格化が進み、高価なＬＳＩの使用が困難
になりつつあり、固定素子表示デバイス以外の映像信号
処理を行う回路部分も低価格化に対応する要求が強まり
つつある。
【０００５】本発明は、斯かる問題点を鑑みてなされた
ものであり、その目的とするところは、フレームバッフ
ァ等を不用として機器全体の低価格化を図ることができ
る基準信号生成装置及びその信号生成方法を提供する点
にある。
ものであり、その目的とするところは、フレームバッフ
ァ等を不用として機器全体の低価格化を図ることができ
る基準信号生成装置及びその信号生成方法を提供する点
にある。
【０００６】
【課題を解決するための手段】本発明は、上記課題を解
決すべく、以下に掲げる構成とした。請求項１記載の発
明の要旨は、発光素子がマトリクス状に配された表示デ
バイスに対する映像出力を生成する映像信号処理部に基
準信号を供給する基準信号生成装置であって、外部から
入力される垂直同期信号と、前記表示デバイスの表示形
態に応じた所定数値とに基づいて制御信号を生成する制
御信号生成手段と、前記制御信号生成手段からの制御信
号に応じて所定の周波数で発振して基準信号を生成する
発振手段とを備えたことを特徴とする基準信号生成装置
に存する。請求項２記載の発明の要旨は、前記制御信号
生成手段は、位相比較器と、前記表示デバイスのブラン
キング部を含めた１垂直期間当たりのクロック数で分周
する分周器とを含み、前記位相比較器の一方の入力端子
に前記垂直同期信号を供給すると共に、前記発振手段に
おいて生成される基準信号を前記分周器を介して前記位
相比較器の他方の入力端子に供給し、位相比較器からの
位相比較出力を制御信号として前記発振手段を制御する
ことを特徴とする請求項１記載の基準信号生成装置に存
する。請求項３記載の発明の要旨は、前記制御信号生成
手段は、第１及び第２の位相比較器と、前記表示デバイ
スのブランキング部を含めた１垂直期間当たりのライン
数で分周する第１の分周器と、前記表示デバイスのブラ
ンキング部を含めた１垂直期間当たりのクロック数で分
周する第２の分周器とを含み、また、前記発振手段は、
第１及び第２の発振器からなり、前記第１の位相比較器
の一方の入力端子に前記垂直同期信号を供給すると共
に、前記第１の発振器において生成される基準信号を前
記第１の分周器を介して前記第１の位相比較器の他方の
入力端子に供給し、第１の位相比較器からの位相比較出
力を制御信号として前記第１の発振器を制御し、前記第
２の位相比較器の一方の入力端子に前記第１の発振器か
ら得られる基準信号としての水平同期信号を供給すると
共に、前記第２の発振器において生成される基準信号を
前記第２の分周器を介して前記第２の位相比較器の他方
の入力端子に供給し、第２の位相比較器からの位相比較
出力を制御信号として前記第２の発振器を制御すること
を特徴とする請求項１記載の基準信号生成装置に存す
る。請求項４記載の発明の要旨は、前記制御信号生成手
段は、周波数を測定する測定器と、前記表示デバイスの
ブランキング部を含めた１垂直期間当たりのクロック数
を乗算する乗算器とを含み、前記測定器に前記垂直同期
信号を供給し、前記測定器において得られる垂直同期周
波数を示す結果に対して前記乗算器において前記表示デ
バイスのブランキング部を含めた１垂直期間当たりのク
ロック数を乗算し、得られた乗算出力を制御信号として
前記発振手段を制御することを特徴とする請求項１記載
の基準信号生成装置に存する。請求項５記載の発明の要
旨は、前記制御信号生成手段は、周波数を測定する測定
器と、前記表示デバイスのブランキング部を含めた１垂
直期間当たりのライン数を乗算する乗算器とを含み、前
記測定器に前記垂直同期信号を供給し、前記測定器にお
いて得られる垂直同期周波数を示す結果に対して前記乗
算器において前記表示デバイスのブランキング部を含め
た１垂直期間当たりのライン数を乗算し、得られた乗算
出力を制御信号として前記発振手段を制御することを特
徴とする請求項１記載の基準信号生成装置に存する。請
求項６記載の発明の要旨は、前記制御信号生成手段は、
周波数を測定する測定器と、前記表示デバイスのブラン
キング部を含めた１垂直期間当たりのライン数を乗算す
る第１の乗算器と、前記表示デバイスのブランキング部
を含めた１水平期間当たりのクロック数を乗算する第１
の乗算器とを含み、前記測定器に前記垂直同期信号を供
給し、前記測定器において得られる垂直同期周波数を示
す結果に対して前記第１の乗算器において前記表示デバ
イスのブランキング部を含めた１垂直期間当たりのライ
ン数を乗算し、得られた乗算出力に対して前記第２の乗
算器において前記表示デバイスのブランキング部を含め
た１水平期間当たりのクロック数を乗算し、得られた乗
算出力を制御信号として前記発振手段を制御することを
特徴とする請求項１記載の基準信号生成装置に存する。
請求項７記載の発明の要旨は、前記制御信号生成手段
は、周波数を測定する測定器と、前記表示デバイスのブ
ランキング部を含めた１垂直期間当たりのライン数を乗
算する乗算器と、位相比較器と、前記表示デバイスのブ
ランキング部を含めた１水平期間当たりのクロック数で
分周する分周器とを含み、また、前記前記発振手段は、
第１及び第２の発振器からなり、前記測定器に前記垂直
同期信号を供給し、前記測定器において得られる垂直同
期周波数を示す結果に対して前記乗算器において前記表
示デバイスのブランキング部を含めた１垂直期間当たり
のライン数を乗算し、得られた乗算出力を制御信号とし
て前記第１の発振器を制御し、前記位相比較器の一方の
入力端子に前記第１の発振器から得られる基準信号とし
ての水平同期信号を供給すると共に、前記第２の発振器
において生成される基準信号を前記分周器を介して前記
位相比較器の他方の入力端子に供給し、位相比較器から
の位相比較出力を制御信号として前記第２の発振器を制
御することを特徴とする請求項１記載の基準信号生成装
置に存する。請求項８記載の発明の要旨は、発光素子が
マトリクス状に配された表示デバイスに対する映像出力
を生成する映像信号処理部に基準信号を供給する基準信
号生成装置における信号生成方法であって、外部から入
力される垂直同期信号と、前記表示デバイスの表示形態
に応じた所定数値とに基づいて制御信号を生成する工程
と、前記制御信号を生成する工程からの制御信号に応じ
て所定の周波数で発振して基準信号を生成する工程とを
備えたことを特徴とする信号生成方法に存する。
決すべく、以下に掲げる構成とした。請求項１記載の発
明の要旨は、発光素子がマトリクス状に配された表示デ
バイスに対する映像出力を生成する映像信号処理部に基
準信号を供給する基準信号生成装置であって、外部から
入力される垂直同期信号と、前記表示デバイスの表示形
態に応じた所定数値とに基づいて制御信号を生成する制
御信号生成手段と、前記制御信号生成手段からの制御信
号に応じて所定の周波数で発振して基準信号を生成する
発振手段とを備えたことを特徴とする基準信号生成装置
に存する。請求項２記載の発明の要旨は、前記制御信号
生成手段は、位相比較器と、前記表示デバイスのブラン
キング部を含めた１垂直期間当たりのクロック数で分周
する分周器とを含み、前記位相比較器の一方の入力端子
に前記垂直同期信号を供給すると共に、前記発振手段に
おいて生成される基準信号を前記分周器を介して前記位
相比較器の他方の入力端子に供給し、位相比較器からの
位相比較出力を制御信号として前記発振手段を制御する
ことを特徴とする請求項１記載の基準信号生成装置に存
する。請求項３記載の発明の要旨は、前記制御信号生成
手段は、第１及び第２の位相比較器と、前記表示デバイ
スのブランキング部を含めた１垂直期間当たりのライン
数で分周する第１の分周器と、前記表示デバイスのブラ
ンキング部を含めた１垂直期間当たりのクロック数で分
周する第２の分周器とを含み、また、前記発振手段は、
第１及び第２の発振器からなり、前記第１の位相比較器
の一方の入力端子に前記垂直同期信号を供給すると共
に、前記第１の発振器において生成される基準信号を前
記第１の分周器を介して前記第１の位相比較器の他方の
入力端子に供給し、第１の位相比較器からの位相比較出
力を制御信号として前記第１の発振器を制御し、前記第
２の位相比較器の一方の入力端子に前記第１の発振器か
ら得られる基準信号としての水平同期信号を供給すると
共に、前記第２の発振器において生成される基準信号を
前記第２の分周器を介して前記第２の位相比較器の他方
の入力端子に供給し、第２の位相比較器からの位相比較
出力を制御信号として前記第２の発振器を制御すること
を特徴とする請求項１記載の基準信号生成装置に存す
る。請求項４記載の発明の要旨は、前記制御信号生成手
段は、周波数を測定する測定器と、前記表示デバイスの
ブランキング部を含めた１垂直期間当たりのクロック数
を乗算する乗算器とを含み、前記測定器に前記垂直同期
信号を供給し、前記測定器において得られる垂直同期周
波数を示す結果に対して前記乗算器において前記表示デ
バイスのブランキング部を含めた１垂直期間当たりのク
ロック数を乗算し、得られた乗算出力を制御信号として
前記発振手段を制御することを特徴とする請求項１記載
の基準信号生成装置に存する。請求項５記載の発明の要
旨は、前記制御信号生成手段は、周波数を測定する測定
器と、前記表示デバイスのブランキング部を含めた１垂
直期間当たりのライン数を乗算する乗算器とを含み、前
記測定器に前記垂直同期信号を供給し、前記測定器にお
いて得られる垂直同期周波数を示す結果に対して前記乗
算器において前記表示デバイスのブランキング部を含め
た１垂直期間当たりのライン数を乗算し、得られた乗算
出力を制御信号として前記発振手段を制御することを特
徴とする請求項１記載の基準信号生成装置に存する。請
求項６記載の発明の要旨は、前記制御信号生成手段は、
周波数を測定する測定器と、前記表示デバイスのブラン
キング部を含めた１垂直期間当たりのライン数を乗算す
る第１の乗算器と、前記表示デバイスのブランキング部
を含めた１水平期間当たりのクロック数を乗算する第１
の乗算器とを含み、前記測定器に前記垂直同期信号を供
給し、前記測定器において得られる垂直同期周波数を示
す結果に対して前記第１の乗算器において前記表示デバ
イスのブランキング部を含めた１垂直期間当たりのライ
ン数を乗算し、得られた乗算出力に対して前記第２の乗
算器において前記表示デバイスのブランキング部を含め
た１水平期間当たりのクロック数を乗算し、得られた乗
算出力を制御信号として前記発振手段を制御することを
特徴とする請求項１記載の基準信号生成装置に存する。
請求項７記載の発明の要旨は、前記制御信号生成手段
は、周波数を測定する測定器と、前記表示デバイスのブ
ランキング部を含めた１垂直期間当たりのライン数を乗
算する乗算器と、位相比較器と、前記表示デバイスのブ
ランキング部を含めた１水平期間当たりのクロック数で
分周する分周器とを含み、また、前記前記発振手段は、
第１及び第２の発振器からなり、前記測定器に前記垂直
同期信号を供給し、前記測定器において得られる垂直同
期周波数を示す結果に対して前記乗算器において前記表
示デバイスのブランキング部を含めた１垂直期間当たり
のライン数を乗算し、得られた乗算出力を制御信号とし
て前記第１の発振器を制御し、前記位相比較器の一方の
入力端子に前記第１の発振器から得られる基準信号とし
ての水平同期信号を供給すると共に、前記第２の発振器
において生成される基準信号を前記分周器を介して前記
位相比較器の他方の入力端子に供給し、位相比較器から
の位相比較出力を制御信号として前記第２の発振器を制
御することを特徴とする請求項１記載の基準信号生成装
置に存する。請求項８記載の発明の要旨は、発光素子が
マトリクス状に配された表示デバイスに対する映像出力
を生成する映像信号処理部に基準信号を供給する基準信
号生成装置における信号生成方法であって、外部から入
力される垂直同期信号と、前記表示デバイスの表示形態
に応じた所定数値とに基づいて制御信号を生成する工程
と、前記制御信号を生成する工程からの制御信号に応じ
て所定の周波数で発振して基準信号を生成する工程とを
備えたことを特徴とする信号生成方法に存する。
【０００７】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。図１は、本発明の第１の実
施の形態の全体構成を示す。図１に示すように第１の実
施の形態に係わる基準信号生成装置は、位相比較器１，
ＶＣＯ（電圧制御発振器）２及び（１３４４×８０６）
分周器３により構成されている。
に基づいて詳細に説明する。図１は、本発明の第１の実
施の形態の全体構成を示す。図１に示すように第１の実
施の形態に係わる基準信号生成装置は、位相比較器１，
ＶＣＯ（電圧制御発振器）２及び（１３４４×８０６）
分周器３により構成されている。
【０００８】位相比較器１の一方の入力端子には、外部
からの６０Ｈｚの垂直同期信号が供給される。また、位
相比較器１の他方の入力端子には、ＶＣＯ２の出力が
（１３４４×８０６）分周器３を介して供給される。位
相比較器１において、位相比較出力が生成され、この位
相比較出力が例えば図示されていないＬＰＦを介して制
御信号としてＶＣＯ２に供給される。ＶＣＯ２は、制御
信号に応じて所定の周波数で発振し、その位相を垂直同
期信号の位相と同期させる。従って、ＶＣＯ２の出力と
して垂直同期信号に同期した（６０×１３４４×８０
６）Ｈｚのクロック信号が得られる。つまり、第１の実
施の形態においては、位相比較器１，ＶＣＯ（電圧制御
発振器）２及び（１３４４×８０６）分周器３によりＰ
ＬＬ（PhaseLocked Loop ）回路が構成されており、入
力映像信号の垂直同期信号を基準として、ＰＬＬ回路に
より後述する映像表示部５に用いられる表示デバイスの
ブランキング部を含めた１垂直期間あたりのクロック数
倍の周波数で発振させ、このことによりクロック信号を
生成する。
からの６０Ｈｚの垂直同期信号が供給される。また、位
相比較器１の他方の入力端子には、ＶＣＯ２の出力が
（１３４４×８０６）分周器３を介して供給される。位
相比較器１において、位相比較出力が生成され、この位
相比較出力が例えば図示されていないＬＰＦを介して制
御信号としてＶＣＯ２に供給される。ＶＣＯ２は、制御
信号に応じて所定の周波数で発振し、その位相を垂直同
期信号の位相と同期させる。従って、ＶＣＯ２の出力と
して垂直同期信号に同期した（６０×１３４４×８０
６）Ｈｚのクロック信号が得られる。つまり、第１の実
施の形態においては、位相比較器１，ＶＣＯ（電圧制御
発振器）２及び（１３４４×８０６）分周器３によりＰ
ＬＬ（PhaseLocked Loop ）回路が構成されており、入
力映像信号の垂直同期信号を基準として、ＰＬＬ回路に
より後述する映像表示部５に用いられる表示デバイスの
ブランキング部を含めた１垂直期間あたりのクロック数
倍の周波数で発振させ、このことによりクロック信号を
生成する。
【０００９】ＶＣＯ２の出力として得られるクロック信
号が出力映像信号生成・処理部４に供給される。出力映
像信号生成・処理部４において、クロック信号に応じて
映像出力が生成され、この映像出力が映像表示部５に供
給される。映像表示部５としては、液晶表示板、プラズ
マディスプレイ及びＤＬＰ等の固定素子表示デバイスが
用いられている。映像表示部５において、映像出力に基
づいた表示がなされる。
号が出力映像信号生成・処理部４に供給される。出力映
像信号生成・処理部４において、クロック信号に応じて
映像出力が生成され、この映像出力が映像表示部５に供
給される。映像表示部５としては、液晶表示板、プラズ
マディスプレイ及びＤＬＰ等の固定素子表示デバイスが
用いられている。映像表示部５において、映像出力に基
づいた表示がなされる。
【００１０】尚、上述した第１の実施の形態の説明にお
いては、一つのＰＬＬ回路によりクロック信号を生成す
る場合について説明したが、第１及び第２の位相比較
器、第１及び第２のＶＣＯ、第１及び第２の分周器から
なる二つのＰＬＬ回路を用いて２段階でクロック信号を
生成するようにしても良い。具体的には、１段目のＰＬ
Ｌ回路の分周器で第１のＶＣＯの出力を映像表示部５の
表示デバイスのブランキング部を含めた１垂直期間当た
りのライン数で分周し、この分周出力と、垂直同期信号
とを第１の位相比較器において比較する。そして、第１
の位相比較器の出力により第１のＶＣＯを制御して、第
１のＶＣＯから水平同期信号を得る。また、この水平同
期信号を２段目のＰＬＬ回路の位相比較器の一方の入力
端子に供給する。それと同時に２段目のＰＬＬ回路の分
周器で第２のＶＣＯの出力を映像表示部５の表示デバイ
スのブランキング部を含めた１水平期間当たりのクロッ
ク数で分周し、この分周出力と、水平同期信号とを第１
の位相比較器において比較する。そして、第２の位相比
較器の出力により第２のＶＣＯを制御して、第２のＶＣ
Ｏからクロック信号を得る。
いては、一つのＰＬＬ回路によりクロック信号を生成す
る場合について説明したが、第１及び第２の位相比較
器、第１及び第２のＶＣＯ、第１及び第２の分周器から
なる二つのＰＬＬ回路を用いて２段階でクロック信号を
生成するようにしても良い。具体的には、１段目のＰＬ
Ｌ回路の分周器で第１のＶＣＯの出力を映像表示部５の
表示デバイスのブランキング部を含めた１垂直期間当た
りのライン数で分周し、この分周出力と、垂直同期信号
とを第１の位相比較器において比較する。そして、第１
の位相比較器の出力により第１のＶＣＯを制御して、第
１のＶＣＯから水平同期信号を得る。また、この水平同
期信号を２段目のＰＬＬ回路の位相比較器の一方の入力
端子に供給する。それと同時に２段目のＰＬＬ回路の分
周器で第２のＶＣＯの出力を映像表示部５の表示デバイ
スのブランキング部を含めた１水平期間当たりのクロッ
ク数で分周し、この分周出力と、水平同期信号とを第１
の位相比較器において比較する。そして、第２の位相比
較器の出力により第２のＶＣＯを制御して、第２のＶＣ
Ｏからクロック信号を得る。
【００１１】以上説明したように第１の実施の形態によ
れば、以下に掲げる効果を奏する。現時点で固定素子表
示デバイスの垂直リフレッシュレートは６０Ｈｚが一般
的だが、今後、垂直リフレッシュレートの設定幅が広い
（例えば５０〜９０Ｈｚ対応等）固定素子表示デバイス
が使えるようになった場合においては、入力映像信号の
垂直同期信号に同期したクロック信号等が生成されるた
め、最小限のラインバッファ（具体的には３ライン）で
解像度変換が可能となる。これにより、従来のフレーム
バッファを持つ回路構成に対して大幅なコストダウンが
可能となる。
れば、以下に掲げる効果を奏する。現時点で固定素子表
示デバイスの垂直リフレッシュレートは６０Ｈｚが一般
的だが、今後、垂直リフレッシュレートの設定幅が広い
（例えば５０〜９０Ｈｚ対応等）固定素子表示デバイス
が使えるようになった場合においては、入力映像信号の
垂直同期信号に同期したクロック信号等が生成されるた
め、最小限のラインバッファ（具体的には３ライン）で
解像度変換が可能となる。これにより、従来のフレーム
バッファを持つ回路構成に対して大幅なコストダウンが
可能となる。
【００１２】図２は、本発明の第２の実施の形態の全体
構成を示す。図２に示すように第２の実施の形態に係わ
る基準信号生成装置は、周波数カウンタ１２及び（１３
４４×８０６）乗算器１３を有したマイクロコンピュー
タ１１と、パルスジェネレータ１４とにより構成されて
いる。尚、基準信号生成装置以外の部分に関しては、前
述した第１の実施の形態と同一の構成とされているた
め、対応する部分に同一の参照符合を付してその部分の
説明を省略する。
構成を示す。図２に示すように第２の実施の形態に係わ
る基準信号生成装置は、周波数カウンタ１２及び（１３
４４×８０６）乗算器１３を有したマイクロコンピュー
タ１１と、パルスジェネレータ１４とにより構成されて
いる。尚、基準信号生成装置以外の部分に関しては、前
述した第１の実施の形態と同一の構成とされているた
め、対応する部分に同一の参照符合を付してその部分の
説明を省略する。
【００１３】マイクロコンピュータ１１の周波数カウン
タ１２には、外部からの６０Ｈｚの垂直同期信号が供給
される。周波数カウンタ１２は、測定器として設けられ
ており、周波数カウンタにおいて、垂直同期信号の周波
数が計数され、周波数値を示すデータが生成される。こ
の周波数値を示すデータが（１３４４×８０６）乗算器
１３に供給される。乗算器１３において、乗算出力とし
て（６０×１３４４×８０６）を示すデータが生成さ
れ、この乗算出力が制御信号としてパルスジェネレータ
１４に供給される。パルスジェネレータ１４は、制御信
号に応じて所定の周波数で発振する。従って、パルスジ
ェネレータ１４の出力として垂直同期信号に応じた（６
０×１３４４×８０６）Ｈｚのクロック信号が得られ
る。つまり、第２の実施の形態においては、ＰＬＬ回路
を用いることなく、入力映像信号の垂直同期信号の周波
数値を映像表示部５に用いられる表示デバイスのブラン
キング部を含めた１垂直期間あたりのクロック数で乗算
し、この周波数値を示す制御信号でパルスジェネレータ
１４を発振させてクロック信号を生成する。
タ１２には、外部からの６０Ｈｚの垂直同期信号が供給
される。周波数カウンタ１２は、測定器として設けられ
ており、周波数カウンタにおいて、垂直同期信号の周波
数が計数され、周波数値を示すデータが生成される。こ
の周波数値を示すデータが（１３４４×８０６）乗算器
１３に供給される。乗算器１３において、乗算出力とし
て（６０×１３４４×８０６）を示すデータが生成さ
れ、この乗算出力が制御信号としてパルスジェネレータ
１４に供給される。パルスジェネレータ１４は、制御信
号に応じて所定の周波数で発振する。従って、パルスジ
ェネレータ１４の出力として垂直同期信号に応じた（６
０×１３４４×８０６）Ｈｚのクロック信号が得られ
る。つまり、第２の実施の形態においては、ＰＬＬ回路
を用いることなく、入力映像信号の垂直同期信号の周波
数値を映像表示部５に用いられる表示デバイスのブラン
キング部を含めた１垂直期間あたりのクロック数で乗算
し、この周波数値を示す制御信号でパルスジェネレータ
１４を発振させてクロック信号を生成する。
【００１４】尚、上述した第２の実施の形態の説明にお
いては、（１３４４×８０６）乗算器１３を用いてクロ
ック信号を生成する場合について説明したが、乗算器１
３において、映像表示部５に用いられる表示デバイスの
ブランキング部を含めた１垂直期間あたりのライン数
（８０６）を乗算し、得られた乗算出力によりパルスジ
ェネレータ１４を制御することで水平同期信号を得るよ
うにしても良い。
いては、（１３４４×８０６）乗算器１３を用いてクロ
ック信号を生成する場合について説明したが、乗算器１
３において、映像表示部５に用いられる表示デバイスの
ブランキング部を含めた１垂直期間あたりのライン数
（８０６）を乗算し、得られた乗算出力によりパルスジ
ェネレータ１４を制御することで水平同期信号を得るよ
うにしても良い。
【００１５】また、上述した第２の実施の形態の説明に
おいては、一つの乗算器１３と、一つのパルスジェネレ
ータ１４によりクロック信号を生成する場合について説
明したが、第１及び第２の乗算器と、第１及び第２のパ
ルスジェネレータを用いて２段階でクロック信号を生成
するようにしても良い。具体的には、前述したように第
１の乗算器でライン数（８０６）倍して第１のパルスジ
ェネレータで水平同期信号を得る。そして、それに平行
して第１の乗算器の乗算出力を第２の乗算器に供給し、
映像表示部５に用いられる表示デバイスのブランキング
部を含めた１水平期間あたりのクロック数（１３４４）
を乗算し、得られた乗算出力により第２のパルスジェネ
レータを制御することでクロック信号を得る。
おいては、一つの乗算器１３と、一つのパルスジェネレ
ータ１４によりクロック信号を生成する場合について説
明したが、第１及び第２の乗算器と、第１及び第２のパ
ルスジェネレータを用いて２段階でクロック信号を生成
するようにしても良い。具体的には、前述したように第
１の乗算器でライン数（８０６）倍して第１のパルスジ
ェネレータで水平同期信号を得る。そして、それに平行
して第１の乗算器の乗算出力を第２の乗算器に供給し、
映像表示部５に用いられる表示デバイスのブランキング
部を含めた１水平期間あたりのクロック数（１３４４）
を乗算し、得られた乗算出力により第２のパルスジェネ
レータを制御することでクロック信号を得る。
【００１６】さらに、上述した第２の実施の形態の説明
においては、一つの乗算器１３と、一つのパルスジェネ
レータ１４によりクロック信号を生成する場合について
説明したが、一組の乗算器及びパルスジェネレータと、
位相比較器、ＶＣＯ及び分周器からなる一つのＰＬＬ回
路とを用いて２段階でクロック信号を生成するようにし
ても良い。具体的には、前述したように乗算器でライン
数（８０６）倍してパルスジェネレータで水平同期信号
を得る。また、この水平同期信号をＰＬＬ回路の位相比
較器の一方の入力端子に供給し、それと同時に分周器で
ＶＣＯの出力を映像表示部５の表示デバイスのブランキ
ング部を含めた１水平期間当たりのクロック数で分周
し、この分周出力と、水平同期信号とを位相比較器にお
いて比較する。そして、位相比較器の出力によりＶＣＯ
を制御して、ＶＣＯからクロック信号を得る。
においては、一つの乗算器１３と、一つのパルスジェネ
レータ１４によりクロック信号を生成する場合について
説明したが、一組の乗算器及びパルスジェネレータと、
位相比較器、ＶＣＯ及び分周器からなる一つのＰＬＬ回
路とを用いて２段階でクロック信号を生成するようにし
ても良い。具体的には、前述したように乗算器でライン
数（８０６）倍してパルスジェネレータで水平同期信号
を得る。また、この水平同期信号をＰＬＬ回路の位相比
較器の一方の入力端子に供給し、それと同時に分周器で
ＶＣＯの出力を映像表示部５の表示デバイスのブランキ
ング部を含めた１水平期間当たりのクロック数で分周
し、この分周出力と、水平同期信号とを位相比較器にお
いて比較する。そして、位相比較器の出力によりＶＣＯ
を制御して、ＶＣＯからクロック信号を得る。
【００１７】以上説明したように第２の実施の形態によ
れば、以下に掲げる効果を奏する。現時点で固定素子表
示デバイスの垂直リフレッシュレートは６０Ｈｚが一般
的だが、今後、垂直リフレッシュレートの設定幅が広い
（例えば５０〜９０Ｈｚ対応等）固定素子表示デバイス
が使えるようになった場合においては、入力映像信号の
垂直同期信号に応じたクロック信号等が生成されるた
め、最小限のラインバッファ（具体的には３ライン）で
解像度変換が可能となる。これにより、従来のフレーム
バッファを持つ回路構成に対して大幅なコストダウンが
できる。
れば、以下に掲げる効果を奏する。現時点で固定素子表
示デバイスの垂直リフレッシュレートは６０Ｈｚが一般
的だが、今後、垂直リフレッシュレートの設定幅が広い
（例えば５０〜９０Ｈｚ対応等）固定素子表示デバイス
が使えるようになった場合においては、入力映像信号の
垂直同期信号に応じたクロック信号等が生成されるた
め、最小限のラインバッファ（具体的には３ライン）で
解像度変換が可能となる。これにより、従来のフレーム
バッファを持つ回路構成に対して大幅なコストダウンが
できる。
【００１８】なお、本発明が上記各実施の形態に限定さ
れず、本発明の技術思想の範囲内において、各実施の形
態が適宜変更され得ることは明らかである。また、上記
構成部材の数、位置、形状等は上記実施の形態に限定さ
れず、本発明を実施する上で好適な数、位置、形状等に
することができる。また、各図において、同一構成要素
には同一符合を付している。
れず、本発明の技術思想の範囲内において、各実施の形
態が適宜変更され得ることは明らかである。また、上記
構成部材の数、位置、形状等は上記実施の形態に限定さ
れず、本発明を実施する上で好適な数、位置、形状等に
することができる。また、各図において、同一構成要素
には同一符合を付している。
【００１９】
【発明の効果】本発明は以上のように構成されているの
で、以下に掲げる効果を奏する。その効果は、入力映像
信号の垂直同期信号に同期、若しくは、垂直同期信号に
応じたクロック信号等が生成されるため、最小限のライ
ンバッファ（具体的には３ライン）で解像度変換が可能
となる。これにより、従来のフレームバッファを持つ回
路構成に対して大幅なコストダウンができる。
で、以下に掲げる効果を奏する。その効果は、入力映像
信号の垂直同期信号に同期、若しくは、垂直同期信号に
応じたクロック信号等が生成されるため、最小限のライ
ンバッファ（具体的には３ライン）で解像度変換が可能
となる。これにより、従来のフレームバッファを持つ回
路構成に対して大幅なコストダウンができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の全体構成を示すブ
ロック図である。
ロック図である。
【図２】本発明の第２の実施の形態の全体構成を示すブ
ロック図である。
ロック図である。
【図３】従来の基準信号生成装置の説明に用いるブロッ
ク図である。
ク図である。
１・・・位相比較器 ２・・・ＶＣＯ ３・・・分周器 ４・・・出力映像信号生成・処理部 ５・・・映像表示部 １２・・・周波数カウンタ １３・・・乗算器 １４・・・パルスジェネレータ
Claims (8)
- 【請求項１】 発光素子がマトリクス状に配された表示
デバイスに対する映像出力を生成する映像信号処理部に
基準信号を供給する基準信号生成装置であって、 外部から入力される垂直同期信号と、前記表示デバイス
の表示形態に応じた所定数値とに基づいて制御信号を生
成する制御信号生成手段と、 前記制御信号生成手段からの制御信号に応じて所定の周
波数で発振して基準信号を生成する発振手段とを備えた
ことを特徴とする基準信号生成装置。 - 【請求項２】 前記制御信号生成手段は、位相比較器
と、前記表示デバイスのブランキング部を含めた１垂直
期間当たりのクロック数で分周する分周器とを含み、 前記位相比較器の一方の入力端子に前記垂直同期信号を
供給すると共に、前記発振手段において生成される基準
信号を前記分周器を介して前記位相比較器の他方の入力
端子に供給し、位相比較器からの位相比較出力を制御信
号として前記発振手段を制御することを特徴とする請求
項１記載の基準信号生成装置。 - 【請求項３】 前記制御信号生成手段は、第１及び第２
の位相比較器と、前記表示デバイスのブランキング部を
含めた１垂直期間当たりのライン数で分周する第１の分
周器と、前記表示デバイスのブランキング部を含めた１
垂直期間当たりのクロック数で分周する第２の分周器と
を含み、また、前記発振手段は、第１及び第２の発振器
からなり、 前記第１の位相比較器の一方の入力端子に前記垂直同期
信号を供給すると共に、前記第１の発振器において生成
される基準信号を前記第１の分周器を介して前記第１の
位相比較器の他方の入力端子に供給し、第１の位相比較
器からの位相比較出力を制御信号として前記第１の発振
器を制御し、前記第２の位相比較器の一方の入力端子に
前記第１の発振器から得られる基準信号としての水平同
期信号を供給すると共に、前記第２の発振器において生
成される基準信号を前記第２の分周器を介して前記第２
の位相比較器の他方の入力端子に供給し、第２の位相比
較器からの位相比較出力を制御信号として前記第２の発
振器を制御することを特徴とする請求項１記載の基準信
号生成装置。 - 【請求項４】 前記制御信号生成手段は、周波数を測定
する測定器と、前記表示デバイスのブランキング部を含
めた１垂直期間当たりのクロック数を乗算する乗算器と
を含み、 前記測定器に前記垂直同期信号を供給し、前記測定器に
おいて得られる垂直同期周波数を示す結果に対して前記
乗算器において前記表示デバイスのブランキング部を含
めた１垂直期間当たりのクロック数を乗算し、得られた
乗算出力を制御信号として前記発振手段を制御すること
を特徴とする請求項１記載の基準信号生成装置。 - 【請求項５】 前記制御信号生成手段は、周波数を測定
する測定器と、前記表示デバイスのブランキング部を含
めた１垂直期間当たりのライン数を乗算する乗算器とを
含み、 前記測定器に前記垂直同期信号を供給し、前記測定器に
おいて得られる垂直同期周波数を示す結果に対して前記
乗算器において前記表示デバイスのブランキング部を含
めた１垂直期間当たりのライン数を乗算し、得られた乗
算出力を制御信号として前記発振手段を制御することを
特徴とする請求項１記載の基準信号生成装置。 - 【請求項６】 前記制御信号生成手段は、周波数を測定
する測定器と、前記表示デバイスのブランキング部を含
めた１垂直期間当たりのライン数を乗算する第１の乗算
器と、前記表示デバイスのブランキング部を含めた１水
平期間当たりのクロック数を乗算する第１の乗算器とを
含み、 前記測定器に前記垂直同期信号を供給し、前記測定器に
おいて得られる垂直同期周波数を示す結果に対して前記
第１の乗算器において前記表示デバイスのブランキング
部を含めた１垂直期間当たりのライン数を乗算し、得ら
れた乗算出力に対して前記第２の乗算器において前記表
示デバイスのブランキング部を含めた１水平期間当たり
のクロック数を乗算し、得られた乗算出力を制御信号と
して前記発振手段を制御することを特徴とする請求項１
記載の基準信号生成装置。 - 【請求項７】 前記制御信号生成手段は、周波数を測定
する測定器と、前記表示デバイスのブランキング部を含
めた１垂直期間当たりのライン数を乗算する乗算器と、
位相比較器と、前記表示デバイスのブランキング部を含
めた１水平期間当たりのクロック数で分周する分周器と
を含み、また、前記前記発振手段は、第１及び第２の発
振器からなり、 前記測定器に前記垂直同期信号を供給し、前記測定器に
おいて得られる垂直同期周波数を示す結果に対して前記
乗算器において前記表示デバイスのブランキング部を含
めた１垂直期間当たりのライン数を乗算し、得られた乗
算出力を制御信号として前記第１の発振器を制御し、前
記位相比較器の一方の入力端子に前記第１の発振器から
得られる基準信号としての水平同期信号を供給すると共
に、前記第２の発振器において生成される基準信号を前
記分周器を介して前記位相比較器の他方の入力端子に供
給し、位相比較器からの位相比較出力を制御信号として
前記第２の発振器を制御することを特徴とする請求項１
記載の基準信号生成装置。 - 【請求項８】 発光素子がマトリクス状に配された表示
デバイスに対する映像出力を生成する映像信号処理部に
基準信号を供給する基準信号生成装置における信号生成
方法であって、 外部から入力される垂直同期信号と、前記表示デバイス
の表示形態に応じた所定数値とに基づいて制御信号を生
成する工程と、 前記制御信号を生成する工程からの制御信号に応じて所
定の周波数で発振して基準信号を生成する工程とを備え
たことを特徴とする信号生成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000034554A JP3838844B2 (ja) | 2000-02-14 | 2000-02-14 | 基準信号生成装置及びその信号生成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000034554A JP3838844B2 (ja) | 2000-02-14 | 2000-02-14 | 基準信号生成装置及びその信号生成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001228816A true JP2001228816A (ja) | 2001-08-24 |
| JP3838844B2 JP3838844B2 (ja) | 2006-10-25 |
Family
ID=18558875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000034554A Expired - Fee Related JP3838844B2 (ja) | 2000-02-14 | 2000-02-14 | 基準信号生成装置及びその信号生成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3838844B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004078124A (ja) * | 2002-08-22 | 2004-03-11 | Sharp Corp | 表示装置およびその駆動方法 |
| CN100370505C (zh) * | 2003-03-31 | 2008-02-20 | 京东方显示器科技公司 | 液晶显示装置 |
| US9979861B2 (en) | 2016-03-11 | 2018-05-22 | Seiko Epson Corporation | Photographing apparatus |
| US10051158B2 (en) | 2014-04-10 | 2018-08-14 | Shimadzu Corporation | Control apparatus for image pickup apparatus |
| US10313619B2 (en) | 2016-03-11 | 2019-06-04 | Seiko Epson Corporation | Photographing apparatus including an oscillator outputting an output signal based on which a first timing signal and a second timing signal are generated |
-
2000
- 2000-02-14 JP JP2000034554A patent/JP3838844B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004078124A (ja) * | 2002-08-22 | 2004-03-11 | Sharp Corp | 表示装置およびその駆動方法 |
| EP2309485A2 (en) * | 2002-08-22 | 2011-04-13 | Sharp Kabushiki Kaisha | Power saving circuit and method for display device |
| CN100370505C (zh) * | 2003-03-31 | 2008-02-20 | 京东方显示器科技公司 | 液晶显示装置 |
| US10051158B2 (en) | 2014-04-10 | 2018-08-14 | Shimadzu Corporation | Control apparatus for image pickup apparatus |
| US9979861B2 (en) | 2016-03-11 | 2018-05-22 | Seiko Epson Corporation | Photographing apparatus |
| US10212313B2 (en) | 2016-03-11 | 2019-02-19 | Seiko Epson Corporation | Data processing device |
| US10313619B2 (en) | 2016-03-11 | 2019-06-04 | Seiko Epson Corporation | Photographing apparatus including an oscillator outputting an output signal based on which a first timing signal and a second timing signal are generated |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3838844B2 (ja) | 2006-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100510499B1 (ko) | 전자파 장해를 저감하는 액정 표시 장치를 구동하는스케일링 장치 | |
| KR100744135B1 (ko) | 오실레이터 클럭 신호를 이용하여 시스템 클럭 신호를생성하는 디스플레이용 구동 집적회로 및 디스플레이용구동 집적회로의 시스템 클럭 신호 생성 방법 | |
| JP2000174615A (ja) | 集積回路の内部クロック周波数を自動補正する方法と装置 | |
| JP3838844B2 (ja) | 基準信号生成装置及びその信号生成方法 | |
| US7460113B2 (en) | Digital pixel clock generation circuit and method employing independent clock | |
| KR100935821B1 (ko) | 도트 클럭 생성 회로, 반도체 디바이스, 및 도트 클럭 생성방법 | |
| JPH06149177A (ja) | 情報処理装置 | |
| US8878993B2 (en) | Image data processing apparatus | |
| JPH10143133A (ja) | Ｏｓｄ装置 | |
| JP3911862B2 (ja) | ピクセルクロック信号生成装置および同期信号生成装置 | |
| JP3169797B2 (ja) | 輝度制御装置 | |
| US7893997B2 (en) | Method for generating video clock and associated target image frame | |
| KR100335457B1 (ko) | 위상동기루프회로, 편향보정회로 및 디스플레이 장치 | |
| JP2000338926A (ja) | 画像表示装置 | |
| JPH08335875A (ja) | クロック発生器 | |
| JPH07336211A (ja) | クロック信号生成回路 | |
| JP3965978B2 (ja) | 液晶パネル駆動システム及び液晶表示装置 | |
| JP2715179B2 (ja) | マイクロコンピュータ | |
| JP3316364B2 (ja) | 表示クロック発生回路 | |
| KR100266164B1 (ko) | 분할된 화면 동기 구현 방법 및 장치(Method for Emboding Sync of Divided Picture and Apparatus thereof) | |
| JPH09186976A (ja) | 周波数変換回路 | |
| KR100266222B1 (ko) | 모니터 디스플레이용 신호 처리장치 | |
| JPH11186899A (ja) | クロック発生回路及びクロック発生方法 | |
| JPH0541814A (ja) | クロツク信号発生回路 | |
| JP2007089073A (ja) | 映像信号送信装置および表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060515 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060801 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090811 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120811 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |