JP2007089073A

JP2007089073A - 映像信号送信装置および表示装置

Info

Publication number: JP2007089073A
Application number: JP2005278516A
Authority: JP
Inventors: Kazuhiro Hatayama; 和寛畑山
Original assignee: Sanyo Epson Imaging Devices Corp
Current assignee: Epson Imaging Devices Corp
Priority date: 2005-09-26
Filing date: 2005-09-26
Publication date: 2007-04-05

Abstract

【課題】同期信号の送受信を効率的に行う。
【解決手段】映像送信側ＩＣ１０には、映像信号の他に、映像信号に同期する画素クロック、水平同期信号、垂直同期信号が供給される。画素クロック、水平同期信号、垂直同期信号は、水平同期変調回路に入力され、ここで、垂直帰線期間においてデューティー比が異なる変調水平同期信号を生成する。そして、表示パネルなどの映像信号受信側には、変調水平同期信号のみを同期信号として送信する。受信側では、この変調水平同期信号から画素クロック、垂直同期信号を生成する。
【選択図】図１

Description

本発明は、ビデオ信号などの表示装置への信号線数を減少することに関する。

従来より、フラットパネルディスプレイの代表的なものとして液晶表示装置（ＬＣＤ）が広く普及している。この液晶表示装置には、パッシブ型と、アクティブマトリクス型があるが、画素毎に個別の画素電極を有し、この画素電極への電圧供給を個別の画素回路によって制御するアクティブマトリクス型が主流になっている。

この液晶表示装置などの表示装置においては、画素毎の輝度についての映像信号と、この映像信号の水平走査のタイミングを示す水平同期信号、垂直走査のタイミングを示す垂直同期信号、水平走査ライン内の画素毎のデータタイミングを示す画素クロックを受け取り、映像信号を対応画素に順次供給して表示を行う。なお、映像信号は、通常ＲＧＢの各色別の信号であり、ＲＧＢ各色の映像信号を対応する画素に供給する。

なお、液晶表示装置へ映像信号と同期信号を供給することについては特許文献１などに記載がある。

特開平８−２１１８５４号公報

ここで、表示装置が外部から信号を受け取るには、そのための端子が必要となる。また、信号を出力する側においてもそのための端子が必要である。

端子部は、比較的大きな面積が必要であり、これを減らしたいという要求がある。特に、映像信号を送信する側を単独機能のＩＣ（半導体集積回路）で形成した場合には、特に重要となる。

本発明は、画素毎の画像データからなる映像信号を表示装置に供給する映像信号送信装置であって、映像信号の水平同期タイミングを示す水平同期信号と、映像信号の垂直同期タイミングを示す垂直同期信号と、を受け入れ、垂直同期信号に基づいて水平同期信号を変調して変調水平同期信号を生成し、生成した変調水平同期信号を前記映像信号とともに、前記表示装置に送信することを特徴とする。

また、前記水平同期信号の変調は、垂直同期信号における垂直帰線期間において、水平同期信号のデューティー比を変更することによって行うことが好適である。

画素毎の画像データからなる映像信号に基づいて表示部において画素毎の表示を行う表示装置であって、垂直同期信号に基づいて変調された変調水平同期信号から垂直同期信号を発生する垂直同期信号発生部と、前記変調水平同期信号に同期した画素クロックを発生する画素クロック発生部と、を含み、得られた垂直同期信号および画素クロックと、変調水平同期信号を利用して映像信号の画素毎の画像データを対応する画素に供給して表示を行うことを特徴とする。

また、前記変調水平同期信号は、垂直同期信号における垂直帰線期間において、水平同期信号のデューティー比が変更されており、前記垂直同期信号発生部は水平同期信号のデューティー比を検出して垂直同期信号を生成することが好適である。

また、前記画素クロック発生部は、ＰＬＬ回路を利用して内部のＶＣＯから発生するクロックを水平同期信号に同期させて画素クロックを発生することが好適である。

このように、本発明によれば、水平同期信号の水平帰線期間を垂直同期信号によって変調して変調水平同期信号を得る。従って、映像信号の送信側から表示装置へ伝達する同期信号の数を減少することができる。特に、垂直帰線期間における水平同期信号のデューティー比を変更することで、効率的な変調が行える。

以下、本発明に好適な一実施形態について図面に基づいて説明する。

図１は、本実施形態の概略構成を示すブロック図である。映像送信側ＩＣ１０は、内部に水平同期変調回路１２を有している。

この水平同期変調回路１２には、画素クロック、水平同期信号、垂直同期信号が供給されている。そして、この水平同期変調回路１２は、これらから変調した水平同期信号を生成して出力する。

すなわち、図２に示すように、水平同期信号は、１水平走査期間の最初において所定の短期間（水平同期期間：水平帰線期間）だけＬレベルとなる信号であり、垂直同期信号は、１垂直走査期間の垂直同期期間（垂直帰線期間）においてＬレベルとなる信号である。さらに、画素クロックは水平走査期間内における映像信号の画素に同期するクロックである。なお、これらの反転信号も適宜利用される。

水平同期変調回路１２は、その内部にタイミングカウンタ１４を有している。そして、通常時には、水平同期信号をそのまま変調水平同期信号として出力する。一方、垂直同期信号の立ち下がりを検出した場合には、画素クロックを予め定められた数だけカウントしてから変調水平同期信号を立ち上げる。また、変調水平同期信号は、次の水平同期信号の立ち下がりにおいても同様に立ち下がり、その後所定期間経過後立ち上がる。そして、変調水平同期信号かＬレベルとなる期間は、水平同期信号のＬレベルの期間に比べて長く設定してある。これによって、垂直同期信号がＬレベルとなる垂直帰線期間において、デューティー比が異なる変調水平同期信号が得られる。なお、垂直同期信号がＨレベルの期間であれば、入力されてくる水平同期信号がそのまま変調水平同期信号として出力される。なお、水平走査期間は、１フレーム（１フィールド）に１回、水平走査期間が１／２になる場合もあるが、予めわかっているので、適切に処理すればよい。

このようにして、映像送信側ＩＣ１０は、変調水平同期信号を生成し、これを映像信号とともに出力する。この変調水平同期信号は、表示装置やその信号処理用ＩＣに受信される。

図３には、映像信号および変調水平同期信号を受信する表示装置における要部構成が示してある。

映像送信側ＩＣ１０からの変調水平同期信号は、ＰＬＬ回路２０の２分周回路２２に入力され、ここで２分周される。従って、出力される信号は２水平走査期間毎の信号になる。２分周回路２２の出力は、位相比較器２４に入力される。

一方、ＰＬＬ回路２０の内部には、電圧制御発信器ＶＣＯ２６があり、所定周波数の発振信号を出力する。ＶＣＯ２６の出力信号は、分周回路２８において、水平同期信号の１／２の周波数になるような分周比で分周されて、位相比較器２４に入力される。

位相比較器２４は２分周回路２２からの信号と分周回路２８からの信号の位相を比較し、位相誤差に応じた信号を出力する。位相比較器２４の出力はループフィルタ３０で平滑化された後ＶＣＯ２６に制御電圧として供給される。これによって、ＶＣＯ２６の発振が位相比較器２４に入力されてくる２つの信号の位相差が０になるように制御され、入力されてくる変調水平同期信号に同期した信号がＶＣＯ２６の出力に得られる。

そして、このＶＣＯ２６からの出力が、ＰＬＬ回路２０の外部に設けられた分周回路３２で所定の分周比で分周され、画素クロックとして出力される。

ここで、分周回路２８の分周比は、入力側の周波数が画素クロックの周波数の整数倍の周波数、出力側が水平同期信号の１／２の周波数となるように設定される。従って、分周回路３２の分周比をＶＣＯ２６の出力信号の周波数に応じて決定することで、分周回路３２の出力に入力されてくる変調水平同期信号と同期した画素クロックを得ることができる。

ここで、変調水平同期信号は、２分周回路２２において、変調水平同期信号の立ち下がりをトリガとして２分周される。従って、図４に示すように、変調水平同期信号の立ち下がりにおいて、順次立ち下がり、立ち上がりを繰り返す信号となり、垂直帰線期間においても同じ波形の信号に変換される。そこで、位相比較器２４において位相比較が問題なく行われる。

また、分周回路３２からの画素クロックおよび変調水平同期信号は、垂直同期検出回路３４に入力される。垂直同期検出回路３４は、内部にタイミングカウンタ３６を有しており、これを利用した垂直同期信号を生成する。

例えば、図５に示すように、タイミングカウンタ１４は、変調水平同期信号の立ち下がりで値ｎにプリセットされ、画素クロックの立ち上がりでカウントダウンする。そして、プリセット値ｎを通常の水平同期信号におけるＬレベルの期間（水平帰線期間）に対応した値とする。これによって、図示のように、垂直帰線期間以外では、タイミングカウンタのカウント値は０にならないが、垂直帰線期間ではＬレベルの期間が長くなるように変調されているため、０が所定期間継続することになる。そこで、タイミングカウンタ１４のカウント値として、０が継続されることによって、垂直帰線期間を認識することができ、垂直同期信号を生成することができる。

また、本実施形態では、通常の水平帰線期間ではタイミングカウンタ３６のカウント値が１にまで減少するので、水平同期信号については、カウント値が１になった時点で立ち上げればよい。さらに、この実施形態では、水平同期信号の立ち上がりにおいて、タイミングカウンタ３６を値ｍにプリセットして、Ｈレベルの期間をカウントし、水平同期信号がたち下がる時点のカウント値が１になるようにしている。従って、タイミングカウンタ３６のカウント値によって、必要な場合に、所望のタイミングを検出することができる。

このようにして、垂直同期検出回路３４において、垂直同期信号が得られ、これが水平同期信号および画素クロックとともに出力される。なお、垂直帰線期間の検出は、０カウントが続いたことで検出するため、その検出タイミングは水平同期信号が立ち下がってから所定期間経過した後である。従って、垂直帰線期間の検出は実際に垂直帰線期間が始まった後になる。しかし、映像信号なども各種の処理のために、ある程度遅延させられており、他の信号を遅延させたものと同期した垂直同期信号を得ればよい。

なお、本実施形態の同期信号の送受信方式は、各種の表示装置に利用できるが、小型のものに好適であり、特に液晶表示装置などに有用である。

映像信号送信側ＩＣの構成を示す図である。変調水平同期信号を示す図である。表示装置の要部構成を示す図である。ＰＬＬ回路２０における位相比較を説明するための波形図である。垂直同期信号検出を説明するための波形図である。

符号の説明

１０映像送信側ＩＣ、１２水平同期変調回路、１４，３６タイミングカウンタ、２０ＰＬＬ回路、２２２分周回路、２４位相比較器、２６電圧制御発信器（ＶＣＯ）、２８，３２分周回路、３０ループフィルタ、３４垂直同期検出回路。

Claims

画素毎の画像データからなる映像信号を表示装置に供給する映像信号送信装置であって、
映像信号の水平同期タイミングを示す水平同期信号と、映像信号の垂直同期タイミングを示す垂直同期信号と、を受け入れ、垂直同期信号に基づいて水平同期信号を変調して変調水平同期信号を生成し、
生成した変調水平同期信号を前記映像信号とともに、前記表示装置に送信することを特徴とする映像信号送信装置。
請求項１に記載の装置において、
前記水平同期信号の変調は、垂直同期信号における垂直帰線期間において、水平同期信号のデューティー比を変更することによって行うことを特徴とする映像信号送信装置。
画素毎の画像データからなる映像信号に基づいて表示部において画素毎の表示を行う表示装置であって、
垂直同期信号に基づいて変調された変調水平同期信号から垂直同期信号を発生する垂直同期信号発生部と、
前記変調水平同期信号に同期した画素クロックを発生する画素クロック発生部と、
を含み、
得られた垂直同期信号および画素クロックと、変調水平同期信号を利用して映像信号の画素毎の画像データを対応する画素に供給して表示を行うことを特徴とする表示装置。
請求項３に記載の表示装置において、
前記変調水平同期信号は、垂直同期信号における垂直帰線期間において、水平同期信号のデューティー比が変更されており、前記垂直同期信号発生部は水平同期信号のデューティー比を検出して垂直同期信号を生成することを特徴とする表示装置。
請求項３または４に記載の表示装置において、
前記画素クロック発生部は、ＰＬＬ回路を利用して内部のＶＣＯから発生するクロックを水平同期信号に同期させて画素クロックを発生することを特徴とする表示装置。