JPH0695638A - サンプリングスタートパルス発生回路 - Google Patents
サンプリングスタートパルス発生回路Info
- Publication number
- JPH0695638A JPH0695638A JP4243336A JP24333692A JPH0695638A JP H0695638 A JPH0695638 A JP H0695638A JP 4243336 A JP4243336 A JP 4243336A JP 24333692 A JP24333692 A JP 24333692A JP H0695638 A JPH0695638 A JP H0695638A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- sampling
- decoder
- start pulse
- pll
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 ＰＬＬの温度特性およびジッタ等によるサン
プリングクロックの位相変化で生ずる画素のずれをなく
す。 【構成】 サンプリングスタートパルス発生回路は、Ｐ
ＬＬ１と、第１のカウンタ２と、第１のデコーダ３と、
第２のカウンタ４と、第２のデコーダ５とからなる。Ｐ
ＬＬ１は、水平同期信号１００にロックしてサンプリン
グクロック１ａを発生させる。第１のカウンタ２は、サ
ンプリングクロック１ａをカウントする。第１のデコー
ダ３は、第１のカウンタ２の出力２ａをデコードするこ
とにより基準パルス３ａを発生させる。第２のカウンタ
４は、基準パルス３ａを最初のロードパルスとし、サン
プリングクロック１ａをカウントする。第２のデコーダ
５は、第２のカウンタ４の出力４ａに基づいてサンプリ
ングスタートパルス５ａを発生させる。
プリングクロックの位相変化で生ずる画素のずれをなく
す。 【構成】 サンプリングスタートパルス発生回路は、Ｐ
ＬＬ１と、第１のカウンタ２と、第１のデコーダ３と、
第２のカウンタ４と、第２のデコーダ５とからなる。Ｐ
ＬＬ１は、水平同期信号１００にロックしてサンプリン
グクロック１ａを発生させる。第１のカウンタ２は、サ
ンプリングクロック１ａをカウントする。第１のデコー
ダ３は、第１のカウンタ２の出力２ａをデコードするこ
とにより基準パルス３ａを発生させる。第２のカウンタ
４は、基準パルス３ａを最初のロードパルスとし、サン
プリングクロック１ａをカウントする。第２のデコーダ
５は、第２のカウンタ４の出力４ａに基づいてサンプリ
ングスタートパルス５ａを発生させる。
Description
【０００１】
【産業上の利用分野】この発明は、ＰＬＬ（phase-lock
ed-loop ）から発生させたサンプリングクロックを使っ
てサンプリングし、画面位置を確定する画像表示装置に
用いられるサンプリングスタートパルス発生回路に関す
るものである。
ed-loop ）から発生させたサンプリングクロックを使っ
てサンプリングし、画面位置を確定する画像表示装置に
用いられるサンプリングスタートパルス発生回路に関す
るものである。
【０００２】
【従来の技術】近年、画像表示装置で水平同期信号と同
期したサンプリングクロックをＰＬＬで発生させ、この
サンプリングクロックに基づいて各種制御パルスを作成
することが増えてきている。そこで、画像表示装置にお
ける水平方向の画面位置を確定するために、水平同期信
号によりクロック数をカウントし、サンプリングスター
トパルスを発生している。
期したサンプリングクロックをＰＬＬで発生させ、この
サンプリングクロックに基づいて各種制御パルスを作成
することが増えてきている。そこで、画像表示装置にお
ける水平方向の画面位置を確定するために、水平同期信
号によりクロック数をカウントし、サンプリングスター
トパルスを発生している。
【０００３】従来のサンプリングスタートパルス発生回
路について、図３および図４を参照しながら説明する。
図３は従来のサンプリングスタートパルス発生回路の構
成を示すブロック図である。図３に示すように、従来の
サンプリングスタートパルス発生回路は、ＰＬＬ１０
と、カウンタ２０と、デコーダ３０とからなる。
路について、図３および図４を参照しながら説明する。
図３は従来のサンプリングスタートパルス発生回路の構
成を示すブロック図である。図３に示すように、従来の
サンプリングスタートパルス発生回路は、ＰＬＬ１０
と、カウンタ２０と、デコーダ３０とからなる。
【０００４】ＰＬＬ１０は、水平同期信号１００に同期
したサンプリングクロック１０ａを発生させるものであ
る。また、カウンタ２０は、ＰＬＬ１０から発生させた
サンプリングクロック１０ａの数をカウントするもので
ある。また、デコーダ３０は、カウンタ２０の出力２０
ａをデコードするものである。
したサンプリングクロック１０ａを発生させるものであ
る。また、カウンタ２０は、ＰＬＬ１０から発生させた
サンプリングクロック１０ａの数をカウントするもので
ある。また、デコーダ３０は、カウンタ２０の出力２０
ａをデコードするものである。
【０００５】このように構成された従来のサンプリング
スタートパルス発生回路の動作を図３および図４を用い
て説明する。図４は従来のサンプリングスタートパルス
発生回路の動作を説明するためのタイミング図である。
なお、図４において、(a) は水平同期信号１００、(b)
はサンプリングクロック１０ａ、(c) ，(d) はサンプリ
ングスタートパルス３０ａを示す。
スタートパルス発生回路の動作を図３および図４を用い
て説明する。図４は従来のサンプリングスタートパルス
発生回路の動作を説明するためのタイミング図である。
なお、図４において、(a) は水平同期信号１００、(b)
はサンプリングクロック１０ａ、(c) ，(d) はサンプリ
ングスタートパルス３０ａを示す。
【０００６】ＰＬＬ１０は、水平同期信号１００に同期
したサンプリングクロック１０ａを発生させる。カウン
タ２０は、水平同期信号１００によりセットされ、サン
プリングクロック１０ａの数をカウントする。そして、
デコーダ３０により、カウンタ２０の出力２０ａをデコ
ードすることによって、サンプリングスタートパルス３
０ａを発生させる。このサンプリングスタートパルス３
０ａは、映像信号のＡ／Ｄ変換のために、サンプリング
し始めるための位置を確定するパルスである。
したサンプリングクロック１０ａを発生させる。カウン
タ２０は、水平同期信号１００によりセットされ、サン
プリングクロック１０ａの数をカウントする。そして、
デコーダ３０により、カウンタ２０の出力２０ａをデコ
ードすることによって、サンプリングスタートパルス３
０ａを発生させる。このサンプリングスタートパルス３
０ａは、映像信号のＡ／Ｄ変換のために、サンプリング
し始めるための位置を確定するパルスである。
【０００７】
【発明が解決しようとする課題】しかしながら、このよ
うに構成された従来のサンプリングスタートパルス発生
回路では、ＰＬＬ１０の温度特性およびジッタ等によ
り、水平同期信号１００に対するサンプリングクロック
１０ａの位相が変化してしまう。これにより、デコーダ
３０から発生するサンプリングスタートパルス３０ａの
出力タンミングが変化する。
うに構成された従来のサンプリングスタートパルス発生
回路では、ＰＬＬ１０の温度特性およびジッタ等によ
り、水平同期信号１００に対するサンプリングクロック
１０ａの位相が変化してしまう。これにより、デコーダ
３０から発生するサンプリングスタートパルス３０ａの
出力タンミングが変化する。
【０００８】その結果、水平同期信号１００と、サンプ
リングクロック１０ａとの位相関係によっては、一水平
走査期間毎に画面位置が変化し、画素にずれが生じると
いう問題があった。この発明の目的は、上記問題点に鑑
み、ＰＬＬの温度特性およびジッタ等によるサンプリン
グクロックの位相変化で生ずる画素のずれをなくしたサ
ンプリングスタートパルス発生回路を提供することであ
る。
リングクロック１０ａとの位相関係によっては、一水平
走査期間毎に画面位置が変化し、画素にずれが生じると
いう問題があった。この発明の目的は、上記問題点に鑑
み、ＰＬＬの温度特性およびジッタ等によるサンプリン
グクロックの位相変化で生ずる画素のずれをなくしたサ
ンプリングスタートパルス発生回路を提供することであ
る。
【０００９】
【課題を解決するための手段】この発明のサンプリング
スタートパルス発生回路は、水平同期信号にロックして
サンプリングクロックを発生させるＰＬＬと、このサン
プリングクロックをカウントする第１のカウンタと、こ
の第１のカウンタの出力に基づいて基準パルスを発生さ
せる第１のデコーダと、この基準パルスを最初のロード
パルスとして一定期間サンプリングクロックをカウント
する第２のカウンタと、この第２のカウンタの出力に基
づいてサンプリングスタートパルスを発生させる第２の
デコーダとを備えたものである。
スタートパルス発生回路は、水平同期信号にロックして
サンプリングクロックを発生させるＰＬＬと、このサン
プリングクロックをカウントする第１のカウンタと、こ
の第１のカウンタの出力に基づいて基準パルスを発生さ
せる第１のデコーダと、この基準パルスを最初のロード
パルスとして一定期間サンプリングクロックをカウント
する第２のカウンタと、この第２のカウンタの出力に基
づいてサンプリングスタートパルスを発生させる第２の
デコーダとを備えたものである。
【００１０】
【作用】この発明の構成によれば、ＰＬＬにより、水平
同期信号に同期したサンプリングクロックを発生させ、
第１のカウンタにより、サンプリングクロックの数をカ
ウントし、第１のデコーダにより、第１のカウンタの出
力をデコードすることによって、基準パルスを発生させ
る。そして、この基準パルスを最初のロードパルスとし
て第２のカウンタにより、一定期間、サンプリングクロ
ックのカウントを行う。
同期信号に同期したサンプリングクロックを発生させ、
第１のカウンタにより、サンプリングクロックの数をカ
ウントし、第１のデコーダにより、第１のカウンタの出
力をデコードすることによって、基準パルスを発生させ
る。そして、この基準パルスを最初のロードパルスとし
て第２のカウンタにより、一定期間、サンプリングクロ
ックのカウントを行う。
【００１１】これにより、第２のカウンタの出力は、水
平同期信号と無関係となり、急激に変化することがない
サンプリングスタートパルスを得ることができる。
平同期信号と無関係となり、急激に変化することがない
サンプリングスタートパルスを得ることができる。
【００１２】
【実施例】以下、この発明の一実施例のサンプリングス
タートパルス発生回路を図１および図２を参照しながら
説明する。図１はこの発明の一実施例のサンプリングス
タートパルス発生回路の構成を示すブロック図である。
タートパルス発生回路を図１および図２を参照しながら
説明する。図１はこの発明の一実施例のサンプリングス
タートパルス発生回路の構成を示すブロック図である。
【００１３】図１において、１はＰＬＬ、２は第１のカ
ウンタ、３は第１のデコーダ、４は第２のカウンタ、５
は第２のデコーダである。図１に示すように、サンプリ
ングスタートパルス発生回路は、ＰＬＬ１と、第１のカ
ウンタ２と、第１のデコーダ３と、第２のカウンタ４
と、第２のデコーダ５とからなる。
ウンタ、３は第１のデコーダ、４は第２のカウンタ、５
は第２のデコーダである。図１に示すように、サンプリ
ングスタートパルス発生回路は、ＰＬＬ１と、第１のカ
ウンタ２と、第１のデコーダ３と、第２のカウンタ４
と、第２のデコーダ５とからなる。
【００１４】ＰＬＬ１は、水平同期信号１００にロック
してサンプリングクロック１ａを発生させるものであ
る。また、第１のカウンタ２は、サンプリングクロック
１ａをカウントするものである。また、第１のデコーダ
３は、第１のカウンタ２の出力２ａをデコードすること
により基準パルス３ａを発生させるものである。
してサンプリングクロック１ａを発生させるものであ
る。また、第１のカウンタ２は、サンプリングクロック
１ａをカウントするものである。また、第１のデコーダ
３は、第１のカウンタ２の出力２ａをデコードすること
により基準パルス３ａを発生させるものである。
【００１５】また、第２のカウンタ４は、基準パルス３
ａを最初のロードパルスとして、サンプリングクロック
１ａをカウントするものである。また、第２のデコーダ
５は、第２のカウンタ４の出力４ａに基づいてサンプリ
ングスタートパルス５ａを発生させるものである。この
ように構成したサンプリングスタートパルス発生回路に
ついて、図１および図２を参照しながら説明する。
ａを最初のロードパルスとして、サンプリングクロック
１ａをカウントするものである。また、第２のデコーダ
５は、第２のカウンタ４の出力４ａに基づいてサンプリ
ングスタートパルス５ａを発生させるものである。この
ように構成したサンプリングスタートパルス発生回路に
ついて、図１および図２を参照しながら説明する。
【００１６】図２はこの発明の一実施例のサンプリング
スタートパルス発生回路の動作を説明するためのタイミ
ング図である。なお、図２において、(a) は水平同期信
号１ａ、(b) はサンプリングクロック２ａ、(c) は基準
パルス３ａ、(d) はサンプリングスタートパルス５ａで
ある。ＰＬＬ１は、水平同期信号１００に同期したサン
プリングクロック１ａを発生させる。第１のカウンタ２
は、水平同期信号１００によりセットされてサンプリン
グクロック１ａの数をカウントする。第１のデコーダ３
は、第１のカウンタ２の出力２ａをデコードすることに
よって、基準パルス３ａを発生させる。
スタートパルス発生回路の動作を説明するためのタイミ
ング図である。なお、図２において、(a) は水平同期信
号１ａ、(b) はサンプリングクロック２ａ、(c) は基準
パルス３ａ、(d) はサンプリングスタートパルス５ａで
ある。ＰＬＬ１は、水平同期信号１００に同期したサン
プリングクロック１ａを発生させる。第１のカウンタ２
は、水平同期信号１００によりセットされてサンプリン
グクロック１ａの数をカウントする。第１のデコーダ３
は、第１のカウンタ２の出力２ａをデコードすることに
よって、基準パルス３ａを発生させる。
【００１７】第２のカウンタ４は、第１のデコーダ３に
より発生させた基準パルス３ａを最初のロードパルスと
してサンプリングクロック１ａをカウントする。そし
て、電源を投入してから一定時間が経過したら、第２の
カウンタ４は、スイッチパルス２００に基づいて、ＰＬ
Ｌ１と、第２のカウンタ４とを切り離す。これにより、
第２のカウンタ４の出力４ａは、水平同期信号１００と
無関係となり、第２のデコーダ５からは急激な変化のな
いサンプリングスタートパルス５ａを発生する。
より発生させた基準パルス３ａを最初のロードパルスと
してサンプリングクロック１ａをカウントする。そし
て、電源を投入してから一定時間が経過したら、第２の
カウンタ４は、スイッチパルス２００に基づいて、ＰＬ
Ｌ１と、第２のカウンタ４とを切り離す。これにより、
第２のカウンタ４の出力４ａは、水平同期信号１００と
無関係となり、第２のデコーダ５からは急激な変化のな
いサンプリングスタートパルス５ａを発生する。
【００１８】このように実施例によれば、ＰＬＬ１によ
り、水平同期信号１００に同期したサンプリングクロッ
ク１ａを発生させ、第１のカウンタ２により、サンプリ
ングクロック１ａの数をカウントし、第１のデコーダ３
により、第１のカウンタ２の出力２ａをデコードするこ
とによって、基準パルス３ａを発生させる。そして、こ
の基準パルス３ａを最初のロードパルスとして第２のカ
ウンタ４により、一定期間、サンプリングクロック１ａ
のカウントを行う。これにより、第２のカウンタ４の出
力４ａは、水平同期信号１００と無関係となり、急激に
変化することがないサンプリングスタートパルス５ａを
得ることができる。
り、水平同期信号１００に同期したサンプリングクロッ
ク１ａを発生させ、第１のカウンタ２により、サンプリ
ングクロック１ａの数をカウントし、第１のデコーダ３
により、第１のカウンタ２の出力２ａをデコードするこ
とによって、基準パルス３ａを発生させる。そして、こ
の基準パルス３ａを最初のロードパルスとして第２のカ
ウンタ４により、一定期間、サンプリングクロック１ａ
のカウントを行う。これにより、第２のカウンタ４の出
力４ａは、水平同期信号１００と無関係となり、急激に
変化することがないサンプリングスタートパルス５ａを
得ることができる。
【００１９】その結果、ＰＬＬ１の温度特性およびジッ
タによる位相変化で生ずる画素のずれをなくすことがで
きる。
タによる位相変化で生ずる画素のずれをなくすことがで
きる。
【００２０】
【発明の効果】この発明のサンプリングスタートパルス
発生回路は、ＰＬＬにより、水平同期信号に同期したサ
ンプリングクロックを発生させ、第１のカウンタによ
り、サンプリングクロックの数をカウントし、第１のデ
コーダにより、第１のカウンタの出力をデコードするこ
とによって、基準パルスを発生させる。そして、この基
準パルスを最初のロードパルスとして第２のカウンタに
より、一定期間、サンプリングクロックのカウントを行
う。これにより、第２のカウンタの出力は、水平同期信
号と無関係となり、第２のデコーダにより急激に変化す
ることがないサンプリングスタートパルスを得ることが
できる。
発生回路は、ＰＬＬにより、水平同期信号に同期したサ
ンプリングクロックを発生させ、第１のカウンタによ
り、サンプリングクロックの数をカウントし、第１のデ
コーダにより、第１のカウンタの出力をデコードするこ
とによって、基準パルスを発生させる。そして、この基
準パルスを最初のロードパルスとして第２のカウンタに
より、一定期間、サンプリングクロックのカウントを行
う。これにより、第２のカウンタの出力は、水平同期信
号と無関係となり、第２のデコーダにより急激に変化す
ることがないサンプリングスタートパルスを得ることが
できる。
【００２１】その結果、ＰＬＬの温度特性およびジッタ
による位相変化で生ずる画素のずれをなくすことができ
る。
による位相変化で生ずる画素のずれをなくすことができ
る。
【図１】この発明の一実施例のサンプリングスタートパ
ルス発生回路の構成を示すブロック図である。
ルス発生回路の構成を示すブロック図である。
【図２】この発明の一実施例のサンプリングスタートパ
ルス発生回路の動作を説明するためのタイミング図であ
る。
ルス発生回路の動作を説明するためのタイミング図であ
る。
【図３】従来のサンプリングスタートパルス発生回路の
構成を示すブロック図である。
構成を示すブロック図である。
【図４】従来のサンプリングスタートパルス発生回路の
動作を説明するためのタイミング図である。
動作を説明するためのタイミング図である。
１ ＰＬＬ 1a サンプリングクロック ２ 第１のカウンタ ３ 第１のデコーダ 3a 基準パルス ４ 第２のカウンタ ５ 第２のデコーダ １００ 水平同期信号
Claims (1)
- 【請求項１】 水平同期信号にロックしてサンプリング
クロックを発生させるＰＬＬと、 このサンプリングクロックをカウントする第１のカウン
タと、 この第１のカウンタの出力に基づいて基準パルスを発生
させる第１のデコーダと、 この基準パルスを最初のロードパルスとして一定期間前
記サンプリングクロックをカウントする第２のカウンタ
と、 この第２のカウンタの出力に基づいてサンプリングスタ
ートパルスを発生させる第２のデコーダとを備えたサン
プリングスタートパルス発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4243336A JPH0695638A (ja) | 1992-09-11 | 1992-09-11 | サンプリングスタートパルス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4243336A JPH0695638A (ja) | 1992-09-11 | 1992-09-11 | サンプリングスタートパルス発生回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0695638A true JPH0695638A (ja) | 1994-04-08 |
Family
ID=17102310
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4243336A Pending JPH0695638A (ja) | 1992-09-11 | 1992-09-11 | サンプリングスタートパルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0695638A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2773631A1 (fr) * | 1998-01-14 | 1999-07-16 | Sagem | Dispositif de synchronisation d'afficheur, afficheur comportant un tel dispositif et procede correspondant de synchronisation d'afficheur |
| JP2009237283A (ja) * | 2008-03-27 | 2009-10-15 | Sharp Corp | 液晶表示駆動回路および液晶表示装置 |
-
1992
- 1992-09-11 JP JP4243336A patent/JPH0695638A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2773631A1 (fr) * | 1998-01-14 | 1999-07-16 | Sagem | Dispositif de synchronisation d'afficheur, afficheur comportant un tel dispositif et procede correspondant de synchronisation d'afficheur |
| EP0930604A1 (fr) * | 1998-01-14 | 1999-07-21 | Sagem Sa | Dispositif et procédé de synchronisation d'afficheur et afficheur comportant un tel dispositif |
| JP2009237283A (ja) * | 2008-03-27 | 2009-10-15 | Sharp Corp | 液晶表示駆動回路および液晶表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5898328A (en) | PLL circuit having a switched charge pump for charging a loop filter up or down and signal processing apparatus using the same | |
| JPH0695638A (ja) | サンプリングスタートパルス発生回路 | |
| JP3251518B2 (ja) | 同期結合装置 | |
| JPH04154383A (ja) | 水平同期信号保護回路 | |
| JP2001296842A (ja) | 信号生成装置 | |
| JP3108326B2 (ja) | 映像データ取り込み回路 | |
| KR100290845B1 (ko) | 평판디스플레이시스템의동기신호처리장치 | |
| KR920009202A (ko) | 고체 촬상 장치 | |
| JP2573727B2 (ja) | ビデオ信号用ｐｌｌ回路 | |
| JPH06268930A (ja) | Ｃｃｄ固体撮像装置のパルス発生器 | |
| JP2644045B2 (ja) | ハイビジョン受信機の時間圧縮装置 | |
| JP2552313Y2 (ja) | 表示エリア補正回路 | |
| JPH0541813A (ja) | クロツク信号発生回路 | |
| JPH05300470A (ja) | クロック信号生成回路 | |
| JPS6323711B2 (ja) | ||
| JPS62150970A (ja) | 位相同期回路 | |
| JPH0746851B2 (ja) | ビデオ・プリンタ用同期信号発生装置 | |
| JPS63122366A (ja) | テレビジヨン受信機の水平同期用ｐｌｌ回路 | |
| JPH0541814A (ja) | クロツク信号発生回路 | |
| JPH10136228A (ja) | 水平同期パルス生成回路 | |
| JPH08205078A (ja) | 同期信号発生回路 | |
| JPH06245099A (ja) | 遅延線装置 | |
| JPH05328228A (ja) | 撮像素子の駆動装置 | |
| JPH11231857A (ja) | サンプリングクロック発生装置 | |
| JPS637078B2 (ja) |