JP2001296842A - 信号生成装置 - Google Patents

Abstract

(57)【要約】 【課題】液晶パネルを駆動するための信号を生成する信
号生成装置において、集積回路化が可能で、安定した動
作を実現でき、且つ駆動対象となる液晶表示パネルの構
成画素数に任意に対応する。 【解決手段】ビデオ信号中の水平同期信号を検出する同
期検出回路14′と、基本クロックを逓倍した逓倍クロッ
クを、上記水平同期信号を用いて分周することで、液晶
パネル20の信号電極を駆動するための任意周波数のクロ
ックＴＧＣＬＫを生成する分周回路21とを備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示パネルを
駆動するための信号を生成する信号生成装置に関する。

【０００２】

【従来の技術】ＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎ
ｓｉｓｔｏｒ：薄膜トランジスタ）液晶パネルを駆動し
てビデオ画像を表示させるための、例えば液晶テレビに
用いられる表示系の一般的な回路構成について図５に示
す。

【０００３】同図で、発振回路１１から出力されるクロ
ックＣＬＫは逓倍回路１２でその周波数が逓倍され、一
般に２７［ＭＨｚ］あるいは１３．５［ＭＨｚ］のシス
テムクロックとされた後に分周回路１３で分周され、所
定の周波数のクロックＳＤＣＬＫとして同期検出回路１
４に与えられる。

【０００４】この同期検出回路１４は、クロックＳＤＣ
ＬＫに基づいて動作し、ビデオ（Ｖｉｄｅｏ）信号中か
ら複合同期信号ＣＳＹＮＣを検出してタイミング信号発
生回路（図では「ＴＧ」と示す）１５及びクロマ回路１
６に出力する。

【０００５】タイミング信号発生回路１５は、この複合
同期信号ＣＳＹＮＣとＶＣＯ１７から与えられるクロッ
クＴＧＣＬＫとの位相を比較し、その比較結果に応じた
位相比較信号ＰＤをフィルタ１８へ出力する。

【０００６】しかるに、タイミング信号発生回路１５と
ＶＣＯ１７及びこのフィルタ１８によってＰＬＬ回路を
構成するもので、フィルタ１８がタイミング信号発生回
路１５から与えられる位相比較信号ＰＤを平滑化し、電
圧信号に変換してＶＣＯ１７に印加すると、ＶＣＯ１７
はその電圧値に対応した周波数の上記クロックＴＧＣＬ
Ｋをタイミング信号発生回路１５に出力するようになる
ものである。

【０００７】タイミング信号発生回路１５は、このクロ
ックＴＧＣＬＫと上記複合同期信号ＣＳＹＮＣとに応じ
て、ＴＦＴ液晶パネル２０を駆動するための各種タイミ
ング信号を発生し、ＴＦＴドライバ１９と上記クロマ回
路１６に出力する。

【０００８】クロマ回路１６は、同期検出回路１４から
与えられる複合同期信号ＣＳＹＮＣとタイミング信号発
生回路１５からの各種タイミング信号に基づき、ビデオ
信号に対するクロマ処理を施してＲＧＢの各原色信号を
抽出し、ＴＦＴドライバ１９に与える。

【０００９】ＴＦＴドライバ１９では、タイミング信号
発生回路１５からの各種タイミング信号により、ＴＦＴ
液晶パネル２０の走査（ゲート）電極を順次走査駆動し
ながら、クロマ回路１６から与えられるＲＧＢ信号に応
じた電圧値を信号（ソース）電極に印加して、ビデオ画
像を表示させる。

【００１０】図６は上記図５における各信号波形を例示
するもので、図６（１）に示すような同期検出回路１４
が出力する複合同期信号ＣＳＹＮＣと図６（２）に示す
ようなＶＣＯ１７の出力するクロックＴＧＣＬＫとに応
じて、タイミング信号発生回路１５は図６（３）に示す
位相比較信号ＰＤを発生する。

【００１１】位相比較信号ＰＤは、図６（５）でも示す
ように、図６（４）に示すビデオ信号から同期検出回路
１４が生成する複合同期信号ＣＳＹＮＣのＬｏｗ期間に
反映したものとして与えられ、この位相比較信号ＰＤに
よりＶＣＯ１７が発振するクロックＴＧＣＬＫがＴＦＴ
液晶パネル２０を駆動するＴＦＴドライバ１９に動作ク
ロックとして与えられることになる。

【００１２】

【発明が解決しようとする課題】しかしながら、上記図
５で示した回路構成では、ＰＬＬ回路を構成するＶＣＯ
１７とフィルタ１８とがアナログ回路であるために集積
回路化できず、外付けの構成となると共に、周辺の温度
変化等の影響も受けやすいので、さらにその調整回路が
必要となる。

【００１３】また、上記図６（４），（５）で示したよ
うにビデオ信号の垂直帰線期間では位相比較信号ＰＤの
波形が乱れるために、動作が不安定なものとなってしま
う。

【００１４】加えて、上記クロックＴＧＣＬＫはＴＦＴ
液晶パネル２０の構成画素数に合わせた周波数となって
いるため、ＴＦＴ液晶パネル２０の構成画素数に対応し
たＶＣＯ１７が必要となる。

【００１５】本発明は上記のような実情に鑑みてなされ
たもので、その目的とするところは、集積回路化が可能
で、安定した動作を実現でき、且つ駆動対象となる液晶
表示パネルの構成画素数に任意に対応することが可能な
信号生成装置を提供することにある。

【００１６】

【課題を解決するための手段】請求項１記載の発明は、
液晶表示パネルを駆動するための信号を生成する信号生
成装置において、ビデオ信号中の水平同期信号を検出す
る検出手段と、基本クロックを逓倍した逓倍クロック
を、上記検出手段で得た水平同期信号を用いて分周する
ことで、上記液晶表示パネルの信号電極を駆動するため
の任意周波数のクロック信号を生成する分周手段とを具
備したことを特徴とする。

【００１７】このような構成とすれば、アナログ動作す
る回路を排除することができるために調整を必要とせ
ず、集積回路化が可能で、さらに分周比を可変設定する
ことで駆動対象となる液晶表示パネルの構成画素数に任
意に対応することが可能となる。

【００１８】請求項２記載の発明は、上記請求項１記載
の発明において、上記分周手段は、上記水平同期信号の
立上がりエッジまたは立下がりエッジ毎に位相が揃うよ
うにして上記任意周波数のクロック信号を生成する。

【００１９】このような構成とすれば、上記請求項１記
載の発明の作用に加えて、より安定した動作を実現する
ことができる。

【００２０】

【発明の実施の形態】以下本発明を例えば液晶テレビに
用いられる表示系の回路に適用した場合の実施の一形態
について図面を参照して説明する。図１はその回路構成
を示すもので、基本的には上記図５に示したものと同様
であるので、同一部分には同一符号を付してその説明は
省略する。

【００２１】しかして、逓倍回路１２の出力するシステ
ムクロックは分周回路１３と分周回路２１とに与えられ
る。

【００２２】分周回路２１は、同期検出回路１４′から
入力される信号ＴＧＳＹＮＣに同期して逓倍回路１２か
らのシステムクロックを分周し、クロックＴＧＣＬＫと
してタイミング信号発生回路１５に出力する。

【００２３】上記のような回路構成にあって、図２
（１），（２）に示すように同期検出回路１４′は、ビ
デオ信号から垂直帰線期間であっても安定して水平同期
信号を抽出して信号ＴＧＳＹＮＣとして出力し続ける。

【００２４】分周回路２１は、図２（４）に示すように
この信号ＴＧＳＹＮＣの立下がりエッジをトリガとして
同期して、図２（３）に示すシステムクロックを任意の
分周比で分周して図２（５）に示すようなクロックＴＧ
ＣＬＫを生成するもので、得たクロックＴＧＣＬＫをＴ
ＦＴ液晶パネル２０を駆動するための動作クロックとし
てタイミング信号発生回路１５に与える。

【００２５】このように、アナログのＰＬＬ回路を廃し
た上で、ビデオ信号から垂直帰線期間であっても安定し
て水平同期信号に同期した信号ＴＧＳＹＮＣを得、この
信号ＴＧＳＹＮＣに同期して分周回路２１でクロックＴ
ＧＣＬＫを生成させることにより、温度環境等の影響を
受けないために調整を必要とせず、また回路全体の集積
化が可能となる。

【００２６】また、上記逓倍回路１２及び分周回路２１
は、その逓倍率、分周比をそれぞれプログラマブルに可
変設定できるようにすることで、出力するクロックＴＧ
ＣＬＫの周波数を任意に可変できるもので、駆動対象と
なるＴＦＴ液晶パネル２０の構成画素数を限定すること
なく、任意に対応できるようになる。

【００２７】なお、上記図２では信号ＴＧＳＹＮＣの立
下がりエッジ部分で分周回路２１にトリガをかけて、Ｔ
ＦＴドライバ１９が使用するクロックＴＧＣＬＫの位相
が水平同期信号に揃うように動作させるものとしたが、
立下がりエッジ部分ではなく立上がりエッジ部分に同期
した制御としても良い。

【００２８】なお、上記実施の形態は本発明を例えば液
晶テレビに用いられる表示系の回路に適用した場合の例
を示したものであるが、同様に例えばデジタルスチルカ
メラでモニタ画像を表示させるための液晶ファインダの
表示回路に応用することも可能である。

【００２９】図３はそのような回路の構成を例示するも
ので、タイミング信号系の発生回路については基本的に
上記図１と同様であるので、同一部分には同一符号を付
してその説明は省略する。

【００３０】しかして、分周回路１３の出力するクロッ
クＳＤＣＬＫが同期信号発振回路２２に出力される。こ
の同期信号発振回路２２は、入力されるクロックＳＤＣ
ＬＫに基づいて信号ＴＧＳＹＮＣと複合同期信号ＣＳＹ
ＮＣを発振し、信号ＴＧＳＹＮＣを上記分周回路２１
へ、複合同期信号ＣＳＹＮＣをタイミング信号発生回路
１５へそれぞれ出力すると共に、インタフェース（Ｉ／
Ｆ）２３へもクロックを供給するインタフェース２３
は、このクロックに基づいてＶＲＡＭ２４のアドレス制
御と書込み／読出しの切換制御とを行なわせることで、
モニタ画像表示のために送られてくる表示データをＶＲ
ＡＭ２４に順次展開記憶させた後、これを読出してＤ／
Ａ変換器２５へ出力する。

【００３１】Ｄ／Ａ変換器２５は、インタフェース２３
から送られて来たデジタル値の表示データをＲＧＢの各
原色信号毎にアナログ化してＴＦＴドライバ１９に供給
する。

【００３２】このような回路構成にあって、同期信号発
振回路２２は分周回路１３からのクロックＳＤＣＬＫに
基づいて垂直帰線期間中であっても安定した信号ＴＧＳ
ＹＮＣを発振して分周回路２１へ出力し続ける。

【００３３】分周回路２１は、上記図２（４）に示した
ようにこの信号ＴＧＳＹＮＣの立下がりエッジをトリガ
として同期して、上記図２（３）に示した逓倍回路１２
からのシステムクロックを任意の分周比で分周して上記
図２（５）に示したようなクロックＴＧＣＬＫを生成す
るもので、得たクロックＴＧＣＬＫをＴＦＴ液晶パネル
２０を駆動するための動作クロックとしてタイミング信
号発生回路１５に与える。

【００３４】この動作クロックによりタイミング信号発
生回路１５で発生される各種タイミング信号に従って、
ＴＦＴドライバ１９がＤ／Ａ変換器２５からのアナログ
値のＲＧＢの原色信号をサンプリングし、ＴＦＴ液晶パ
ネル２０を駆動してモニタ画像を表示させる。

【００３５】このように、例えばデジタルスチルカメラ
でモニタ画像を表示させるための液晶ファインダの表示
回路においても、上記図１の回路と同様の効果を得るこ
とができ、ＴＦＴドライバ１９がＤ／Ａ変換器２５の出
力するアナログ値のＲＧＢの原色信号に対するサンプリ
ングのタイミングを外乱等に影響されずに安定して固定
化することができる。

【００３６】通常この種のデジタルスチルカメラでは、
撮像により得られるモニタ画像の全域を表示し得るほど
ＴＦＴ液晶パネル２０の表示容量がないので、モニタ画
像中の一部の範囲をＴＦＴ液晶パネル２０で表示させる
ようにしている。

【００３７】そのため、上述した如くＴＦＴドライバ１
９がＤ／Ａ変換器２５の出力する信号のサンプリングの
タイミングを外乱等に影響されずに安定した状態で固定
化することで、元のモニタ画像に対するＴＦＴ液晶パネ
ル２０での表示位置範囲を例えばその中心位置とするよ
うに確実に固定化することができる。

【００３８】また、上記のように元の画像データに対す
るＴＦＴ液晶パネル２０での表示範囲を固定化するので
はなく、あえてユーザのキー操作に応じて移動させるこ
とができるようにしてもよい。

【００３９】これは、タイミング信号発生回路１５がＴ
ＦＴドライバ１９に出力する各種タイミング信号を変更
することで、ＴＦＴドライバ１９がＤ／Ａ変換器２５の
出力するアナログ値のＲＧＢの原色信号に対するサンプ
リングのタイミングを変更設定することにより容易に実
現可能となる。

【００４０】こうすることで、実際には記録されるにも
拘わらずＴＦＴ液晶パネル２０では表示されない画像部
分をユーザの操作により任意に表示することで、記録前
にモニタ画像の全域を確認することができ、ユーザは構
図を決めやすくなる。

【００４１】なお、上記図１及び図３では、逓倍回路１
２及び分周回路２１での逓倍率、分周比をそれぞれプロ
グラマブルに可変設定することで、出力するクロックＴ
ＧＣＬＫの周波数を任意に可変し、駆動対象となるＴＦ
Ｔ液晶パネル２０の構成画素数に任意に対応するものと
して説明したが、これに代えて、上記Ｄ／Ａ変換器２５
の前段で垂直方向の画素数を調整するものとしてもよ
い。

【００４２】図４はこのような調整を行なう上記図３の
回路構成の変形例を示すもので、基本的には上記図３で
示した内容と同様であるため、同一部分には同一符号を
付してその説明は省略する。

【００４３】しかして、Ｄ／Ａ変換器２５の前段に、イ
ンタフェース２３の出力する表示データの垂直方向の画
素数を調整するものとしてライン変換回路２６を設ける
ものとする。

【００４４】このライン変換回路２６は、例えばインタ
フェース２３から出力される表示データの垂直方向の画
素数が、わが国の標準テレビジョン方式であるＮＴＳＣ
方式の有効走査線数に合わせて例えば２４０であり、一
方ＴＦＴ液晶パネル２０の垂直方向の画素数が２２０で
あったとすると、２４０水平ライン分の表示データを演
算により２２０水平ライン分にまで減少させてからＤ／
Ａ変換器２５に供給する。

【００４５】この場合、ライン変換回路２６はインタフ
ェース２３から与えられるデジタル値の表示データを１
２ライン分毎に１１ライン分のデータに変換する演算処
理を実行するもので、水平方向のサンプリング位置は上
記図３で示した場合と同様である。

【００４６】タイミング信号発生回路１５が、分周回路
２１が出力するクロックＴＧＣＬＫに基づいて適切な周
波数の各種タイミング信号を発生してＴＦＴドライバ１
９に供給することで、ＴＦＴ液晶パネル２０で撮影によ
り得られる画像データの全域を表示させることができる
ようになり、煩雑なキー操作等を一切行なうことなしに
ＴＦＴ液晶パネル２０の表示内容で構図を決めることが
可能となる。

【００４７】なお、上述したように画像データの垂直方
向の画素数を調整するだけでなく、水平変更の画素数の
調整も行なえるようにすれば、パノラマサイズや正方形
サイズ等、任意のアスペクト比のモニタ画像の全域をＴ
ＦＴ液晶パネル２０で表示させることができるようにな
る。

【００４８】その他、本発明はその要旨を逸脱しない範
囲内で種々変形して実施することが可能であるものとす
る。

【００４９】

【発明の効果】請求項１記載の発明によれば、アナログ
動作する回路を排除することができるために調整を必要
とせず、集積回路化が可能で、さらに分周比を可変設定
することで駆動対象となる液晶表示パネルの構成画素数
に任意に対応することが可能となる。

【００５０】請求項２記載の発明によれば、上記請求項
１記載の発明の効果に加えて、より安定した動作を実現
することができる。

【図面の簡単な説明】

【図１】本発明の実施の一形態に係る回路構成を示すブ
ロック図。

【図２】図１の回路中の各信号波形を示すタイミングチ
ャート。

【図３】同実施の形態に係る他の回路構成を示すブロッ
ク図。

【図４】同実施の形態に係る他の回路構成の変形例を示
すブロック図。

【図５】従来の信号生成装置の回路構成を示すブロック
図。

【図６】図５の回路中の各信号波形を示すタイミングチ
ャート。

【符号の説明】

１１…発振回路 １２…逓倍回路 １３…分周回路 １４，１４′…同期検出回路 １５…タイミング信号発生回路（ＴＧ） １６…クロマ回路 １７…ＶＣＯ １８…フィルタ １９…ＴＦＴドライバ ２０…ＴＦＴ液晶パネル ２１…分周回路 ２２…同期信号発振回路 ２３…インタフェース（Ｉ／Ｆ） ２４…ＶＲＡＭ ２５…Ｄ／Ａ変換器 ２６…ライン変換回路

フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｎ 5/66 １０２ Ｈ０４Ｎ 5/66 １０２Ｂ Ｆターム(参考） 2H093 NB07 NC13 NC34 NC52 ND49 5C006 AA01 AA22 AC02 AF42 AF72 AF78 BB16 BC03 BC06 BC12 BF23 BF49 EA03 EB05 FA16 FA19 FA41 5C020 AA01 AA35 BA07 BB08 CA13 5C058 AA06 BA04 BA35 BB10 BB25 5C080 AA10 BB05 CC03 DD20 DD22 DD30 FF09 JJ02 JJ04 KK43

Claims (2)

【特許請求の範囲】
1. 【請求項１】液晶表示パネルを駆動するための信号を生
   成する信号生成装置において、 ビデオ信号中の水平同期信号を検出する検出手段と、 基本クロックを逓倍した逓倍クロックを、上記検出手段
   で得た水平同期信号を用いて任意分周比で分周すること
   で、上記液晶表示パネルの信号電極を駆動するための任
   意周波数のクロック信号を生成する分周手段とを具備し
   たことを特徴とする信号生成装置。
2. 【請求項２】上記分周手段は、上記水平同期信号の立上
   がりエッジまたは立下がりエッジ毎に位相が揃うように
   して上記任意周波数のクロック信号を生成することを特
   徴とする請求項１記載の信号生成装置。