JPH07134575A - 映像信号変換装置 - Google Patents
映像信号変換装置Info
- Publication number
- JPH07134575A JPH07134575A JP5282760A JP28276093A JPH07134575A JP H07134575 A JPH07134575 A JP H07134575A JP 5282760 A JP5282760 A JP 5282760A JP 28276093 A JP28276093 A JP 28276093A JP H07134575 A JPH07134575 A JP H07134575A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- video signal
- output
- input
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
- Television Signal Processing For Recording (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【目的】 ディスプレイに表示する映像の劣化及びカメ
ラで撮影された映像のフィールドフリッカーを防止し
て、鮮明な映像を得る。 【構成】 コンピュータ１１からのビデオ信号をディス
プレイ１３に表示可能な信号に変換する映像信号変換装
置において、コンピュータから入力されるビデオ信号
を、同期分離器２１で同期分離して、同期信号ＨI，ＶI
を生成し、入力ＰＬＬ回路２３で同期信号ＨIに基づき
入力クロックＣＫIを生成して、この入力クロックによ
ってビデオ信号を一旦フレームメモリ２５に記憶させる
とともに、カメラとの同期をとる標準同期回路１４から
のリファレンス同期信号ＨRに基づき、出力ＰＬＬ回路
２９で出力クロックＣＫOを生成して、この出力クロッ
クＣＫOによってフレームメモリ２５に記憶したビデオ
信号をディスプレイに出力する。
ラで撮影された映像のフィールドフリッカーを防止し
て、鮮明な映像を得る。 【構成】 コンピュータ１１からのビデオ信号をディス
プレイ１３に表示可能な信号に変換する映像信号変換装
置において、コンピュータから入力されるビデオ信号
を、同期分離器２１で同期分離して、同期信号ＨI，ＶI
を生成し、入力ＰＬＬ回路２３で同期信号ＨIに基づき
入力クロックＣＫIを生成して、この入力クロックによ
ってビデオ信号を一旦フレームメモリ２５に記憶させる
とともに、カメラとの同期をとる標準同期回路１４から
のリファレンス同期信号ＨRに基づき、出力ＰＬＬ回路
２９で出力クロックＣＫOを生成して、この出力クロッ
クＣＫOによってフレームメモリ２５に記憶したビデオ
信号をディスプレイに出力する。
Description
【０００１】
【産業上の利用分野】本発明は、コンピュータ等からの
映像信号を変換してディスプレイ装置に表示させる映像
信号変換装置に関する。
映像信号を変換してディスプレイ装置に表示させる映像
信号変換装置に関する。
【０００２】
【従来の技術】従来、この種の映像信号変換装置が用い
られる映像表示システムには、例えば図３に示すような
ものがある。上記システムにおいて映像信号変換装置１
２では、コンピュータ１１からの映像信号（ビデオ信
号）をＣＲＴ等のディスプレイ１３に表示して、その画
面上の映像をＣＣＤ等のカメラ１５で撮影する場合、コ
ンピュータ１１から入力するビデオ信号を、標準同期回
路１４から出力される水平及び垂直同期信号によってカ
メラ１５との同期をとるとともに、使用するディスプレ
イ１３にあわせ、必要な画かくや拡大率で変換して、デ
ィスプレイ１３に出力していた。これにより、カメラ１
５で撮影された映像は、ディスプレイ１３とカメラ１５
の垂直周波数差によるフリッカーや位相差による横線の
発生が防止されていた。
られる映像表示システムには、例えば図３に示すような
ものがある。上記システムにおいて映像信号変換装置１
２では、コンピュータ１１からの映像信号（ビデオ信
号）をＣＲＴ等のディスプレイ１３に表示して、その画
面上の映像をＣＣＤ等のカメラ１５で撮影する場合、コ
ンピュータ１１から入力するビデオ信号を、標準同期回
路１４から出力される水平及び垂直同期信号によってカ
メラ１５との同期をとるとともに、使用するディスプレ
イ１３にあわせ、必要な画かくや拡大率で変換して、デ
ィスプレイ１３に出力していた。これにより、カメラ１
５で撮影された映像は、ディスプレイ１３とカメラ１５
の垂直周波数差によるフリッカーや位相差による横線の
発生が防止されていた。
【０００３】
【発明が解決しようとする課題】ところが、上記映像信
号変換装置では、出力ライン数が規定されているため、
コンピュータの映像信号のライン数が多い場合、間引き
回路や補間回路が設けられて、入力する画像のラインの
間引きや補間が行われ、このために垂直方向の劣化が起
こるという問題点があった。また、画面出力及びカメラ
入力時の映像信号の走査方法が、ともにインタレースの
場合に、ズームアップを行うと、画面の出力ラインとカ
メラの入力ラインとの干渉が起きて、撮影した映像にフ
ィールドフリッカーが現れるという問題点もあった。
号変換装置では、出力ライン数が規定されているため、
コンピュータの映像信号のライン数が多い場合、間引き
回路や補間回路が設けられて、入力する画像のラインの
間引きや補間が行われ、このために垂直方向の劣化が起
こるという問題点があった。また、画面出力及びカメラ
入力時の映像信号の走査方法が、ともにインタレースの
場合に、ズームアップを行うと、画面の出力ラインとカ
メラの入力ラインとの干渉が起きて、撮影した映像にフ
ィールドフリッカーが現れるという問題点もあった。
【０００４】本発明は、上記問題点に鑑みなされたもの
で、映像の劣化及びフィールドフリッカーを防止して、
鮮明な映像を得ることができる映像信号変換装置を提供
することを目的とする。
で、映像の劣化及びフィールドフリッカーを防止して、
鮮明な映像を得ることができる映像信号変換装置を提供
することを目的とする。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、コンピュータ等の映像信号出力手段から
のビデオ信号をディスプレイ等の表示手段に表示可能な
信号に変換する映像信号変換装置において、入力する前
記ビデオ信号を同期分離して、同期信号を生成する同期
分離器等の同期信号生成手段と、前記同期信号に基づき
入力クロックを生成する入力ＰＬＬ回路等の入力クロッ
ク生成手段と、例えば標準同期回路からの同期信号を同
期分離して生成された任意のリファレンス同期信号に基
づき所定の出力クロックを生成する変換ＰＬＬ回路、分
周器及び出力ＰＬＬ回路等の出力クロック生成手段と、
前記生成された入力クロックに応じて、前記ビデオ信号
を記憶するとともに、前記生成された所定の出力クロッ
クに応じて該記憶したビデオ信号を前記ディスプレイに
出力するフレームメモリ等の記憶手段とを備えた映像信
号変換装置が提供される。
め、本発明は、コンピュータ等の映像信号出力手段から
のビデオ信号をディスプレイ等の表示手段に表示可能な
信号に変換する映像信号変換装置において、入力する前
記ビデオ信号を同期分離して、同期信号を生成する同期
分離器等の同期信号生成手段と、前記同期信号に基づき
入力クロックを生成する入力ＰＬＬ回路等の入力クロッ
ク生成手段と、例えば標準同期回路からの同期信号を同
期分離して生成された任意のリファレンス同期信号に基
づき所定の出力クロックを生成する変換ＰＬＬ回路、分
周器及び出力ＰＬＬ回路等の出力クロック生成手段と、
前記生成された入力クロックに応じて、前記ビデオ信号
を記憶するとともに、前記生成された所定の出力クロッ
クに応じて該記憶したビデオ信号を前記ディスプレイに
出力するフレームメモリ等の記憶手段とを備えた映像信
号変換装置が提供される。
【０００６】
【作用】同期分離された同期信号によってコンピュータ
からのビデオ信号をフレームメモリに記憶させ、かつ、
例えばカメラとの同期をとるために、出力された任意の
リファレンス同期信号から生成した所定の出力クロック
に応じて記憶したビデオ信号をディスプレイに出力する
従って、ディスプレイに表示する映像の劣化及びカメラ
で撮影された映像のフィールドフリッカーを防止するこ
とができる。
からのビデオ信号をフレームメモリに記憶させ、かつ、
例えばカメラとの同期をとるために、出力された任意の
リファレンス同期信号から生成した所定の出力クロック
に応じて記憶したビデオ信号をディスプレイに出力する
従って、ディスプレイに表示する映像の劣化及びカメラ
で撮影された映像のフィールドフリッカーを防止するこ
とができる。
【０００７】
【実施例】本発明の実施例を図１乃至図２の図面に基づ
き説明する。図１は、本発明に係る映像信号変換装置の
構成を示すブロック図である。この映像信号変換装置
は、図３に示した映像信号変換装置と同様に、コンピュ
ータ１１、ディスプレイ１３及び標準同期回路１４と接
続されており、標準同期回路１４からのリファレンス同
期信号によって、カメラ１５との間で同期をとられた映
像信号を出力している。
き説明する。図１は、本発明に係る映像信号変換装置の
構成を示すブロック図である。この映像信号変換装置
は、図３に示した映像信号変換装置と同様に、コンピュ
ータ１１、ディスプレイ１３及び標準同期回路１４と接
続されており、標準同期回路１４からのリファレンス同
期信号によって、カメラ１５との間で同期をとられた映
像信号を出力している。
【０００８】図において、映像信号変換装置は、上記コ
ンピュータ１１と接続されて映像信号ＲＧＢIを入力す
る同期分離器２１及びＡ／Ｄ変換器２２と、同期分離器
２１と接続されて水平同期信号ＨIを入力する入力フェ
ーズロックドループ（以下、「入力ＰＬＬ」という。）
回路２３と、同期分離器２１及び後述する同期分離器２
６と接続されて垂直同期信号ＶI又はリファレンス垂直
同期信号ＶRを入力する読み出し／書き込み信号（以
下、「Ｒ／Ｗ信号」という。）決定回路２４と、Ａ／Ｄ
変換器２２、入力ＰＬＬ回路２３、Ｒ／Ｗ信号決定回路
２４及び後述する出力ＰＬＬ回路２９とＤ／Ａ変換器３
０と接続されるフレームメモリ２５と、標準同期分離器
１４と接続されるリファレンス同期分離器２６と、リフ
ァレンス同期分離器２６と接続されてリファレンス同期
信号（リファレンス水平同期信号ＨR、リファレンス垂
直同期信号ＶR）を入力する変換ＰＬＬ回路２７と、変
換ＰＬＬ回路２７と接続されて変換用周波数ｆCのクロ
ックを入力する分周器２８と、分周器２８と接続されて
水平周波数ｆＨOのクロックを入力する出力ＰＬＬ回路
２９と、フレームメモリ２５及び出力ＰＬＬ回路２９と
接続されるＤ／Ａ変換器３０とから構成されている。
ンピュータ１１と接続されて映像信号ＲＧＢIを入力す
る同期分離器２１及びＡ／Ｄ変換器２２と、同期分離器
２１と接続されて水平同期信号ＨIを入力する入力フェ
ーズロックドループ（以下、「入力ＰＬＬ」という。）
回路２３と、同期分離器２１及び後述する同期分離器２
６と接続されて垂直同期信号ＶI又はリファレンス垂直
同期信号ＶRを入力する読み出し／書き込み信号（以
下、「Ｒ／Ｗ信号」という。）決定回路２４と、Ａ／Ｄ
変換器２２、入力ＰＬＬ回路２３、Ｒ／Ｗ信号決定回路
２４及び後述する出力ＰＬＬ回路２９とＤ／Ａ変換器３
０と接続されるフレームメモリ２５と、標準同期分離器
１４と接続されるリファレンス同期分離器２６と、リフ
ァレンス同期分離器２６と接続されてリファレンス同期
信号（リファレンス水平同期信号ＨR、リファレンス垂
直同期信号ＶR）を入力する変換ＰＬＬ回路２７と、変
換ＰＬＬ回路２７と接続されて変換用周波数ｆCのクロ
ックを入力する分周器２８と、分周器２８と接続されて
水平周波数ｆＨOのクロックを入力する出力ＰＬＬ回路
２９と、フレームメモリ２５及び出力ＰＬＬ回路２９と
接続されるＤ／Ａ変換器３０とから構成されている。
【０００９】同期分離器２１は、上記コンピュータ１１
から入力される映像信号ＲＧＢIを同期分離して、図２
(ａ)，(ｂ)に示す同期信号（水平同期信号ＨI、垂直同
期信号ＶI）を生成し、水平同期信号ＨIを入力ＰＬＬ回
路２３に、また垂直同期信号ＶIをＲ／Ｗ信号決定回路
２４に出力している。入力ＰＬＬ回路２３は、上記同期
分離器２１から入力される水平同期信号ＨIからコンピ
ュータ１１のドットクロックに相当する周波数ｆｄiと
位相の入力クロックＣＫI（図２(ｃ)参照）を生成し
て、Ａ／Ｄ変換器２２とフレームメモリ２５に出力して
いる。
から入力される映像信号ＲＧＢIを同期分離して、図２
(ａ)，(ｂ)に示す同期信号（水平同期信号ＨI、垂直同
期信号ＶI）を生成し、水平同期信号ＨIを入力ＰＬＬ回
路２３に、また垂直同期信号ＶIをＲ／Ｗ信号決定回路
２４に出力している。入力ＰＬＬ回路２３は、上記同期
分離器２１から入力される水平同期信号ＨIからコンピ
ュータ１１のドットクロックに相当する周波数ｆｄiと
位相の入力クロックＣＫI（図２(ｃ)参照）を生成し
て、Ａ／Ｄ変換器２２とフレームメモリ２５に出力して
いる。
【００１０】Ａ／Ｄ変換器２２は、上記入力ＰＬＬ回路
２３から入力されるクロックＣＫIによって、コンピュ
ータ１１と同期をとり、入力する映像信号ＲＧＢIをア
ナログ／デジタル変換して、フレームメモリ２５に出力
している。Ｒ／Ｗ信号決定回路２４は、上記同期分離器
２１から入力される垂直同期信号ＶI又は上記リファレ
ンス同期分離器２６から入力される後述するリファレン
ス垂直同期信号ＶRに基づき、Ｒ／Ｗ信号を生成して、
フレームメモリ２５に出力している。すなわち、Ｒ／Ｗ
信号決定回路２４は、垂直同期信号ＶIを入力した場合
には、書き込み信号を生成して、フレームメモリ２５に
出力し、またリファレンス垂直同期信号ＶRを入力した
場合には、読み出し信号を生成して、フレームメモリ２
５に出力している。
２３から入力されるクロックＣＫIによって、コンピュ
ータ１１と同期をとり、入力する映像信号ＲＧＢIをア
ナログ／デジタル変換して、フレームメモリ２５に出力
している。Ｒ／Ｗ信号決定回路２４は、上記同期分離器
２１から入力される垂直同期信号ＶI又は上記リファレ
ンス同期分離器２６から入力される後述するリファレン
ス垂直同期信号ＶRに基づき、Ｒ／Ｗ信号を生成して、
フレームメモリ２５に出力している。すなわち、Ｒ／Ｗ
信号決定回路２４は、垂直同期信号ＶIを入力した場合
には、書き込み信号を生成して、フレームメモリ２５に
出力し、またリファレンス垂直同期信号ＶRを入力した
場合には、読み出し信号を生成して、フレームメモリ２
５に出力している。
【００１１】リファレンス同期分離器２６は、上記標準
同期回路１４からの同期信号を取り込み、図２(ｄ)，
(ｅ)，(ｉ)に示す出力の垂直同期信号ＶO及びリファレ
ンス同期信号（リファレンス水平同期信号ＨR、リファ
レンス垂直同期信号ＶR）を生成して、垂直同期信号ＶO
をディスプレイ１３に、リファレンス同期信号を変換Ｐ
ＬＬ回路２７に、リファレンス垂直同期信号ＶRをＲ／
Ｗ信号決定回路２４にそれぞれ出力している。なお、出
力の垂直同期信号ＶO（周波数ｆＶO）は、リファレンス
垂直同期信号ＶRと同じ周波数と位相で出力される。
同期回路１４からの同期信号を取り込み、図２(ｄ)，
(ｅ)，(ｉ)に示す出力の垂直同期信号ＶO及びリファレ
ンス同期信号（リファレンス水平同期信号ＨR、リファ
レンス垂直同期信号ＶR）を生成して、垂直同期信号ＶO
をディスプレイ１３に、リファレンス同期信号を変換Ｐ
ＬＬ回路２７に、リファレンス垂直同期信号ＶRをＲ／
Ｗ信号決定回路２４にそれぞれ出力している。なお、出
力の垂直同期信号ＶO（周波数ｆＶO）は、リファレンス
垂直同期信号ＶRと同じ周波数と位相で出力される。
【００１２】また、リファレンス水平同期信号ＨRの周
波数をｆＨR、リファレンス垂直同期信号ＶRの周波数を
ｆＶR、リファレンス垂直総ライン数をＬRとすると、リ
ファレンス同期分離器２６で生成されるリファレンス水
平同期信号の周波数ｆＨRは、 ｆＨR＝ＬR×ｆＶR となる。
波数をｆＨR、リファレンス垂直同期信号ＶRの周波数を
ｆＶR、リファレンス垂直総ライン数をＬRとすると、リ
ファレンス同期分離器２６で生成されるリファレンス水
平同期信号の周波数ｆＨRは、 ｆＨR＝ＬR×ｆＶR となる。
【００１３】変換ＰＬＬ回路２７は、上記同期分離器２
６からのリファレンス同期信号（リファレンス水平同期
信号ＨR、リファレンス垂直同期信号ＶR）を取り込み、
変換用周波数ｆCのクロックを生成し、分周器２８及び
ディスプレイ１３に出力している。すなわち、出力の垂
直同期信号ＶO（周波数ｆＶO）は、リファレンス垂直同
期信号ＶRと同じ周波数と位相になるので、任意に生成
したい垂直総ライン数をＬOとし、出力の水平同期信号
をＨO（周波数ｆＨO）とした場合、図２(ｇ)に示す垂直
同期信号ＨOの周波数ｆＨOは、 ｆＨO＝ＬO×ｆＶO となる。変換ＰＬＬ回路２７では、この周波数ｆＨOを
生成する際に、まずリファレンス垂直同期信号ＶRの周
波数ｆＶRからＬO倍の周波数ｆCを生成する。すなわ
ち、 ｆC＝ＬO×ｆＶR …(1) から図２(ｆ)に示すような周波数ｆCの変換クロックを
生成して、分周器２８に出力する。
６からのリファレンス同期信号（リファレンス水平同期
信号ＨR、リファレンス垂直同期信号ＶR）を取り込み、
変換用周波数ｆCのクロックを生成し、分周器２８及び
ディスプレイ１３に出力している。すなわち、出力の垂
直同期信号ＶO（周波数ｆＶO）は、リファレンス垂直同
期信号ＶRと同じ周波数と位相になるので、任意に生成
したい垂直総ライン数をＬOとし、出力の水平同期信号
をＨO（周波数ｆＨO）とした場合、図２(ｇ)に示す垂直
同期信号ＨOの周波数ｆＨOは、 ｆＨO＝ＬO×ｆＶO となる。変換ＰＬＬ回路２７では、この周波数ｆＨOを
生成する際に、まずリファレンス垂直同期信号ＶRの周
波数ｆＶRからＬO倍の周波数ｆCを生成する。すなわ
ち、 ｆC＝ＬO×ｆＶR …(1) から図２(ｆ)に示すような周波数ｆCの変換クロックを
生成して、分周器２８に出力する。
【００１４】分周器２８は、上記変換ＰＬＬ回路２７で
生成された周波数ｆCの変換クロックを、リファレンス
垂直総ライン数ＬRで割って、周波数ｆＨOの水平同期信
号Ｈ Oを、ディスプレイ１３及び出力ＰＬＬ回路２９に
出力している。すなわち、水平同期信号ＨOの周波数ｆ
ＨOは、 ｆＨO＝ｆC／ＬR …(2) 表示用のディスプレイ１３にコンピュータ１１からの映
像を任意の水平位置と水平拡大率で出力し、かつ、ピク
セル情報に劣化なく出力するためには、水平総ドット数
ＤＨO、表示ドットの位置と数が任意に決定できる必要
がある。そこで、本実施例の出力ＰＬＬ回路２９では、
水平総ドット数ＤＨOと周波数ｆＨOから出力ドット周波
数ｆｄoの出力クロックＣＫO（図２(ｈ)参照）を生成す
る。すなわち、 ｆｄo＝ＤＨO×ｆＨO から周波数ｆｄoの出力クロックＣＫOを生成して、フレ
ームメモリ２５及びＤ／Ａ変換器３０に出力している。
生成された周波数ｆCの変換クロックを、リファレンス
垂直総ライン数ＬRで割って、周波数ｆＨOの水平同期信
号Ｈ Oを、ディスプレイ１３及び出力ＰＬＬ回路２９に
出力している。すなわち、水平同期信号ＨOの周波数ｆ
ＨOは、 ｆＨO＝ｆC／ＬR …(2) 表示用のディスプレイ１３にコンピュータ１１からの映
像を任意の水平位置と水平拡大率で出力し、かつ、ピク
セル情報に劣化なく出力するためには、水平総ドット数
ＤＨO、表示ドットの位置と数が任意に決定できる必要
がある。そこで、本実施例の出力ＰＬＬ回路２９では、
水平総ドット数ＤＨOと周波数ｆＨOから出力ドット周波
数ｆｄoの出力クロックＣＫO（図２(ｈ)参照）を生成す
る。すなわち、 ｆｄo＝ＤＨO×ｆＨO から周波数ｆｄoの出力クロックＣＫOを生成して、フレ
ームメモリ２５及びＤ／Ａ変換器３０に出力している。
【００１５】フレームメモリ２５は、上記Ｒ／Ｗ信号決
定回路２４からの書き込み信号と、上記入力ＰＬＬ回路
２３からのクロックＣＫIに応じて、Ａ／Ｄ変換器２２
からの映像信号ＲＧＢIを所定の指定領域に記憶し、ま
た、Ｒ／Ｗ信号決定回路２４からの読み出し信号と、出
力ＰＬＬ回路２９からのクロックＣＫOに応じて、所定
の指定領域の映像信号をＲＧＢOとして、Ｄ／Ａ変換器
３０に読み出している。
定回路２４からの書き込み信号と、上記入力ＰＬＬ回路
２３からのクロックＣＫIに応じて、Ａ／Ｄ変換器２２
からの映像信号ＲＧＢIを所定の指定領域に記憶し、ま
た、Ｒ／Ｗ信号決定回路２４からの読み出し信号と、出
力ＰＬＬ回路２９からのクロックＣＫOに応じて、所定
の指定領域の映像信号をＲＧＢOとして、Ｄ／Ａ変換器
３０に読み出している。
【００１６】Ｄ／Ａ変換器３０は、上記出力ＰＬＬ回路
２９から入力されるクロックＣＫOによって、カメラ１
５と同期をとり、取り込んだ映像信号ＲＧＢOをアナロ
グ信号に変換してディスプレイ１３に出力している。デ
ィスプレイ１３は、上記分周器２８から入力される水平
同期信号ＨOと、リファレンス同期分離器２６から入力
される垂直同期信号ＶOによって、カメラ１５と水平及
び垂直同期がとられ、Ｄ／Ａ変換器３０から入力される
アナログの映像信号ＲＧＢOに基づいて、画面上に所定
の映像を表示する。
２９から入力されるクロックＣＫOによって、カメラ１
５と同期をとり、取り込んだ映像信号ＲＧＢOをアナロ
グ信号に変換してディスプレイ１３に出力している。デ
ィスプレイ１３は、上記分周器２８から入力される水平
同期信号ＨOと、リファレンス同期分離器２６から入力
される垂直同期信号ＶOによって、カメラ１５と水平及
び垂直同期がとられ、Ｄ／Ａ変換器３０から入力される
アナログの映像信号ＲＧＢOに基づいて、画面上に所定
の映像を表示する。
【００１７】なお、本実施例で使用した入出力仕様は、
映像信号ＲＧＢIの入力水平同期信号ＨIの周波数ｆＨI
を２０ＫＨZ、入力垂直同期信号ＶIの周波数ｆＶIを４
０ＨZ、入力水平総ドット数を５００ドット、入力垂直
総ライン数を５００ライン、入力クロックＣＫIの周波
数ｆｄiを１０ＭＨZ、リファレンス水平同期信号ＨRの
周波数ｆＨRを１８ＫＨZ、リファレンス垂直同期信号Ｖ
Rの周波数ｆＶRを６０ＨZ、リファレンス垂直総ライン
数ＬRを３００ライン、出力クロックＣＫOの周波数ｆｄ
oを１５ＭＨZ、映像信号ＲＧＢOの生成したい出力水平
同期信号ＨOの周波数ｆＨOを３０ＫＨZ、出力垂直同期
信号ＶOの周波数ｆＶOを６０ＨZ、出力水平総ドット数
ＤＨOを５００ドット、出力垂直総ライン数ＬOを５００
ラインとする。これにより、変換クロック周波数ｆ
Cは、(1)式から９ＭＨZとなり、映像信号ＲＧＢOの出力
水平同期信号ＨOの周波数ｆＨOは、(2)式から３０ＫＨZ
となる。
映像信号ＲＧＢIの入力水平同期信号ＨIの周波数ｆＨI
を２０ＫＨZ、入力垂直同期信号ＶIの周波数ｆＶIを４
０ＨZ、入力水平総ドット数を５００ドット、入力垂直
総ライン数を５００ライン、入力クロックＣＫIの周波
数ｆｄiを１０ＭＨZ、リファレンス水平同期信号ＨRの
周波数ｆＨRを１８ＫＨZ、リファレンス垂直同期信号Ｖ
Rの周波数ｆＶRを６０ＨZ、リファレンス垂直総ライン
数ＬRを３００ライン、出力クロックＣＫOの周波数ｆｄ
oを１５ＭＨZ、映像信号ＲＧＢOの生成したい出力水平
同期信号ＨOの周波数ｆＨOを３０ＫＨZ、出力垂直同期
信号ＶOの周波数ｆＶOを６０ＨZ、出力水平総ドット数
ＤＨOを５００ドット、出力垂直総ライン数ＬOを５００
ラインとする。これにより、変換クロック周波数ｆ
Cは、(1)式から９ＭＨZとなり、映像信号ＲＧＢOの出力
水平同期信号ＨOの周波数ｆＨOは、(2)式から３０ＫＨZ
となる。
【００１８】従って、本実施例の映像信号変換装置で
は、コンピュータから取り込んだ全ての映像信号を、一
旦フレームメモリに記憶させた後に、任意に決定された
水平総ドット数、表示ドットの位置と数に基づき、カメ
ラとの同期をとって上記メモリから読み出してディスプ
レイに表示させるので、読み出された映像信号は、任意
の水平位置と水平拡大率で出力し、かつ、ピクセル情報
に劣化がなくなり、カメラで撮影された映像は、ディス
プレイとカメラの垂直周波数差によるフリッカーや位相
差による横線の発生が防止されるとともに、映像の劣化
及びフィールドフリッカーが防止されて、鮮明な映像と
なる。
は、コンピュータから取り込んだ全ての映像信号を、一
旦フレームメモリに記憶させた後に、任意に決定された
水平総ドット数、表示ドットの位置と数に基づき、カメ
ラとの同期をとって上記メモリから読み出してディスプ
レイに表示させるので、読み出された映像信号は、任意
の水平位置と水平拡大率で出力し、かつ、ピクセル情報
に劣化がなくなり、カメラで撮影された映像は、ディス
プレイとカメラの垂直周波数差によるフリッカーや位相
差による横線の発生が防止されるとともに、映像の劣化
及びフィールドフリッカーが防止されて、鮮明な映像と
なる。
【００１９】
【発明の効果】以上説明したように、本発明では、映像
信号出力手段からの映像信号を表示手段に表示可能な信
号に変換する映像信号変換装置において、入力する前記
映像信号を同期分離して、同期信号を生成する同期信号
生成手段と、前記同期信号に基づき入力クロックを生成
する入力クロック生成手段と、任意の同期信号に基づき
所定の出力クロックを生成する出力クロック生成手段
と、前記生成された入力クロックに応じて、前記映像信
号を記憶するとともに、前記生成された所定の出力クロ
ックに応じて該記憶した映像信号を前記表示手段に出力
する記憶手段とを備えたので、映像の劣化及びフィール
ドフリッカーを防止して、鮮明な映像を得ることができ
る。
信号出力手段からの映像信号を表示手段に表示可能な信
号に変換する映像信号変換装置において、入力する前記
映像信号を同期分離して、同期信号を生成する同期信号
生成手段と、前記同期信号に基づき入力クロックを生成
する入力クロック生成手段と、任意の同期信号に基づき
所定の出力クロックを生成する出力クロック生成手段
と、前記生成された入力クロックに応じて、前記映像信
号を記憶するとともに、前記生成された所定の出力クロ
ックに応じて該記憶した映像信号を前記表示手段に出力
する記憶手段とを備えたので、映像の劣化及びフィール
ドフリッカーを防止して、鮮明な映像を得ることができ
る。
【図１】本発明に係る映像信号変換装置の構成を示すブ
ロック図である。
ロック図である。
【図２】図１に示した各部の信号を示す波形図である。
【図３】映像信号変換装置が用いられる映像表示システ
ムの構成を示すブロック図である。
ムの構成を示すブロック図である。
１１ コンピュータ １２ 映像信号変換装置 １３ ディスプレイ １４ 標準同期回路 １５ カメラ ２１ 同期分離器 ２２ Ａ／Ｄ変換器 ２３ 入力ＰＬＬ回路 ２４ Ｒ／Ｗ信号決定回路 ２５ フレームメモリ ２６ リファレンス同期分離器 ２７ 変換ＰＬＬ回路 ２８ 分周器 ２９ 出力ＰＬＬ回路 ３０ Ｄ／Ａ変換器
Claims (1)
- 【請求項１】 映像信号出力手段からの映像信号を表示
手段に表示可能な信号に変換する映像信号変換装置にお
いて、 入力する前記映像信号を同期分離して、同期信号を生成
する同期信号生成手段と、 前記同期信号に基づき入力クロックを生成する入力クロ
ック生成手段と、 任意の同期信号に基づき所定の出力クロックを生成する
出力クロック生成手段と、 前記生成された入力クロックに応じて、前記映像信号を
記憶するとともに、前記生成された所定の出力クロック
に応じて該記憶した映像信号を前記表示手段に出力する
記憶手段とを備えたことを特徴とする映像信号変換装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5282760A JPH07134575A (ja) | 1993-11-11 | 1993-11-11 | 映像信号変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5282760A JPH07134575A (ja) | 1993-11-11 | 1993-11-11 | 映像信号変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07134575A true JPH07134575A (ja) | 1995-05-23 |
Family
ID=17656715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5282760A Pending JPH07134575A (ja) | 1993-11-11 | 1993-11-11 | 映像信号変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07134575A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6340970B1 (en) | 1998-03-09 | 2002-01-22 | Hitachi, Ltd. | Liquid crystal display control device, liquid crystal display device using the same, and information processor |
| JP2010028541A (ja) * | 2008-07-22 | 2010-02-04 | Nippon Telegr & Teleph Corp <Ntt> | 高精細画像伝送装置及びプログラム |
-
1993
- 1993-11-11 JP JP5282760A patent/JPH07134575A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6340970B1 (en) | 1998-03-09 | 2002-01-22 | Hitachi, Ltd. | Liquid crystal display control device, liquid crystal display device using the same, and information processor |
| US6646629B2 (en) | 1998-03-09 | 2003-11-11 | Hitachi, Ltd. | Liquid crystal display control device, liquid crystal display device using the same, and information processor |
| JP2010028541A (ja) * | 2008-07-22 | 2010-02-04 | Nippon Telegr & Teleph Corp <Ntt> | 高精細画像伝送装置及びプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100246088B1 (ko) | 화소수변환장치 | |
| JPH06217229A (ja) | 高画質ｔｖのピクチャインピクチャ信号処理方法及びその装置 | |
| US5953075A (en) | Video signal processing apparatus with means for magnifying and processing a picture image correspondingly to video signals | |
| JPH10319932A (ja) | ディスプレイ装置 | |
| EP0746154B1 (en) | A subpicture signal vertical compression circuit | |
| JP3154190B2 (ja) | 汎用走査周期変換装置 | |
| JPH07134575A (ja) | 映像信号変換装置 | |
| JPH05249942A (ja) | コンピュータ出力映像の画像サンプリング装置 | |
| KR100237422B1 (ko) | Lcd 모니터 표시장치 및 그 표시방법 | |
| JP2944284B2 (ja) | 多画面表示装置 | |
| JPH09247574A (ja) | 走査線変換装置 | |
| JP3217820B2 (ja) | 映像合成方法および外部同期表示装置 | |
| KR0164255B1 (ko) | 비디오 촬영용 영상신호 변환장치 | |
| JP3180624B2 (ja) | テレビジョンカメラ装置 | |
| KR100266164B1 (ko) | 분할된 화면 동기 구현 방법 및 장치(Method for Emboding Sync of Divided Picture and Apparatus thereof) | |
| JP3338173B2 (ja) | 映像信号処理装置 | |
| KR0129253B1 (ko) | 모니터겸용티브이수상장치 | |
| JP3538851B2 (ja) | 映像信号処理回路およびそれを用いた表示装置 | |
| JP3118321B2 (ja) | 映像拡大表示装置 | |
| JPH074023B2 (ja) | テレビ画像拡大方法 | |
| KR100348444B1 (ko) | 텔레비젼의 표준신호 변환장치 | |
| KR0128684B1 (ko) | 한 화면에 두 영상신호를 동시에 표시하기 위한 영상신호 처리장치 및 방법 | |
| JP2967727B2 (ja) | 画像表示制御回路 | |
| JPH05173530A (ja) | 多入力映像信号表示装置 | |
| JPH05211632A (ja) | ２画面テレビ回路 |