JP3338173B2 - 映像信号処理装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】アナログ映像信号をデジタル信号
に変換して所定の映像信号処理を行うための映像信号処
理装置に関する。

【０００２】

【従来の技術】テレビジョンの多機能化に伴って、ＮＴ
ＳＣ（走査線５２５本，３０フレーム／秒）方式等の映
像信号のみならず、ＶＧＡ規格（走査線４８０本，約６
０フレーム／秒）等のコンピュータ本体から出力される
映像信号等を同一のディスプレイで表示することが提案
されている。

【０００３】そして、これらの映像信号は規格が相違す
るため、その周波数等がそれぞれ異なる。従って、これ
らの映像信号を同一のディスプレイで表示するには、デ
ィスプレイ装置内やコンピュータ本体内に映像信号処理
装置を設け、アナログの映像信号を一旦デジタル化して
周波数変換等の所定の映像信号処理を行う必要があっ
た。

【０００４】以下、図８を用いてこの映像信号処理装置
について説明する。

【０００５】アナログ映像信号(102) がコンピュータ本
体から出力されるコンピュータ映像信号の場合、ＲＧＢ
の各色に対応したアナログ映像信号(102) が、それぞれ
対応するアナログ・デジタル（Ａ／Ｄ）変換部１６に入
力される。

【０００６】ＰＬＬ５０によって構成されるクロック発
生部は、水平同期信号(103) に基づいて、画素クロック
即ち１水平走査ライン上の画素数に応じたサンプリング
クロック(505) を発生し、これをＲＧＢの各Ａ／Ｄ変換
部１６に供給する。

【０００７】そして、Ａ／Ｄ変換部１６は、このサンプ
リングクロック(505) のパルスの立ち上がりでアナログ
映像信号(102) をサンプリングし、これをデジタル映像
信号(507) に変換する。

【０００８】信号処理部５２は、このデジタル映像信号
(507) に対してディスプレイの特性に合わせた時間軸変
換等の様々な信号処理を行う。

【０００９】信号処理が施されたデジタル映像信号は、
デジタル・アナログ（Ｄ／Ａ）変換部２０に出力され
る。Ｄ／Ａ変換部２０は、デジタル映像信号を再びアナ
ログ映像信号(111) に変換し、これをＣＲＴの受像管等
のディスプレイに出力する。

【００１０】そして、ディスプレイの画面上には、この
出力映像信号(111) に対応した映像等が表示される。

【００１１】

【発明が解決しようとする課題】しかしながら、アナロ
グ映像信号(102) の画素データに対するサンプリングク
ロック(505) の位相がずれてしまった場合には、各画素
のデータサンプリングが正確にできないという問題が有
った。

【００１２】これについて、図９（ａ），（ｂ）を用い
て説明する。

【００１３】図においてデジタルの映像信号(100) は、
コンピュータ本体において形成される映像信号であっ
て、各画素クロックに応じて、画素データＤ１，Ｄ２，
Ｄ３，・・が切り替わる信号である。そして、この画素
データは、映像信号(100) がそれぞれ立ち上がっている
期間確定している。映像信号処装置に入力されるアナロ
グ映像信号(102) は、このデジタル映像信号(100) に基
づいて形成されるため、デジタル映像信号(100) と同様
に一定期間毎に各画素データが切り替わる信号となって
いる。

【００１４】従って、例えばサンプリングクロック(50
5) が、図９（ａ）に示す位相のサンプリングクロック
(505-a) である場合には、デジタル映像信号(100) の各
画素データに対してその確定期間にサンプリングを実行
することができる。

【００１５】しかし、図９（ｂ）に示す位相のサンプリ
ングクロック(505-b) によって、サンプリングすると、
映像信号(100) が立ち上がる途中、即ち画素データが不
安定で確定していない期間にサンプリングが実行される
こととなる。この場合には、各画素データのデータ保持
時間が充分に確保されず、また他の画素のデータをサン
プリングする等のサンプリングエラーが発生し、画質が
低下するという問題があった。

【００１６】特に、１画素毎にデータが変化するディザ
処理を行う画像を表示する場合や、高精細画像の表示に
際しては上記画質の劣化が顕著に現れるため、ディスプ
レイの品質が損なわれてしまう可能性があった。

【００１７】本発明は、これらの課題を解消するために
なされたものであり、高精度な映像信号処理を行うこと
のできる映像信号処理装置を提供することを目的とす
る。

【００１８】

【問題を解決するための手段】上記目的を達成するため
に、本発明に係る映像信号処理装置は以下のような特徴
を有する。

【００１９】複数の画素データの並びからなるアナログ
映像信号を、所定のサンプリングクロックに基づいてサ
ンプリングしてデジタル映像信号に変換するアナログ・
デジタル変換部と、前記デジタル映像信号に対して所定
の信号処理を行う信号処理部と、を有する映像信号処理
装置において、水平同期信号に基づいて、１水平ライン
上の画素数に応じたクロックであって、互いに位相の異
なる複数のクロックを発生するクロック発生部と、複数
の前記クロックの内、前記サンプリングクロックとして
最適な位相を有するクロックを判定するクロック判定部
と、を有し、前記アナログ・デジタル変換部は、前記ク
ロック発生部から供給される複数の前記クロックのそれ
ぞれに基づいて、１つの画素データに対応する期間にお
いて前記アナログ映像信号をサンプリングし、これらを
それぞれ前記デジタル映像信号に変換し、前記クロック
判定部は、前記各クロックに対応する前記各デジタル映
像信号を比較して、最適な位相を有するクロックを判定
することを特徴とする。

【００２０】前記アナログ・デジタル変換部は、少なく
ともＲＧＢの各映像信号に対応して複数設けられること
を特徴とする。

【００２１】更に、複数の前記アナログ・デジタル変換
部は、通常時には最適と判定された前記クロックに基づ
いてＲＧＢの各アナログ映像信号をそれぞれデジタル映
像信号に変換し、前記クロックの判定時には、１つのア
ナログ映像信号に対し、位相の異なる複数の前記クロッ
クに基づいてデジタル変換を行い、変換された複数の前
記デジタル映像信号が前記クロック判定部に供給され、
前記クロックの判定を行うことを特徴とする。

【００２２】

【作用】本発明では、映像信号処理装置において、水平
同期信号に基づき互いに位相の異なる複数のクロックを
発生するクロック発生部と、複数のクロックの内、サン
プリングクロックとして最適な位相を有するクロックを
判定するクロック判定部を設けた。

【００２３】従って、簡単な装置構成で、かつ最適なサ
ンプリングクロックを発生可能な装置を実現することが
できる。

【００２４】即ち、常に図９（ａ）に示すような最適な
位相のサンプリングクロック(505-a) を用いて、映像信
号の各画素データが安定している期間に、サンプリング
を実行することができる。これにより、高精細画像に係
る映像信号に対しても、確実にサンプリングができ、所
定の信号処理を実行することが可能となる。

【００２５】また、ＲＧＢの各アナログ映像信号に対応
して複数のＡ／Ｄ変換部が設けられている場合、クロッ
クの判定時には、各Ａ／Ｄ変換部に位相の異なる複数の
クロックの内の１つをそれぞれ供給して、サンプリング
を行う。従って、クロック判定のために別途Ａ／Ｄ変換
部を設ける必要がなく、装置構成が複雑化しない。

【００２６】

【実施例】以下、この発明の一実施例を図を用いて説明
する。

【００２７】図１は、本発明の実施例に係る映像信号処
理装置の概略図である。なお、図１及び以下に示す図に
おいて、既に説明した図と同一部分には同一符号を付し
て説明を省略する。

【００２８】入力される映像信号(102) は、従来同様、
例えばＶＧＡ規格等のＲＧＢのコンピュータ映像信号で
ある。

【００２９】セレクタ１４は、各Ａ／Ｄ変換部１６への
ＲＧＢアナログ映像信号(102) の供給を、通常の映像信
号処理時とクロック判定時とで切り替える選択部であ
る。

【００３０】Ａ／Ｄ変換部１６は、サンプリングクロッ
ク(105) に基づいてアナログ映像信号(102) をデジタル
映像信号(107) に変換する変換部である。

【００３１】そして、信号処理部１８は、このデジタル
映像信号(107) に対し、時間軸変換やフリッカを防止す
るための相関処理等の信号処理を、ディスプレイの特性
に合わせて実行する処理部である。

【００３２】次に、本実施例の映像信号処理装置につい
て、図２を用いてより詳細に説明する。

【００３３】クロック発生部１２は、基礎クロックＸを
発生するＰＬＬ３０と、位相の異なるクロックＸ1 ，Ｘ
2 ，Ｘ3 を発生する位相制御部３２と、セレクタブロッ
ク３６とを有している。更に、クロック判定処理全体を
制御する制御信号(301) を発生する制御ブロック３４を
有している。

【００３４】ここで、ＰＬＬブロック３０は、水平同期
信号(103) に基づいて出力信号の位相を制御し、１水平
走査ライン上の画素数に応じた基礎クロックＸを発生す
る発振回路である。

【００３５】位相制御部３２は、例えば図３に示すよう
な構成を有する遅延回路である。この位相制御部３２で
は、クロックＸ1 は、基礎クロックＸをそのまま用い
る。クロックＸ2 は、基礎クロックＸを２つのインバー
タを介して出力することにより、位相を所定量遅延させ
て形成する。また、クロックＸ3 は、基礎クロックＸを
４つのインバータを介して出力することにより、更にそ
の位相を遅延させて形成する。

【００３６】そして、この位相制御部３２からは、図６
に示すような互いに位相の異なる複数のクロックＸ1 ，
Ｘ2 ，Ｘ3 が出力される。上記位相の遅延量は、各クロ
ックＸ1 ，Ｘ2 ，Ｘ3 の半周期よりも小さいものであ
る。なお、上記位相制御部３２の構成はこれには限ら
ず、位相を所定量遅延させることができればよい。

【００３７】セレクタブロック３６は、図４に示すよう
な構成を有し、制御信号(301) に基づいて、Ａ／Ｄ変換
部１６に供給するクロックＸ1 ，Ｘ2 ，Ｘ3 を選択する
選択部である。

【００３８】信号処理部１８は、セレクタブロック４０
と、通常の映像信号処理時にデジタル映像信号(107) に
対して所定の信号処理を行う処理ブロック４２と、信号
処理に先立って最適な位相のクロックを判定するクロッ
ク判定部４４とを有している。

【００３９】ここで、セレクタブロック４０は、図５に
示すように、Ａ／Ｄ変換部と、処理ブロック４２及びク
ロック判定部４４との間に設けられている選択部であ
る。そして、制御信号(301) に基づいて、通常時とクロ
ック判定時とで、処理ブロック４２又はクロック判定部
４４へのデジタル映像信号(107) の供給を切り替える。

【００４０】クロック判定部４４は、排他的オア回路46
-1〜 3と、この回路の出力側に接続されたデコーダ４８
とから構成されている。

【００４１】排他的オア回路46-1〜 3の入力側には、ク
ロックＸ1 ，Ｘ2 ，Ｘ3 にそれぞれ対応するデジタル映
像信号(107) のデータＸ1'，Ｘ2'，Ｘ3'が供給されてい
る。そして、排他的オア回路46-1〜 3はこのデータＸ
1'，Ｘ2'，Ｘ3'を比較して、その結果をデコーダ４８に
出力する。

【００４２】デコーダ４８は、比較結果から他の２つの
データと異なる１のデータを検出し、この１のデータを
サンプリングしたクロックを不良と判定し、最適なクロ
ックを判定して出力する。

【００４３】次に、本実施例の映像信号処理装置の動作
について説明する。

【００４４】予め設定されたクロック判定時期又は任意
の時期において、制御ブロック３４から制御信号(301)
が出力されると、これに応じてセレクタブロック３６が
切り替わる。そして、位相制御部３２から発生されたク
ロックＸ1 ，Ｘ2 ，Ｘ3 がＲＧＢ用のＡ／Ｄ変換部１６
にそれぞれ供給される。なお、このクロック判定時期
は、図示しない垂直同期信号に基づいて決定されてい
る。

【００４５】また、制御信号(301) によってセレクタ１
４が切り替わり、ＲＧＢのアナログ映像信号(102) の内
の１つ（本実施例ではＧ）のアナログ映像信号(102) が
３つのＡ／Ｄ変換部１６にそれぞれ供給される。

【００４６】各Ａ／Ｄ変換部１６は、クロックＸ1 ，Ｘ
2 ，Ｘ3 の１つに基づいて、デジタル状態で図６（ａ）
の波形を有するアナログ映像信号(102) をサンプリング
しデジタル変換を行う。

【００４７】デジタル映像信号(107) の特定ビット（例
えば８ビットデータの場合に下から４ビット目）のデー
タＸ1'，Ｘ2'，Ｘ3'は、セレクタブロック４０によって
クロック判定部４４の排他的オア回路46-1〜 3の入力側
にそれぞれに選択的に供給される。

【００４８】例えば、クロックＸ1 ，Ｘ2 ，Ｘ3 が図６
（ｂ），（ｃ），（ｄ）に示すごとき位相の場合、クロ
ックＸ1 及びクロックＸ2 に基づくサンプリングは、ア
ナログ映像信号(102) の画素データの確定期間に行われ
る。画素データの確定期間では各画素データが安定して
いるため、排他的オア回路に入力されるクロックＸ1，
Ｘ2 に対応するデジタル映像信号のデータＸ1'，Ｘ2'は
同一となる。

【００４９】一方、クロックＸ3 に基づくサンプリング
は、画素データが不安定で確定していない期間に行われ
るため、クロックＸ1 ，Ｘ2 に対応するデータとは異な
るデータＸ3'が排他的オア回路に入力される。

【００５０】この場合に、排他的オア回路46-1〜 3から
出力される比較結果は、図７（ｃ）に示すように（０，
１，１）となる。そして、デコーダ４８はこの結果に基
づいてクロックＸ3 が不良であることを判定し、更にク
ロックＸ1 又はＸ2 が最適なクロックであること判定し
て、これを制御ブロック３４に出力する。

【００５１】なお、図７において、（ａ）はデータＸ2'
のみが他のデータと異なる場合における比較結果を示
し、（ｂ）はデータＸ1'のみが他のデータと異なる場合
における比較結果を示している。

【００５２】最適なクロックが判定され、制御ブロック
３４にその判定結果が出力されると、制御ブロック３４
は、通常の映像信号処理を開始するための所定の制御信
号 (301)を出力する。

【００５３】位相制御部３２は、この制御信号(301) を
受けて基礎クロックＸに対して位相制御を行い、最適な
クロックをサンプリングクロックとして発生する。制御
信号(301) によってセレクタブロック３６は切り替わ
り、このサンプリングクロックが、各Ａ／Ｄ変換部１６
に供給される。同時に、制御信号(301) によってセレク
タ１４が切り替わり、ＲＧＢのアナログ映像信号(102)
が、それぞれ対応するＡ／Ｄ変換部１６に供給される。

【００５４】そして、Ａ／Ｄ変換部１６が、最適な位相
を有するサンプリングクロックに基づいてサンプリング
を行って、デジタル映像信号(107) に変換する。

【００５５】セレクタブロック４０は、制御ブロック３
４からの制御信号(301) に基づいて、このデジタル映像
信号(107) を選択的に処理ブロック４２に供給し、この
処理ブロック４２で所定の信号処理が行われる。処理が
行われたデジタル映像信号はＤ／Ａ変換部２０に出力さ
れ、再びアナログ映像信号(111) に変換されて、ディス
プレイの表示部（例えばテレビの受像管）等に供給され
る。

【００５６】このように、本実施例では通常の映像信号
処理の開始前に、最適な位相のクロックを判定してこれ
をサンプリングクロックとして用いる。従って、通常時
においては、常に最適な位相のサンプリングクロックで
サンプリングを実行することができ、高精細画像に係る
映像信号に対しても、確実にデジタル変換を行って、所
定の信号処理を実行することが可能となる。

【００５７】また、ＲＧＢの各アナログ映像信号に対応
して設けられている複数のＡ／Ｄ変換部を、クロックの
判定時に利用することとしたので、クロック判定のため
に別途Ａ／Ｄ変換部を設ける必要がない。よって、構成
を複雑化させることなく装置の機能向上が実現できる。

【００５８】なお、本実施例において、互いに位相の異
なるクロックは３種類としたが、数はこれには限らな
い。そして、この数に応じて、クロック判定部の構成は
変更されるものであり、またセレクタ１４、セレクタブ
ロック３６，４０の構成及びＡ／Ｄ変換部の数も変更さ
れる。

【００５９】更に、クロックの判定は、１画素クロック
分の期間、即ち１つの画素データを用いることによって
実行できる。従って、本実施例では極めて短時間でクロ
ック判定が可能であり、ディスプレイでの画像表示に影
響を与えることがない。

【００６０】また、複数の画素クロック期間で（複数の
画素データを用いて）クロック判定を行う場合には、ク
ロック判定部では積分処理を行う。この場合には、判定
の信頼性が向上するという効果を有する。

【００６１】ディスプレイについては、ＣＲＴに限ら
ず、投写型のプロジェクタや液晶ディスプレイ、ブラズ
マディスプレイ等であってもよい。

【００６２】

【発明の効果】以上のように本発明の映像信号処理装置
においては、水平同期信号に基づき互いに位相の異なる
複数のクロックを発生するクロック発生部と、複数のク
ロックの内、サンプリングクロックとして最適な位相を
有するクロックを判定するクロック判定部とクロック判
定部を設けた。

【００６３】そして、この判定された最適なクロックを
サンプッリングクロックとして用いることにより、常に
最適な位相のサンプリングクロックに基づいて、サンプ
リングを実行することができる。従って、高精細画像に
係る映像信号に対しても、確実にデジタル変換を行っ
て、所定の信号処理を実行することが可能となる。

【００６４】また、ＲＧＢの各アナログ映像信号に対応
して複数のＡ／Ｄ変換部が設けられている場合、クロッ
クの判定時には、各Ａ／Ｄ変換部に位相の異なる複数の
クロックの内の１つをそれぞれ供給して、サンプリング
を行う。

【００６５】従って、クロック判定のために別途Ａ／Ｄ
変換部を設ける必要がなく、装置構成が複雑化しない。

【図面の簡単な説明】

【図１】本発明の実施例に係る映像信号処理装置を示す
概略構成図である。

【図２】図１の映像信号処理装置を更に詳細に示す構成
図である。

【図３】図２の位相制御部３２の構成例を示す図であ
る。

【図４】図２のセレクタブロック３６の構成例を示す図
である。

【図５】図２のセレクタブロック４０の構成例を示す図
である。

【図６】映像信号の画素データとクロックＸ1 ，Ｘ2 ，
Ｘ3 との関係を示す図である。

【図７】図２のデコーダ４８における処理結果を示す図
である。

【図８】従来の映像信号処理装置を示す概略構成図であ
る。

【図９】従来の映像信号処理装置における映像信号の画
素データとサンプリングクロックとの関係を示す図であ
る。

【符号の説明】

１２ クロック発生部 １４ セレクタ １６ Ａ／Ｄ変換部 １８ 信号処理部 ２０ Ｄ／Ａ変換部 ３２ 位相制御部 ３４ 制御ブロック ３６，４０ セレクタブロック ４４ クロック判定部 46-1,46-2,46-3 排他的オア回路 ４８ デコーダ

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G09G 5/12 G09G 5/00 510 G09G 5/00 550 H04N 5/06 H04N 7/01

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 複数の画素データの並びからなるアナロ
   グ映像信号を、所定のサンプリングクロックに基づいて
   サンプリングしてデジタル映像信号に変換するアナログ
   ・デジタル変換部と、前記デジタル映像信号に対して所
   定の信号処理を行う信号処理部と、を有する映像信号処
   理装置において、 水平同期信号に基づいて、１水平ライン上の画素数に応
   じたクロックであって、互いに位相の異なる複数のクロ
   ックを発生するクロック発生部と、 複数の前記クロックの内、前記サンプリングクロックと
   して最適な位相を有するクロックを判定するクロック判
   定部と、を有し、 前記アナログ・デジタル変換部は、前記クロック発生部
   から供給される複数の前記クロックのそれぞれに基づい
   て、１つの画素データに対応する期間において前記アナ
   ログ映像信号をサンプリングし、これらをそれぞれ前記
   デジタル映像信号に変換し、 前記クロック判定部は、前記各クロックに対応する前記
   各デジタル映像信号を比較して、最適な位相を有するク
   ロックを判定することを特徴とする映像信号処理装置。
2. 【請求項２】 請求項１記載の映像信号処理装置におい
   て、 前記アナログ・デジタル変換部は、少なくともＲＧＢの
   各映像信号に対応して複数設けられることを特徴とする
   映像信号処理装置。
3. 【請求項３】 請求項２記載の映像信号処理装置におい
   て、 複数の前記アナログ・デジタル変換部は、通常時には最
   適と判定された前記クロックに基づいてＲＧＢの各アナ
   ログ映像信号をそれぞれデジタル映像信号に変換し、 前記クロックの判定時には、１つのアナログ映像信号に
   対し、位相の異なる複数の前記クロックに基づいてデジ
   タル変換を行い、 変換された複数の前記デジタル映像信号が前記クロック
   判定部に供給され、前記クロックの判定を行うことを特
   徴とする映像信号処理装置。