JPH1049103A

JPH1049103A - 表示制御装置

Info

Publication number: JPH1049103A
Application number: JP8204652A
Authority: JP
Inventors: Yoshikazu Shibamiya; 芳和柴宮
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1996-08-02
Filing date: 1996-08-02
Publication date: 1998-02-20

Abstract

(57)【要約】【課題】ホストコンピュータから送られて来る画像信
号を、そのホストコンピュータの機種に応じたドットク
ロック周波数、フロントポーチ、バックポーチ等の表示
パラメータを以ってドットマトリクス表示パネルで表示
する。【解決手段】入力画像信号Ｓ１はＡ／Ｄ変換、補間の
処理を受けてデジタル画像処理部４に送られると共に、
同期信号ＨＤ、ＶＤが分離され、その周期が同期信号測
定部１０２で測定される。この測定値に応じてシステム
制御部２はメモリ部１３に格納されたテーブルから対応
する表示パラメータを読み出し、これに応じてＡ／Ｄ変
換器１０３及びデジタル画像処理部４等を制御し、デジ
タル画像処理部４はライン表示画像データＳ５及び表示
アドレスＡＤを出力してドットマトリクス表示パネル５
の表示を制御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ドットマトリクス
ディスプレイの表示を制御するのに用いて好適な表示制
御装置に関するものである。

【０００２】

【従来の技術】現在、パソコン、ワークステーションと
いったホストコンピュータ装置の表示装置として、ラス
タスキャン型のいわゆるＣＲＴ表示装置が広く使用され
ている。しかしながら、昨今、省スペース、省エネルギ
ー、エルゴノミクスなどの点から、液晶パネル、プラズ
マデスプレイといったフラットパネル表示装置が注目さ
れている。上記ホストコンピュータ装置から上記ＣＲＴ
表示装置に送られる信号としては、いわゆるヒデオ信
号、すなわちアナログの画像データと、垂直及び水平同
期信号あるいはこれらの複合信号（コンポジット信号）
との組み合わせが使用されるが、これらの信号には非常
に多くの仕様があり、特にパーソナルコンピュータでは
複数の解像度を有する場合がある。

【０００３】例えばＩＢＭ社のＰＣ互換などは、縦横の
画像数が３２０＊２００、６４０＊４００、７２０＊４
００、６４０＊３５０、６４０＊４８０、８００＊６０
０、１０２４＊７６８、１２８０＊１０２４などの各表
示が可能な機器がある。これに対してＣＲＴ表示装置で
は、いわゆるマルチシンクＣＲＴ表示装置と呼ばれるも
のが存在し、上記ビデオ信号の同期信号を測定し、走査
線の駆動周期と振れ幅を上記ビデオ信号の同期信号に合
わせることで対応しているが、これはＣＲＴ表示装置の
最小表示画素を決定するシャドーマスクのピッチがビテ
オ信号の表示解像度からくる画素ピッチより小さいため
に可能なことである。

【０００４】一方、現在の液晶パネルやプラズマといっ
たドットマトリクスディスプレイは性能的に「１画素が
ＣＲＴのシャドウマスクに比べて大きい」、「制御がデ
ジタルに向いている」ため、入力されたアナログビデオ
信号を表示パネルの横解像度に合わせてＡ／Ｄ変換し
（オーバーサンプリング）、その後垂直のみ補間処理を
施す、あるいは入力されたアナログビデオ信号を解像度
に合わせてＡ／Ｄ変換し、その後水平垂直とも補間処理
を施し、表示するという二つの方式が考えられるが、ビ
デオ信号のジッタによる画像のちらつきの発生を考慮す
ると前者の方式は採用しがたい。

【０００５】

【発明が解決しようとする課題】液晶パネル、プラズマ
ディスプレイといったドットマトリクス表示装置におい
て、前述のようなビデオ信号を表示パネルの横解像度に
合わせてＡ／Ｄ変換し水平、垂直補間を行うような方式
で、マルチシンクＣＲＴ表示装置と同等な機能を有する
ためには、入力ビデオ信号に対応したサンプリングクロ
ックが必要になる。しかしながら、現在ではＣＲＴ表示
装置に入力されるようなビデオ信号には、Ａ／Ｄ変換の
サンプリングを決定するための、水平方向の画素のドッ
トクロック周波数に関する情報が含まれていない。

【０００６】そこで、ドットマトリクス表示装置内に、
あらかじめ接続される可能性のあるホストコンピュータ
から送られて来るビデオ信号あるいは同期信号から得ら
れるパラメータや、その機種のドットクロック周波数、
フロントポーチ等のパラメータをドットマトリクス表示
装置内のメモリに機種対応表示パラメータとして格納し
ておき、ホストコンピュータが接続されるとまず同期信
号を測定し、できる限りホストコンピュータの機種を特
定し、上記メモリからその機種対応のドットクロック周
波数を読み出し、その周波数でサンプリングする必要が
ある。そのためには、表示装置でのビデオ信号の測定精
度を高め、より多くの機種をより正確に判別できるよう
にする必要があるが、同期信号に含まれるジッタのため
に、正確な測定ができないことがあるという問題があっ
た。

【０００７】尚、従来よりＣＲＴの中にも同様の機能を
持つものがあるが、これは表示位置の自動調整等のより
精度の高い表示を行うための付加機能であって、ＣＲＴ
にとって他機種、多解像度を表示する上での必須技術で
はないため、その測定精度はそれほど高い必要はなく、
上記のジッタも問題にならないため、同期信号をマイク
ロコンピュータ等で直接測定するような簡単なものであ
った。

【０００８】従って、本発明は同期信号を高い精度で測
定することを目的とするものである。

【０００９】

【課題を解決するための手段】本発明においては、画像
信号にける同期信号の複数の周期に対応して複数の表示
パラメータを記憶する記憶手段と、上記同期信号を位相
制御するＰＬＬ手段と、上記位相制御された同期信号の
周期を測定する測定手段と、上記測定された周期に基づ
いて上記記憶手段から読み出した上記表示パラメータに
応じて上記画像信号を表示する表示手段の動作を制御す
る制御手段とを設けている。

【００１０】

【作用】本発明によれば、記憶手段には予め複数の表示
パラメータを同期信号の周期毎に記憶しておく。測定手
段は、画像信号における同期信号をＰＬＬ手段で位相制
御してジッタを軽減された同期信号の周期を測定する。
制御手段は測定された周期により記憶手段から対応する
表示パラメータを読み出し、読み出された表示パラメー
タに基づいて表示手段の動作を制御する。

【００１１】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態について説明する。図１は本発明の実施の形態
による表示制御装置のブロック図である。本表示制御装
置は、ＰＣ（パソコン）、ＷＳ（ワークステーション）
等で生成されたアナログコンピュータ信号を入力として
受け取り表示することができるような装置である。図１
において、１はＰＣ（パソコン）、ＷＳ（ワークステー
ション）等のホストコンピュータにおけるアナログ画像
信号の処理ブロックであって、同期信号分離部１０１、
同期信号測定部１０２、Ａ／Ｄ変換部１０３、クロック
発生部１０４、補間部１０５、ＯＳＤ切換部１０６から
なる。

【００１２】上記同期信号分離部１０１は、上記ホスト
コンピュータ等からのＲＧＢ画像信号と、コンポジット
シンク、セパレートシンクまたはシンクオングリーンな
どの同期信号から成るビデオ信号ｓ１を入力し、画像信
号ｓ２と同期信号とを分離する。さらに分離された同期
信号から負極性の水平、垂直同期信号ＨＤ、ＶＤと同期
信号極性信号ＰＤとが生成される。

【００１３】そして、画像信号ｓ２はＡ／Ｄ変換変換器
１０３へ出力される。また、水平、垂直同期信号ＨＤ、
ＶＤは同期信号測定部１０２、クロック発生部１０４、
補間処理部１０５及びシステム制御部２へ出力される。
同期信号極性信号ＰＤは、水平、垂直同期信号ＨＤ、Ｖ
Ｄの極性を示すものであり、同期信号測定部１０２、及
びシステム制御部２へ出力される。

【００１４】同期信号測定部１０２は、上記各信号Ｈ
Ｄ、ＶＤ、ＰＤを入力し、その測定結果を制御バス３を
通じてシステム制御部２へ出力する。

【００１５】Ａ／Ｄ変換部１０３は、上記同期信号分離
後のアナログＲＧＢ信号を含む画像信号ｓ２をクロック
発生部１０４よりのドットクロックＣＫ１によってサン
プリングしデジタル画像データｓ３に変換し補間部１０
５へ出力する。

【００１６】クロック発生部１０４は、アナログで入力
された画像信号ｓ１をデジタル画像信号ｓ３に変換する
ために、システム制御部２がビデオ信号の機種、表示モ
ード判定後、このクロック発生部１０４の制御レジスタ
に、１水平ライン中のドットクロック数（ＰＬＬのＶＣ
Ｏ分周比）、水平表示開始ドット数、等の各種パラメー
タをセットする。これによって、画像信号ｓ１のサンプ
リング用のクロック、ドットクロックＣＫ１、水平表示
開始位置信号ＣＫ２、位相調整用済み水平同期信号ＣＫ
３の発生、制御を行う。

【００１７】補間部１０５は、Ａ／Ｄ変換器１０３より
得られるデジタル化されたＲＧＢの画像データｓ３を、
水平表示開始位置信号ＣＫ２、システム制御部２より制
御バス３を通して送られてくる垂直開始位置信号、補間
倍率パラメータによって補間処理、位置調整を施し、ド
ットマトリクス表示パネル５の表示解像度に合わせた解
像度を有する画像データｓ４に変換する。

【００１８】次に、４はデジタル画像処理部であって、
補間部１０５よりの画像データｓ４をドットマトリクス
表示パネル４が表示するための各種の処理、制御を行
う。５は画像表示用の液晶等を用いたいわゆるドットマ
トリクス表示パネルで、デジタル画像処理部で処理され
た画像データｓ５を表示する。

【００１９】６は電源部であって、本表示制御装置への
電源の供給を行っている。２はシステム制御部であっ
て、マイクロコンピュータ等で構成され、制御バス３、
７〜１０を通じて図１の各部を全般にわたって統括的に
制御している。１１はキー入力部であって、後述するよ
うにＯＳＤで行われる各部調整機能を操作する操作キー
等を有し、システム制御部２によって制御されている。

【００２０】１２はＯＳＤ（on screen display ）制御
部であって、制御バス８を通じシステム制御部２によっ
て制御され、ＯＳＤデータ出力し、ＯＳＤ切換部１０６
で画像データｓ４と切り替えている。１３は不揮発性メ
モリ部であって、システム制御バス３を通じシステム制
御部２によって制御され、前記各種ホスト装置の同期信
号等各種パラメータの表示モードテーブル、後述のＯＳ
Ｄ操作で行われる各種機能のイニシャルデータ、及びユ
ーザープリセットデータ等を格納している。

【００２１】次に、上記同期信号測定部１０２、デジタ
ル画像処理部５及びドットマトリクス表示パネル４のさ
らに詳細な構成について説明する。図２に同期信号測定
部１０２の詳細を示す。図２において、２００１は、入
力される水平同期信号ＨＤのジッタ軽減用のＰＬＬ回路
であって、位相比較器、ＬＰＦ（ローパスフィルタ）、
ＶＣＯ（電圧制御発振器）からなり、ＬＰＦの値を適宜
に選ぶことにより、ＨＤのジッタを軽減した水平同期信
号ＨＤ₀を出力する。また、位相比較器に位相比較イネ
ーブル制御信号ｃｓ２０７が与えられており、システム
制御部２より、制御レジスタ２０７を通して、ＶＤに同
期したＨＤカウント値によって位相比較を行うかどうか
制御できる。

【００２２】２００２は、入力される垂直同期信号ＶＤ
のジッタ軽減用ＰＬＬ回路であり、これもＰＬＬ回路２
００１と同様に構成され、ＬＰＦの値を適宜に選ぶこと
により、ＶＤのジッタを軽減した垂直同期信号ＶＤ₀を
出力する。２０１は、クロックジェネレータであって、
水平同期信号ＨＤ及び垂直同期信号ＶＤの周期測定のた
めに、周期よりも十分高い周波数であらかじめ決められ
た周波数のクロック、ｃｓ２０３及びｃｓ２０４を発生
する。

【００２３】２０２は、水平同期信号ＨＤ₀の周期測定
用のカウンタであって、ＰＬＬ回路２００１を通った水
平同期信号ＨＤ₀の立ち下がりから次の立ち下がりまで
の一周期にクロックジェネレータ２０１より周波数のク
ロックｃｓ２０３をカウントし、その測定カウント値
「ＰＨＤ１」は、ＨＤの立ち下がりに同期して、ＦＩＦ
Ｏ２０５へ書き込まれる。

【００２４】２０３は、入力された直接の水平同期信号
ＨＤの周期測定用のカウンタであって、水平同期信号Ｈ
Ｄの立ち下がりから次の立ち下がりまでの一周期にクロ
ックジェネレータ２０１より周波数のクロックｃｓ２０
３をカウントし、その測定カウント値「ＰＨＤ２」は、
ＨＤの立ち下がりに同期して、ＦＩＦＯ２０６へ書き込
まれる。

【００２５】２０５はＦＩＦＯで、上記ＰＨＤ１を、１
ＶＤ周期以上にわたって格納する。２０６は、ＦＩＦＯ
で、上記ＰＨＤ２及び水平同期信号周期測定時における
ＶＤのベレル（ＬＶＶＤ）のデータを１ＶＤ周期以上に
わたって格納する。このデータは、Ｒ／Ｗ制御部２３０
を通して制御バス３から読み出すことができ、これによ
って、水平同期信号の周期ＰＨＤ１あるいはＰＨＤ２の
測定値が得られるとともに、ＶＤのレベル（ＬＶＶＤ）
よりＰＨＤ２測定時に垂直同期信号が垂直有効期間であ
るか、垂直ブランク期間であるかを判別できる。

【００２６】２０７は、上記位相比較イネーブル制御信
号ｃｓ２０７を出力する制御レジスタ及びコンパレータ
であって、システム制御部２によって、指定された比較
ＨＤ値とＨＤ数カウンタ２１１によって位相比較器を制
御し、ＰＬＬ回路２００１の位相ロックを制御する。２
１１は、垂直同期信号ＶＤ１周期中の水平同期信号ＨＤ
の数を測定するためのカウンタであって、垂直同期信号
ＶＤの立ち上がりから次の立ち上がりまでの１周期、水
平同期信号ＨＤをクロックとしてカウントし、その測定
カウント値「ＮＨＤ」を、ＶＤの立ち上がりに同期し
て、レジスタ２１４へ書き込む。

【００２７】２１２は、垂直同期信号ＶＤの周期測定用
のカウンタであって、垂直同期信号ＶＤの立ち上がりか
ら次の立ち上がりまでの１周期、クロックジェネレータ
２０１より周波数のクロックｃｓ２０４をカウントし、
その測定カウント値「ＰＶＤ」を、ＶＤの立ち上がりに
同期して、レジスタ２１４へ書き込む。２１３は、垂直
同期信号ＶＤのブランク時間ＴＶＤ（垂直同期信号ＶＤ
のレベルが「０」）の測定を行うカウンタであって、垂
直同期信号ＬＤの立ち下がりでリセットされ、そこから
次の立ち上がりまで、クロックジェネレータ２０１より
周波数のクロックｃｓ２０４をカウントし、その測定カ
ウント値「ＴＶＤ」を、ＶＤの立ち上がりに同期して、
レジスタ２１４へ書き込む。

【００２８】２１４はレジスタであって、上記ＮＨＤ、
ＰＶＤ、ＴＶＤ及びＶＤ、ＨＤの極性をＶＤに同期して
格納し、その値の書き込み終了に伴って、Ｒ／Ｗ制御部
２３０を通じて制御バス３へ制御信号を出力する。２３
０は、Ｒ／Ｗ制御部であって、ＦＩＦＯ２０５、レジス
タ２１４、制御バス３とのデータ転送を制御する。

【００２９】次に、図３はデジタル画像処理部４とドッ
トマトリクス表示パネル５の構成を示す。まず、デジタ
ル画像処理部４において行われる処理について説明す
る。補間部１０５で補間され出力されたデジタルＲ、
Ｇ、Ｂ画像データｓ４は、コントラスト調整部４０１に
おいてγ補正処理および階調調整処理される。

【００３０】ガンマ補正および階調調整されたデータは
中間調処理４０２により、例えばＥＤ（誤差拡散）法や
ディザ法等の中間調処理が施される。動き検出部４０４
は、中間調処理される前の表示データをスチールして、
一定値以上変化のあった水平ラインを検出し、この結果
を前記システム制御部２に転送し、システム制御部２は
フレームバッファ４０３に格納されているフレーム表示
データの内、上記動き検出されたライン表示画像データ
ｓ５のみをラインアドレスデータＡＤと共に出力する。

【００３１】ドットマトリクス表示パネル５は、図のご
とく表示制御部５０１と表示装置５０２からなり、デジ
タル画像処理部４で処理された画像データ信号ｓ５を表
示する。すなわち表示制御部５０１が、表示装置５０２
の上記ラインアドレスデータＡＤで指定された垂直位置
に上記ライン表示画像データｓ５を表示するものであ
る。

【００３２】次に同期信号測定回路１０２による同期信
号測定に関して図４〜７を用いて説明する。図４、図５
は一般的なビデオ信号（画像信号）の波形を示してい
る。本実施の形態で使用される前述のドットマトリクス
表示パネル５に画像信号を最適に表示するためには、前
述した水平、垂直同期信号ＨＤ、ＶＤの周期ＰＨＤ、Ｖ
Ｄ値ＬＶＶＤ、１ＶＤ周期中の水平同期信号ＨＤの数、
また垂直同期信号ＶＤの同期パルス幅ＶＨＤといった実
際に表示装置に接続された同期信号から直接測定できる
パラメータの他に、図４、図５に示される水平、垂直表
示開始時間、フロントポーチ、バックポーチ、そして画
像信号のドットクロックといったパラメータが必要にな
ってくる。

【００３３】本実施の形態においては、図１の不揮発性
メモリ部１３に、本表示制御装置と接続が予想されるホ
スト装置のビデオ信号の上記パラメータをあらかじめ測
定したものを表示モードテーブルとして記憶している。
この表示モードテーブルには、この他後述する表示モー
ドを特定できない場合に使用するデフォルトパラメータ
も一組有している。このデフォルトパラメータは、本表
示制御装置の表示パネル５の解像度と一般的なビデオ信
号とから最も適すると思われる値となっているが、その
ホスト装置に完全対応したものではないので前記ＯＳＤ
等を使用し、ユーザ調整が必要となる。但し、この場合
はちらつき等の画質を含めて最適に表示できるとは限ら
ない。

【００３４】図６、図７は、同期信号の検出、機種の特
定手順を示したものである。まず、ステップＳ１におい
て、システム制御部２内のマイクロコンピュータは、同
期信号測定部１０２のＲ／Ｗ制御部２０３を制御し、位
相比較イネーブル制御レジスタ２０７を常にイネーブル
になるように設定し、その後垂直同期信号ＶＤの立ち上
がりに同期してＦＩＦＯ２０５、２０６、レジスタ部２
１４の測定内容をシステム制御部２へ取り込む。

【００３５】次にステップＳ２において、それ以前に決
定されて不揮発性メモリ部１３に格納されているＨＤ、
ＶＤと変化があるかどうかを比較し、変化があったと判
定されるとステップＳ３へ進む。変化がないときはステ
ップＳ１へ戻って測定を繰り返す。ステップＳ３では、
ＦＩＦＯ２０６内の入力したＨＤを直接測定したＨＤカ
ウント値がＶＤ有効期間中（本実施の形態ではＨＤ、Ｖ
Ｄとも負極性なのでＶＤが“ＬＯＷ”の期間）と、ＶＤ
ブランキング期間中（本実施の形態ではＨＤ、ＶＤとも
負極性なのでＶＤが“ＨＩＧＨ”の期間）で大きく異な
るかどうかを判定する。これは機種によっては、上記Ｖ
Ｄの有効期間中とブランキング期間中でＨＤ周期の異な
るものがあるためである。違いが認められた場合は、位
相比較イネーブル信号ｃｓ２０７をイネーブルのままで
は、ＰＬＬ回路２００１が位相ロックしない場合がある
ため、ステップＳ１１へ進み処理を行う。認められない
場合はステップＳ４へ進む。

【００３６】ステップＳ４では、ＨＤ周期は１種類であ
るのでＦＩＦＯ２０５内のＰＬＬ／ＶＣＯを経由したＨ
Ｄ信号で測定したＨＤカウント値によって、ＨＤカウン
ト値及びＶＤ有効期間中のＨＤ数、ＶＤブランキング中
のＨＤ数、ＨＤ、ＶＤの極性といったいくつかのパラメ
ータの仮決定を行う。同時にＶＤカウント値もレジスタ
部２１４内の値より仮決定する。そして、ステップＳ５
へ進み、この仮決定のための同期信号測定、ＨＤカウン
ト値、ＶＤカウント値の仮決定のプロセスを３回繰り返
す。

【００３７】次にステップＳ６に進み、上記３回のＨＤ
カウント値、ＶＤカウント値及び上記他のいくつかのパ
ラメータの仮決定値が同じかどうかを判定する。同じで
あればＨＤカウント値、ＶＤカウント値は確定したとし
てステップＳ７へ進み、同じでない場合はなにかの要因
でまだ確定できないか、ＨＤ、ＶＤに変化がなかったと
して、ステップＳ１へ戻る。ステップＳ７では、確定し
たＨＤ、ＶＤとメモリ部１３内の表示モードテーブルと
比較する。そしてステップＳ８において一致するものが
あれば、機種を特定できたと判定し、ステップＳ９へ進
み、上記表示モードテーブル内から該当機種のＶＣＯ分
周値、表示開始位置等のパラメータをクロック発生部１
０４へセットする。

【００３８】ステップＳ８で一致しない場合は機種は特
定できなかったと判定してステップＳ１０へ進み、確定
したＨＤ、ＶＤに最も最適だと思われるＶＣＯ分周値、
表示開始位置等のパラメータをクロック発生部１０４へ
セットし、ステップＳ１へ戻る。

【００３９】一方、ステップＳ３でＦＩＦＯ２０６内の
入力したＨＤを直接測定したＨＤカウント値がＶＤ有効
期間中（本実施の形態ではＨＤ、ＶＤとも負極性なので
ＶＤが“ＬＯＷ”の期間）と、ＶＤブランキング期間中
（本実施の形態ではＨＤ、ＶＤとも負極性なのでＶＤが
“ＨＩＧＨ”の期間）で違いが認められた場合は、ＨＤ
周期が２つあると判定してステップＳ１１へ進む。ステ
ップＳ１１では、まずＶＤ有効期間中のＨＤを測定する
ために、ＶＤ有効期間中にＰＬＬ回路２００１が位相ロ
ックするように、レジスタ部２１４内のＶＤ周期とＶＤ
ブランキング期間を基に制御レジスタ２０７にセットを
行う。

【００４０】この後ステップＳ１２へ進み、１ＶＤ周期
の同期信号を測定し、得られたＦＩＦＯ２０５、２０
６、レジスタ部２０７内の値をシステム制御部２へ取り
込み、ＶＤ有効期間中のＨＤ（ＨＤ１）とＶＤ及びＶＤ
有効期間中のＨＤ数、ＶＤ有効期間中のＨＤ数、ＨＤ、
ＶＤの極性といったいくつかのパラメータ仮決定を行
う。

【００４１】次にステップＳ１３で、今度はＶＤブラン
キング中にＰＬＬ回路２００１がロックするように前記
と同様にＰＬＬ制御レジスタ２０７をセットしステップ
Ｓ１４へ進む。ステップＳ１４では、ステップＳ１２と
同様に１ＶＤ周期の同期信号を測定し、得られたＦＩＦ
Ｏ２０５、２０６、制御レジスタ部２０７内の値をシス
テム制御部２へ取り込み、ＶＤブランキング期間中のＨ
Ｄ（ＨＤ２）とＶＤ及びＶＤブランキング期間中のＨＤ
数、ＶＤブランキング中のＨＤ数、ＨＤ、ＶＤの極性と
いったいくつかのパラメータ仮決定を行う。

【００４２】この後、ステップＳ１５へ進み、ステップ
Ｓ１１〜Ｓ１４の測定を３回繰り返す。そして、ステッ
プＳ１６でこの３回の測定結果が同じであるかどうかを
判定する。同じであると判定した場合は、ステップＳ１
７へ進み、入力されたビデオ信号のＶＤ、ＨＤ１、ＨＤ
２及びＶＤ有効期間中のＨＤ数、ＶＤブランキング期間
中のＨＤ数、ＨＤ、ＶＤの極性といったパラメータを決
定する。

【００４３】そして、ステップＳ１８でメモリ部１３の
表示モードテーブルと比較し、特定できるモード、機種
があるかどうかを判定する。特定できた場合は、ステッ
プＳ２０へ進み、上記表示モードテーブルからクロック
発生部１０４の制御に必要なＶＣＯ分周比、表示開始位
置ドット数等のパラメータを取り出し、クロック発生部
１０４の制御レジスタに書き込み、ステップＳ１へ戻
る。

【００４４】ステップＳ１８でモード、機種が特定でき
なかった場合は、上記決定された測定値から、本表示制
御装置に最適と思われるパラメータをクロック発生部１
０４の制御レジスタに書き込み、ステップＳ１へ戻る。

【００４５】

【発明の効果】以上述べたように、本発明によれば、例
えばドットマトリクス型表示装置において、接続されて
いるホストコンピュータの同期信号を測定する際に同期
信号をＰＬＬ手段を通すことによって、ジッタ等の変動
を軽減することができ、直接測定する方式に比べて精度
の高い測定を行うことができる。これにより接続されて
いるホストコンピュータの機種判別の精度をあげること
ができ、品位の高い画像を表示することができる。

【図面の簡単な説明】

【図１】本発明の実施の形態を示すブロック図である。

【図２】図１の同期信号測定部の構成例を示すブロック
図である。

【図３】図１のデジタル画像処理部の構成例を示すブロ
ック図である。

【図４】入力される画像信号の波形図である。

【図５】入力される画像信号の波形図である。

【図６】本発明の実施の形態の動作を示すフローチャー
トである。

【図７】本発明の実施の形態の動作を示すフローチャー
トである。

【符号の説明】

１０１同期信号分離部１０２同期信号測定部１０４クロック発生部２システム制御部４デジタル画像処理部５ドットマトリクス表示パネル１３不揮発性メモリ部２００１、２００２ＰＬＬ回路

Claims

【特許請求の範囲】

【請求項１】画像信号における同期信号の複数の周期
に対応して複数の表示パラメータを記憶する記憶手段
と、上記同期信号を位相制御するＰＬＬ手段と、上記位相制御された同期信号の周期を測定する測定手段
と、上記測定された周期に基づいて上記記憶手段から読み出
した上記表示パラメータに応じて上記画像信号を表示す
る表示手段の動作を制御する制御手段とを備えた表示制
御装置。
【請求項２】上記同期信号は垂直同期信号と水平同期
信号とであって、上記測定手段は、上記垂直信号につい
ては上記ＰＬＬ手段を経由した信号を測定し、水平同期
信号についてはこの信号直接と上記ＰＬＬ手段を経由し
た信号との両方を測定することを特徴とする請求項１記
載の表示制御装置。
【請求項３】上記測定手段は、垂直期間における有効
期間とブランキング期間とにおいてそれぞれ上記水平同
期信号の周期を測定し、上記制御手段は、上記両期間で
測定した各周期に基づいて上記記憶手段から読み出した
表示パラメータに応じて上記表示手段の動作を制御する
ことを特徴とする請求項２記載の表示制御装置。
【請求項４】上記表示パラメータは、水平、垂直表示
開始時間、フロントポーチ、バックポーチ、ドットクロ
ック数を示す各値のうち少なくとも１つの値であること
を特徴とする請求項１記載の表示制御装置。
【請求項５】上記測定手段は、同じ測定を複数回繰り
返し行い、上記制御手段は、各回で測定された値が同一
のとき制御を行うことを特徴とする請求項１記載の表示
制御装置。
【請求項６】上記表示手段はドットマトリクス表示パ
ネルであることを特徴とする請求項１記載の表示制御装
置。
【請求項７】入力画像信号から同期信号を分離する分
離手段を設け、上記ＰＬＬ手段は上記分離された同期信
号を位相制御することを特徴とする請求項１記載の表示
制御装置。