JP2950261B2

JP2950261B2 - 液晶表示装置

Info

Publication number: JP2950261B2
Application number: JP8317601A
Authority: JP
Inventors: 剛一樂
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1996-11-28
Filing date: 1996-11-28
Publication date: 1999-09-20
Anticipated expiration: 2016-11-28
Also published as: US6097379A; EP0845772A3; JPH10161598A; EP0845772A2

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は液晶表示装置に関
し、特にパーソナルコピュータ等より出力されるビデオ
信号を入力して表示する液晶表示装置に関する。

【０００２】

【従来の技術】従来、この種の液晶表示装置において
は、表示の対象とするパーソナルコンピュータ等より出
力されて入力されるビデオ信号は、テレビジョン等にお
けるビデオ信号とは異なり、完全に連続して出力される
ビデオ信号ではなく、画素ごとに一定の電位を保持して
いる信号であり、また、対応する液晶表示装置自体にお
いても、１本の走査線のビデオ信号を連続して表示する
ということではなく、画素ごとにサンプリングされてい
るビデオ信号を表示する機能が与えられている。このサ
ンプリング機能は、当該液晶表示装置に付与されてお
り、パーソナルコンピュータ等より入力されるビデオ信
号は、液晶表示装置内においてサンプリングされた後に
表示される。この場合に、液晶表示装置内においてビデ
オ信号をサンプリングするポイントが、画素の一定電位
が保持されているタイミングにはなく、当該画素が切替
わるタイミグングにある場合には、下記のような問題が
生じることになる。

【０００３】即ち、入力されるビデオ信号の電位の変化
点をサンプリングすることになるために、サンプリング
回路において必要とされるセットアップ期間およびホー
ルド期間において一定のサンプリング電位が得られず、
サンプリング電位が不安定になるという問題がある。ま
た、サンプリングクロックのジッタによる影響により、
或るフレームにおいては変化前の画素データをサンプリ
ングし、次の別フレームにおいては変化後の画素データ
をサンプリングしてしまうという事態が生じることがあ
る。これらの現象により、液晶表示装置における映像と
しては、そのエッジがちらついて見える状態となり、映
像の表示品質が著しく低下する。従って、この種の液晶
表示装置においては、サンプリングポイントの適正化を
図ることにより表示品質の低下を改善するために、サン
プリングクロックの位相を調整する回路が必要とされて
いる。

【０００４】図５は、上記のサンプリングクロックの位
相の調整を、液晶表示装置の使用者により、当該表示画
面を見ながら手動にて行う従来の液晶表示装置の要部の
構成を示すブロック図である。図５に示されるように、
本従来例は、水平同期信号に位相同期するクロックＰＬ
ＣＫを生成して出力するＰＬＬ回路１と、位相調整スイ
ッチ５１およびディレイ回路５２を含み、クロックＰＬ
ＣＫの位相を調整してクロックＳＬＣＫを出力する位相
調整回路２と、ビデオ信号を入力し、サンプリングクロ
ックＳＬＣＫを介してサンプリングデータを出力するサ
ンプリング画素データサンプリング回路３と、垂直同期
信号および水平同期信号を入力して、液晶表示制御信号
を生成して出力する液晶駆動回路４と、ビデオ処理され
たビデオ信号を表示する液晶パネル５と、前記サンプリ
ングデータを処理するビデオ信号処理回路６とを備えて
構成される。通常、パーソナルコンピュータ等からはド
ットクロックが出力されることはなく、同期信号のみが
出力されている。従って、この種の液晶表示装置におい
ては、ビデオ信号をサンプリングするために、水平同期
信号に同期したクロックＰＣＬＫを生成するＰＬＬ回路
１が必要とされており、上記のように構成要素の一つと
して具備されている。

【０００５】図５において、水平同期信号の入力を受け
て、ＰＬＬ回路１からは当該水平同期信号に位相同期し
たクロックＰＣＬＫが生成されてディレイ回路５２に入
力される。ディレイ回路５２においては、表示画面を見
ながら行われる作業者の手動操作により、位相調整スイ
ッチ５１より出力されるディレイ調整信号の入力を受け
て、クロックＰＣＬＫの位相ディレイ量が制御調整さ
れ、位相調整されたサンプリングクロックＳＬＣＫが出
力されて画素データサンプリング回路３に入力される。
画素データサンプリング回路３においては、サンプリン
グクロックＳＬＣＫの入力を受けて、当該サンプリング
クロックＳＬＣＫを介して、パーソナルコンピュータ等
より入力されるビデオ信号Ｒ／Ｇ／Ｂがサンプリングさ
れる。画素データサンプリング回路３のサンプリングデ
ータ出力はビデオ処理回路６に入力されて、ガンマ補正
および極性反転等を含む処理が行われて液晶駆動用のデ
ータが生成され、液晶パネル５に入力されて、液晶駆動
回路４より出力される液晶表示制御信号を介して表示さ
れる。なお、当該液晶表示制御信号は、垂直同期信号お
よび水平同期信号の入力を受けて、液晶駆動回路４にお
いて生成され、液晶パネル６に入力される。

【０００６】次に、図６に示されるのは、特開平７−２
１９４８５号公報等において提案されている他の従来例
の位相調整回路の構成を示すブロック図である。図６に
示されるように、当該位相調整回路は、調整開始スイッ
チ６６と、水平同期信号、調整開始スイッチ６６より出
力される動作開始信号およびクロックＰＣＬＫ等の入力
を受けてディレイ調整信号を出力するコントローラ６３
と、当該ディレイ調整信号およびクロックＰＣＬＫの入
力を受けて、サンプリングクロックＳＬＣＫを生成して
出力するディレイ回路６１と、サンプリングクロックＳ
ＬＣＫ、ビデオ信号およびディレイ調整信号の入力を受
けて、ビデオ信号をＡ／Ｄ変換して出力するＡ／Ｄ変換
部６２と、Ａ／Ｄ変換部６２のＡ／Ｄ変換出力およびデ
ィレイ調整信号の入力を受けて、当該Ａ／Ｄ変換出力を
格納するメモリ６５と、Ａ／Ｄ変換部６２のＡ／Ｄ変換
出力とメモリ６５の出力とを比較照合して、その比較結
果をコントローラ６３に送出する比較回路６４とを備え
て構成される。

【０００７】図６において、パーソナルコンピュータ等
より入力されるビデオ信号は、Ａ／Ｄ変換部６２におい
て、サンプリングクロックＳＬＣＫに同期してサンプリ
ングされ、デジタル信号に変換される。Ａ／Ｄ変換部６
２においてサンプリングされた或るフレームにおける所
定の画素データは、メモリ６５に入力されて一旦格納さ
れる。そして、メモリ６５に格納された当該画素データ
は、比較回路６４において、次のフレームにおける同一
画素に対応する画素データと比較照合されて、その差異
の有無が検出される。比較結果において差異が生じた場
合には、サンプリングクロックＳＬＣＫの位相が適正で
ないものと判定され、コントローラ６３による制御作用
を介して、ディレイ回路６１におけるディレイ量が制御
調整されて、再度、繰返して数フレームに亘ってサンプ
リングデータの比較照合が行われ、その結果において差
異を生じることなく比較結果が一致するまで繰返して行
われる。そして一致した場合には、サンプリングクロッ
クＳＬＣＫの位相が適正化されたものと判定され、コン
トローラ６３による制御作用を介して、ディレイ回路６
１のディレイ量が固定化される。なお、本従来例におけ
る位相調整は、使用者により、調整開始スイッチ６６が
オンにされた場合においてのみ動作が開始され、調整開
始スイッチ６６より出力される動作開始信号の入力を受
けて、コントローラ６３による制御作用が始動され、以
降においては、全ての動作が自動的に行われる。

【０００８】図７は、特開平５−１９９４８３号公報等
において提案されている他の従来例の位相調整回路の構
成を示すブロック図である。図７に示されるように、当
該位相調整回路は、ビデオ信号の立ち上りエッジを検出
して出力するエッジ検出回路７１と、クロックＰＣＬＫ
およびエッジ検出回路７１のエッジ検出出力の入力を受
けて、サンプリングクロックＳＣＬＫを生成して出力す
る同期回路７２とを備えて構成される。

【０００９】図７において、エッジ検出回路７１におい
ては、パーソナルコンピュータ等より入力されるビデオ
信号のエッジが検出され、当該エッジのタイミングから
所定時間遅延されたタイミングにおいてセットパルスが
出力されて、同期回路７２に入力される。同期回路７２
においては、当該セットパルスの入力を受けて、当該セ
ットパルスに同期してクロックＰＣＬＫの周波数がｎ分
周され、サンプリングクロックＳＣＬＫが生成されて出
力される。これにより、入力されるビデオ信号のエッジ
に同期したサンプリングクロックＳＣＬＫが得られる。
この場合に、同期回路７２における分周値ｎの値が大き
い程、位相誤差を小さい値に抑えることが可能となり、
通常はｎの値としては８以上の値に設定される。また、
セットパルスのタイミングをエッジから所定時間遅延さ
せることにより、ビデオ信号とサンプリングクロックＳ
ＣＬＫとの間の位相差を固定して適正化することによっ
て、サンプリングポイントの調整が自動的に実現されて
いる。

【００１０】

【発明が解決しようとする課題】上述した従来の液晶表
示装置において、図５に示される従来例の場合には、使
用者が、表示画面を見ながらスチッチを操作することに
より、サンプリングクロンクＳＣＬＫのタイミング調整
が行われており、使用者の操作作業が煩雑化されるとい
う欠点がある。

【００１１】また、図６に示される従来例による位相調
整回路においては、或る画素に対応するビデオ信号のフ
レームごとのサンプリングデータを比較照合することに
より、ビデオ信号に対するサンプリングポイントのタイ
ミング調整が行われているが、表示画面が各フレームご
とに異なる動画のような場合には、入力されるビデオ信
号がフレームごとに変わり、フレーム単位の比較照合に
よっては決して一致することはなく、適正なタイミング
調整を行うことができないために、調整時における表示
画像としては、静止画像に限られてしまうという欠点が
ある。

【００１２】なお、この従来例の場合には、常時調整を
行うことが不可能であるために、調整を開始させるため
のスイッチ操作も必要となり、操作が煩雑化されるとい
う付加的な欠点があり、更に、タイミング調整に、数フ
レーム期間を必要とするために、タイミングの調整に時
間を要するという欠点がある。

【００１３】更に、図７に示される従来例による位相調
整回路においては、ビデオ信号のエッジを検出して、当
該エッジ検出信号から所定時間遅延されたセットパルス
に対して同期をとることにより、サンプリングポイント
のタイミングが調整されているが、表示対象のビデオ信
号を出力するパーソナルコンピュータ等によって、異な
るビデオ信号のリンギングまたは反射等に起因するノイ
ズ等による波形の乱れが、当該エッジから所定時間遅延
されたセットパルスのタイミングにまで影響するような
場合には、画素データのサンプリング回路において求め
られるセットアップ時間を確保することができなくな
り、サンプンリングホイントのタイミングが適正なタイ
ミングに設定されなくなるという欠点がある。そして、
更に、ビデオ信号のリンギングまたは反射等に起因する
ノイズ等のレベルが大きい場合には、エッジ検出回路に
おいて、当該ノイズ等の波形に対するエッジ検出が行わ
れる事態が発生し、適正なサンプリングポイントの調整
が不可能になるという欠点がある。

【００１４】

【課題を解決するための手段】第１の発明の液晶表示装
置は、水平同期信号を入力して、当該水平同期信号に同
期する基準クロック信号を生成して出力する位相同期回
路と、所定の表示対象とするビデオ信号を入力し、前記
位相同期回路より出力される基準クロック信号を介し
て、当該ビデオ信号の画素データをサンプリングするた
めの適正位相のサンプリングクロック信号を生成して出
力する位相調整回路と、前記ビデオ信号を入力し、前記
サンプリングクロック信号を介して当該ビデオ信号の画
素データをサンプリングし、サンプリング画像データを
生成して出力する画素データサンプリング回路と、当該
サンプリング画像データに対するビデオ処理を行い、画
像表示用の画像データを生成して出力するビデオ処理回
路と、当該画像表示用の画像データを入力して表示する
液晶パネルとを備えて構成される液晶表示装置におい
て、前記位相調整回路が、前記ビデオ信号を入力して、
前記基準クロック信号を介して当該ビデオ信号をサンプ
リングし、電位レベル判定期間検出用の第１のサンプリ
ングデータを出力する検出用サンプリング回路と、前記
第１のサンプリングデータを入力して、当該サンプリン
グデータの隣接する各サンプリングポイントにおける電
位変化の有無を検出し、当該検出結果より前記第１のサ
ンプリングデータの電位安定期間を示す信号を生成して
出力する安定期間検出回路と、前記基準クロック信号を
入力して、当該基準クロック信号の周波数を分周して分
周クロック信号を生成して出力する分周回路と、前記第
１のサンプリングデータの電位安定期間を示す信号の入
力を受けて、当該電位安定期間を示す信号を参照して前
記ビデオ信号の電位変化が安定している期間を計数し、
当該計数結果により予め画像データサンプリング機能の
必要条件として設定されるセットアップ時間およびホー
ルド時間を確保することができるか否かを判定するとと
もに、当該必要条件を確保することができると判定され
る場合に、電位レベルの安定開始時点からセットアップ
時間後の位相を算出し、当該算出結果を参照して、前記
分周クロック信号に対する位相制御用の制御信号を生成
して出力するコントローラと、前記分周回路より出力さ
れる分周クロック信号を入力し、前記コントローラより
出力される制御信号を介して当該分周クロック信号の位
相を制御調整し、第２のサンプリングクロック信号とし
て、前記画像データサンプリング回路に出力するディレ
イ回路とを備えて構成される。

【００１５】また、第２の発明の液晶表示装置は、水平
同期信号を入力して、当該水平同期信号に同期する基準
クロック信号を生成して出力する位相同期回路と、所定
の表示対象とするビデオ信号を入力し、前記位相同期回
路より出力される基準クロック信号を介して、当該ビデ
オ信号の画素データをサンプリングするための適正位相
のサンプリングクロック信号を生成して出力する位相調
整回路と、前記ビデオ信号を入力し、前記サンプリング
クロック信号を介して当該ビデオ信号の画素データをサ
ンプリングし、サンプリング画像データを生成して出力
する画素データサンプリング回路と、当該サンプリング
画像データに対するビデオ処理を行い、画像表示用の画
像データを生成して出力するビデオ処理回路と、当該画
像表示用の画像データを入力して表示する液晶パネルと
を備えて構成される液晶表示装置において、前記位相調
整回路が、前記基準クロック信号を入力して、当該基準
クロック信号をｍ（ｍ：０、１、２、……、ｍ）本の基
準クロック信号に分配するとともに、それぞれの基準ク
ロック信号に対し、当該基準クロック信号の周期をｍ分
割した位相量をφとして、それぞれｍφの遅延位相量を
付与して形成されるｍ本のサンプリングクロック信号を
生成して出力する検出用サンプリングクロック生成回路
と、前記ビデオ信号を入力し、前記ｍ本のサンプリング
クロック信号を介して、当該ビデオ信号の各１画素に対
応する期間をｍ個のサンプリングポイントにおいてサン
プリングし、対応するｍ個のサンプリングデータを生成
して出力する検出用サンプリング回路と、前記ｍ個のサ
ンプリングデータを入力して、当該ｍ個のサンプリング
データの隣接する各サンプリングポイントにおける電位
変化の有無を検出し、当該検出結果より各サンプリング
データの電位安定期間を示す信号を生成して出力する安
定期間検出回路と、前記各サンプリングデータの電位安
定期間を示す信号の入力を受けて、当該電位安定期間を
示す信号を参照して前記ビデオ信号の電位変化が安定し
ている期間を計数し、当該計数結果により予め画像デー
タサンプリング機能の必要条件として設定されるセット
アップ時間およびホールド時間を確保することができる
か否かを判定するとともに、当該必要条件を確保するこ
とができると判定される場合に、電位レベルの安定開始
時点からセットアップ時間後の位相を算出し、当該算出
結果を参照して、画像データのサンプリングクロック信
号に対する位相制御用の制御信号を出力するコントロー
ラと、前記検出用サンプリングクロック生成回路より出
力されるｍ本のサンプリングクロック信号を入力し、前
記制御信号により、当該ｍ本のサンプリングクロック信
号の内より、最適の位相関係を有するサンプリングクロ
ック信号を選択して出力する選択回路とを備えて構成さ
れる。

【００１６】

【発明の実施の形態】次に、本発明について図面を参照
して説明する。

【００１７】図１は本発明の第１の実施形態の要部の構
成を示すブロック図である。図１に示されるように、本
実施形態は、水平同期信号に同期する基準クロック（Ｐ
ＬＣＫ）を生成して出力するＰＬＬ回路１と、分周回路
１１、ディレイ回路１２、検出用サンプリング回路１
３、安定期間検出回路１４およびコントローラ１５を含
み、ビデオ信号および前記基準クロック（ＰＬＣＫ）の
入力を受けて、当該基準クロック（ＰＬＣＫ）の位相を
調整して、周波数が１／Ｎ（Ｎは正整数）に分周された
サンプリングクロック（ＳＬＣＫ）を生成して出力する
位相調整回路２と、ビデオ信号を入力し、サンプリング
クロック（ＳＬＣＫ）を介してサンプリングデータを出
力する画素データサンプリング回路３と、垂直同期信号
および水平同期信号を入力して、液晶駆動信号を生成し
て出力する液晶駆動回路４と、画素データサンプリング
回路３より出力されるサンプリングデータに対して、ガ
ンマ補正および極性反転等を含むビデオ処理を行うビデ
オ信号処理回路６と、ビデオ信号処理回路６において処
理された画像データを入力して、前記液晶駆動信号を介
して表示する液晶パネル５とを備えて構成される。

【００１８】また、図２（ａ）、（ｂ）、（ｃ）、
（ｄ）および（ｅ）は、本実施形態における各部の信号
を示すタイミング図であり、図２（ａ）は、ＰＬＬ回路
１より出力される基準クロック（ＰＣＬＫ）、図２
（ｂ）は、入力されるビデオ信号（連続波形表示）なら
びに検出用サンプリング回路１３より出力されるサンプ
リングデータ（ＤＡＴＡ：ドット表示）、図２（ｃ）
は、安定期間検出回路１４より出力される安定期間を示
す信号（ＣＳ）、図２（ｄ）は、分周値Ｎが１６の場合
における分周回路１１より出力される分周クロック（Ｐ
ＣＬＫ／１６）、そして図２（ｅ）は、ディレイ回路１
２より出力されるサンプリングクロック（ＳＣＬＫ）を
示している。

【００１９】以下においては、図１および図２を参照し
て、分周回路１１の分周値Ｎが１６の場合における本実
施形態の動作について説明する。従って、図１に示され
る分周回路１１より出力される分周クロック（ＰＣＬＫ
／Ｎ）は、分周クロック（ＰＣＬＫ／１６）に置換えて
動作説明するものとする。

【００２０】図１において、水平同期信号の入力を受け
て、ＰＬＬ回路１からは当該水平同期信号に位相同期し
た基準クロック（ＰＣＬＫ：図２（ａ）参照）が生成さ
れて、位相調整回路２の内部の分周回路１１および検出
用サンプンリング回路１３に入力される。分周回路１１
においては、基準クロック（ＰＣＬＫ）の周波数が１６
分周されて、分周クロック（ＰＣＬＫ／１６：図２
（ｄ）参照）が生成され、ディレイ回路１２に入力され
る。また、検出用サンプリング回路１３においては、基
準クロック（ＰＣＬＫ）を介して、入力されるビデオ信
号（図２（ｂ）の連続波形を参照）がサンプリングされ
て、当該ビデオ信号のサンプリングデータ（ＤＡＴＡ：
図２（ｂ）のドット表示を参照）が出力され安定期間検
出回路１４に入力される。安定期間検出回路１４におい
ては、検出用サンプリグ回路１３より出力されるサンプ
リングデータ（ＤＡＴＡ）の入力を受けて、隣接する二
つのサンプリングポイントにおけるサンプリング電位の
レベル値の比較照合が繰返して行われる。このように、
隣接するサンプリング電位の比較照合を繰返して行うこ
とにより、入力されるサンプリングデータ（ＤＡＴＡ）
の電位変化の有無が検出されて、当該検出結果により、
サンプリングデータ（ＤＡＴＡ）の電位安定期間を示す
信号（ＣＳ：図２（ｃ）参照）が出力されて、コントロ
ーラ１５に入力される。コントローラ１５においては、
信号（ＣＳ）の入力を受けて、当該信号（ＣＳ）を参照
して、入力されるビデオ信号に電位変化が無く安定して
いる期間の計数が行われ、当該計数結果により、画素デ
ータサンプリング回路３において、予め設定されている
必要セットアップ時間およびホールド時間の確保が可能
であるものと判定される場合には、当該電位レベルの安
定期間の開始時点から、予め設定されているセットアッ
プ時間後の位相が算出され、当該算出結果に対応する制
御信号が出力されてディレイ回路１２に入力される。デ
ィレイ回路１２においては、分周回路１１より出力され
る分周クロック（ＰＣＬＫ／１６）の入力を受けて、当
該分周クロック（ＰＣＬＫ／１６）のディレイ量が、コ
ントローラ１５より入力される前記制御信号により適正
量に調整され、周波数が１６分周されたサンプリングク
ロック（ＳＬＣＫ：図２（ｅ）参照）が生成されて、画
素データサンプリング回路３に入力される。画素データ
サンプリング回路３においては、当該サンプリングクロ
ック（ＳＬＣＫ）を介して、パーソナルコンピュータ等
より入力されるビデオ信号がサンプリングされ、そのサ
ンプリングデータ出力は、ビデオ処理回路６に入力され
る。ビデオ処理回路６においては、上述したように、当
該サンプリングデータに対するガンマ補正および極性反
転等を含む処理が行われて液晶表示用の画像データが生
成出力され、液晶パネル５に入力されて、液晶駆動回路
４より出力される液晶駆動信号を介して表示される。

【００２１】なお、上記の実施形態においては、分周回
路１１における分周値Ｎの値としてＮ＝１６の場合につ
いて説明しているが、当該分周値Ｎの値は、安定期間検
出用のサンプリングホイント数、即ち安定期間検出の最
小単位に影響を与えるとともに、調整精度をも規定付け
る数値であり、このＮの値が小さ過ぎる場合には調整効
果が無くなることになるため、Ｎとしては、回路として
動作可能な最大値に設定することが必要であり、少なく
とも１６以上の値が望ましい。

【００２２】また、安定期間検出回路１４におけるサン
プリング電位の比較照合判定においては、必要とされる
検出精度は、入力されるビデオ信号の表示色数に依存し
ており、Ｒ、ＧおよびＢの各単位諧調の電位差を検出す
ることのできる精度が必要となる。例えば、入力される
ビデオ信号が、０．７Ｖｐｐで、各色２５６諧調表示の
場合には、２．７ｍＶの差異を識別することのできる精
度が必要となる。

【００２３】次に、図１に示される位相調整回路２の動
作について、図２（ａ）、（ｂ）、（ｃ）、（ｄ）およ
び（ｅ）のタイミング図を参照して敷衍して説明する。

【００２４】図２（ｂ）のタイミング図に示される連続
波形の表示は、既に説明したように、パーソナルコンピ
ュータ等より入力されるビデオ信号であるが、当該ビデ
オ信号は、連続している画素のデータが、黒、白、黒と
いうように形成される波形とえて示されている。このビ
デオ信号は、検出用サンプリング回路１３において、図
２（ａ）に示される基準クロック（ＰＣＬＫ）により、
図２（ｂ）に示されるように、ビデオ信号の各サンプリ
ングポイントＶＳ₀からＶＳ₁₅に至る各電位がサンプリ
ングされる。これらの各サンプリングポイントにおける
サンプリングデータ（ＤＡＴＡ）は、安定期間検出回路
１４に入力されて、それぞれサンプリングポイントＶＳ
₀とＶＳ₁、ＶＳ₁とＶＳ₂、ＶＳ₂とＶＳ₃、ＶＳ₃
とＶＳ₄、…………、ＶＳ₁₄とＶＳ₁₅の隣接する電位が
比較照合されて、相互比較による電位が同一レベルとな
る場合には“Ｈ”レベルとなる２値信号が生成され、図
２（ｃ）に示されるように、信号（ＣＳ）として出力さ
れてコントローラ１５に入力される。コントローラ１５
においては、この信号（ＣＳ）の“Ｈ”レベルとして保
持される時間Ｔ_Aが計数されて、予め設定されている画
素データサンプリング回路３において必要とされるセッ
トアップ時間およびホールド時間との比較照合が行わ
れ、入力されたビデオ信号の品質が、当該コントローラ
１５において評価判定される。また、信号（ＣＳ）の立
ち上がりから、予め設定されている画素データサンプリ
ング回路３において必要とされるセットアップ時間Ｔ_B
後における位相に対して、画素データサンプリング用の
サンプリングクロック（ＳＣＬＫ）のタイミングを合わ
せるために、所要のディレイ量Ｔ_Cがコントローラ１５
において算出される。そして、分周回路１１より入力さ
れる分周クロック（ＰＣＬＫ／１６）に対して、当該算
出されたディレイ量Ｔ_Cを付与することにより、ディレ
イ回路１２においては、図２（ｅ）に示されるように、
適正な位相となる画素データサンプリング用のサンプリ
ングクロック（ＳＣＬＫ）が生成されて出力される。

【００２５】図３は、本発明の第２の実施形態における
位相調整回路の構成を示すブロック図である。図３に示
されるように、本実施形態の位相調整回路２は、水平同
期信号に同期する基準クロック（ＰＬＣＫ）を入力し
て、当該基準クロック（ＰＬＣＫ）をｍ（正整数）本の
基準クロックに分配するとともに、それれの基準クロッ
クに対して、その周期をｍ分割した量に比例するディレ
イ量を付与して、段階的に位相の異なるｍ本の検出用サ
ンプリングクロック（ＤＰＣＬＫ［０、１、２、……、
ｍ］）を生成して出力する検出用サンプリングクロック
生成回路２１と、検出用サンプリングクロック（ＤＰＣ
ＬＫ［０、１、２、……、ｍ］）の入力を受けて、当該
検出用サンプリングクロック（ＤＰＣＬＫ［０、１、
２、……、ｍ］）を介して、パーソナルコンピュータ等
より入力されるビデオ信号の各１画素に対応する期間
を、ｍ個のポイントにおいてそれぞれサンプリングする
ｍ個のサンプリング回路により形成される検出用サンプ
リング回路２３と、当該ｍ個のサンプリング回路より出
力されるｍ個のサンプリングデータの、隣接する二つの
サンプリングポイントにおけるサンプリング電位を比較
照合するｍ個の比較回路を含み、それぞれ入力されるビ
デオ信号の電位変化の有無を検出して、当該電位に変化
が無く安定している場合には、対応するサンプリングデ
ータの電位安定期間を示す信号（ＣＳ［０、１、２、…
……、Ｍ］）を出力する安定期間検出回路２４と、信号
（ＣＳ［０、１、２、………、Ｍ］）の入力を受けて、
当該信号（ＣＳ［０、１、２、………、Ｍ］）を参照し
て、入力されるビデオ信号に電位変化が無く安定してい
る期間の計数を行い、当該計数結果により、画素データ
サンプリング回路（図３には図示されない。図１の画素
データサンプリング回路３を参照）において、予め設定
されている必要セットアップ時間およびホールド時間の
確保が可能であるものと判定される場合には、当該電位
レベルの安定期間の開始時点から、予め設定されている
セットアップ時間後の位相を算出して、当該算出結果に
対応するｍ本の検出用サンプリングクロックの内の最適
な位相関係にあるものを選択するための制御信号を生成
して出力するコントローラ２５と、検出用サンプリング
クロック生成回路２１より出力される検出用サンプリン
グクロック（ＤＰＣＬＫ［０、１、２、……、ｍ］）の
入力を受けて、当該制御信号により制御されて、その内
の適正な検出用サンプリングクロックを選択し、画素デ
ータサンプリング回路に対するサンプリングクロック
（ＳＣＬＫ）として出力する選択回路２２とを備えて構
成される。なお、上記のｍの値は、安定期間検出用のサ
ンプリングポイント数、即ち安定期間検出の最小単位に
影響を与える数値であり、位相調整精度を規定付ける値
である。従って、ｍの値が小さ過ぎる場合には、調整の
効果が失われることになるため、回路が動作する最大値
に設定することが必要であり、少なくとも１６以上の値
とすることが望ましい。

【００２６】次に、ｍの値を１６として、図３に示され
る本位相調整回路の動作について、図４（ａ）、
（ｂ）、（ｃ）、（ｄ）、（ｅ）、（ｆ）、（ｇ）、
（ｈ）、（ｉ）、（ｊ）、（ｋ）、（ｌ）および（ｐ）
のタイミング図を参照して敷延して説明する。

【００２７】図４（ｇ）のタイミング図に示される連続
波形の表示は、パーソナルコンピュータ等より入力され
るビデオ信号であり、連続する画素のデータが、黒、
白、黒というように形成される波形として示されてい
る。検出用サンプリングクロック生成回路２１からは、
図４（ｂ）、（ｃ）、（ｄ）、（ｅ）、………に示され
るように、ｍ本の検出用サンプリングクロック（ＤＰＣ
ＬＫ［０、１、２、……、ｍ］）が出力されて、検出用
サンプリング回路２３に入力される。入力されるビデオ
信号は、検出用サンプリング回路２３において、上記の
ｍ本の検出用サンプリングクロック（ＤＰＣＬＫ［０、
１、２、……、ｍ］）により、図４（ｇ）にドット表示
されるように、ビデオ信号の各サンプリングポイントＶ
Ｓ₀からＶＳ₁₅における各電位がサンプリングされ、こ
れらの各サンプリングポイントにおけるサンプリングデ
ータ（ＤＡＴＡ）は、安定期間検出回路２４に入力され
る。安定期間検出回路２４においては、１６個の比較回
路において、それぞれサンプリングポイントＶＳ₀とＶ
Ｓ₁、ＶＳ₁とＶＳ₂、ＶＳ₂とＶＳ₃、ＶＳ₃とＶＳ
₄、…………、ＶＳ₁₄とＶＳ₁₅の隣接する電位が比較照
合されて、相互比較による電位が同一レベルとなる場合
には、図４（ｊ）、（ｋ）、…、（ｌ）に示されるよう
に、“Ｈ”レベルとなる２値信号として、信号（ＣＳ
［10］）、信号（ＣＳ［11］）、……、信号（ＣＳ［1
5］）が生成されて出力される。なお、図４（ｈ）およ
び（ｋ）に示される信号（ＣＳ［０］）および信号（Ｃ
Ｓ［１］）の場合には、対応するサンプリングポイント
における電位が同レベルでないために、“Ｌ”レベルの
２値信号として生成されている。ディレイ回路１２にお
いては、“Ｈ”レベルの信号（ＣＳ）の入力を受けて、
当該“Ｈ”レベルの信号（ＣＳ）の本数から、入力され
たビデオ信号が安定している時間が計数され、第１の実
施形態の場合と同様に、予め設定されている画素データ
サンプリング回路において必要とされるセットアップ時
間およびホールド時間との比較照合が行われて、入力さ
れたビデオ信号の品質が判定される。また、図４
（ｊ）、（ｋ）、（ｌ）等に見られるように、安定期間
検出回路２４から出力される“Ｈ”レベルの信号（Ｃ
Ｓ）より、ビデオ信号の安定した期間の開始タイミング
が検出され、予め設定されている画素データサンプリン
グ回路において必要とされるセットアップ時間後におけ
る位相が算出される。そして、この算出された位相に対
して最も近い位相関係を有する検出用サンプリングクロ
ックを選択するように作用する制御信号がコントローラ
２５より出力され、当該制御信号により、選択回路２２
においては、検出用サンプリングクロック生成回路２１
より出力される検出用サンプリングクロックの内より、
前記算出結果による最も近い位相関係を有する検出用サ
ンプリングクロックが選択されて、図４（ｐ）に示され
るように、サンプリングクロック信号（ＳＣＬＫ）とし
て出力される。

【００２８】

【発明の効果】以上説明したように、本発明は、動画を
含む任意の表示画面において、入力されるビデオ信号の
１画素のデータに対応して、当該ビデオ信号のドットク
ロック周波数よりも高い周波数のサンプリングクロック
によりサンプリングを行い、当該ビデオ信号の電位変化
を仔細に観測し、当該電位レベル変動およびその後にお
ける信号波形の安定性を検出して、ビデオ信号に対する
適正位相を算出し、当該算出結果を参照して画素データ
のサンプリングクロックの自動位相調整を行うことによ
り、人為による操作制御を要することなく、速かに正常
な液晶表示を行うことができるという効果がある。

【００２９】また、上述のように、ビデオ信号のドット
クロック周波数よりも高い周波数のサンプリングクロッ
クによりサンプリングを行い、当該ビデオ信号の電位変
化を仔細に観測することにより、入力されるビデオ信号
によっては介在している異なるリンギングまたはノイズ
等による信号波形の乱れが回避されて、電位レベル変動
の無い安定した期間が検出され、当該安定期間と画素デ
ータの所要サンプリング期間との比較照合を介して適正
位相を算出し、当該算出結果を参照して画素データのサ
ンプリングクロックの自動位相調整を行うことにより、
前記リンギングまたはノイズ等による信号波形の品質を
見極めることが可能になるとともに、リンギングまたは
ノイズ等による不安定期間の長短には影響されることな
く、サンプリングクロックの自動位相調整を行うことに
より、正常な液晶表示を行うことができるという効果が
ある。

【図面の簡単な説明】

【図１】本発明の第１の実施形態の構成を示すブロック
図である。

【図２】前記第１の実施形態における動作タイミング図
である。

【図３】本発明の第２の実施形態の構成を示すブロック
図である。

【図４】前記第２の実施形態における動作タイミング図
である。

【図５】従来例の構成を示すブロック図である。

【図６】他の従来例における位相調整回路の構成を示す
ブロック図である。

【図７】他の従来例における位相調整回路の構成を示す
ブロック図である。

【符号の説明】

１ＰＬＬ回路２位相調整回路３画素データサンプリング回路４液晶駆動回路５液晶パネル６ビデオ信号処理回路１１分周回路１２、５２、６１ディレイ回路１３、２３検出用サンプリング回路１４、２４安定期間検出回路１５、２５、６３コントローラ２１検出用サンプリングクロック生成回路２２選択回路５１位相調整スイッチ６２Ａ／Ｄ変換部６４比較回路６５メモリ６６調整開始スイッチ７１エッジ検出回路７２同期回路

Claims

(57)【特許請求の範囲】

【請求項１】水平同期信号を入力して、当該水平同期
信号に同期する基準クロック信号を生成して出力する位
相同期回路と、所定の表示対象とするビデオ信号を入力
し、前記位相同期回路より出力される基準クロック信号
を介して、当該ビデオ信号の画素データをサンプリング
するための適正位相のサンプリングクロック信号を生成
して出力する位相調整回路と、前記ビデオ信号を入力
し、前記サンプリングクロック信号を介して当該ビデオ
信号の画素データをサンプリングし、サンプリング画像
データを生成して出力する画素データサンプリング回路
と、当該サンプリング画像データに対するビデオ処理を
行い、画像表示用の画像データを生成して出力するビデ
オ処理回路と、当該画像表示用の画像データを入力し、
所定の液晶駆動信号を介して表示する液晶パネルとを含
む液晶表示装置において、前記位相調整回路が、前記ビデオ信号を入力して、前記
基準クロック信号を介して当該ビデオ信号をサンプリン
グし、電位レベル判定期間検出用の第１のサンプリング
データを出力する検出用サンプリング回路と、前記第１のサンプリングデータを入力して、当該サンプ
リングデータの隣接する各サンプリングポイントにおけ
る電位変化の有無を検出し、当該検出結果より前記第１
のサンプリングデータの電位安定期間を示す信号を生成
して出力する安定期間検出回路と、前記基準クロック信号を入力して、当該基準クロック信
号の周波数を分周して分周クロック信号を生成して出力
する分周回路と、前記第１のサンプリングデータの電位安定期間を示す信
号の入力を受けて、当該電位安定期間を示す信号を参照
して前記ビデオ信号の電位変化が安定している期間を計
数し、当該計数結果により予め画像データサンプリング
機能の必要条件として設定されるセットアップ時間およ
びホールド時間を確保することができるか否かを判定す
るとともに、当該必要条件を確保することができると判
定される場合に、電位レベルの安定開始時点からセット
アップ時間後の位相を算出し、当該算出結果を参照し
て、前記分周クロック信号に対する位相制御用の制御信
号を生成して出力するコントローラと、前記分周回路より出力される分周クロック信号を入力
し、前記コントローラより出力される制御信号を介して
当該分周クロック信号の位相を制御調整し、第２のサン
プリングクロック信号として、前記画像データサンプリ
ング回路に出力するディレイ回路と、を備えて構成されることを特徴とする液晶表示装置。
【請求項２】水平同期信号を入力して、当該水平同期
信号に同期する基準クロック信号を生成して出力する位
相同期回路と、所定の表示対象とするビデオ信号を入力
し、前記位相同期回路より出力される基準クロック信号
を介して、当該ビデオ信号の画素データをサンプリング
するための適正位相のサンプリングクロック信号を生成
して出力する位相調整回路と、前記ビデオ信号を入力
し、前記サンプリングクロック信号を介して当該ビデオ
信号の画素データをサンプリングし、サンプリング画像
データを生成して出力する画素データサンプリング回路
と、当該サンプリング画像データに対するビデオ処理を
行い、画像表示用の画像データを生成して出力するビデ
オ処理回路と、当該画像表示用の画像データを入力して
表示する液晶パネルとを備えて構成される液晶表示装置
において、前記位相調整回路が、前記基準クロック信号を入力し
て、当該基準クロック信号をｍ（ｍ：０、１、２、…
…、ｍ）本の基準クロック信号に分配するとともに、そ
れぞれの基準クロック信号に対し、当該基準クロック信
号の周期をｍ分割した位相量をφとして、それぞれｍφ
の遅延位相量を付与して形成されるｍ本のサンプリング
クロック信号を生成して出力する検出用サンプリングク
ロック生成回路と、前記ビデオ信号を入力し、前記ｍ本のサンプリングクロ
ック信号を介して、当該ビデオ信号の各１画素に対応す
る期間をｍ個のサンプリングポイントにおいてサンプリ
ングし、対応するｍ個のサンプリングデータを生成して
出力する検出用サンプリング回路と、前記ｍ個のサンプリングデータを入力して、当該ｍ個の
サンプリングデータの隣接する各サンプリングポイント
における電位変化の有無を検出し、当該検出結果より各
サンプリングデータの電位安定期間を示す信号を生成し
て出力する安定期間検出回路と、前記各サンプリングデータの電位安定期間を示す信号の
入力を受けて、当該電位安定期間を示す信号を参照して
前記ビデオ信号の電位変化が安定している期間を計数
し、当該計数結果により予め画像データサンプリング機
能の必要条件として設定されるセットアップ時間および
ホールド時間を確保することができるか否かを判定する
とともに、当該必要条件を確保することができると判定
される場合に、電位レベルの安定開始時点からセットア
ップ時間後の位相を算出し、当該算出結果を参照して、
画像データのサンプリングクロック信号に対する位相制
御用の制御信号を出力するコントローラと、前記検出用サンプリングクロック生成回路より出力され
るｍ本のサンプリングクロック信号を入力し、前記制御
信号により、当該ｍ本のサンプリングクロック信号の内
より、最適の位相関係を有するサンプリングクロック信
号を選択して出力する選択回路と、を備えて構成されることを特徴とする液晶表示装置。