JPH0918741A - 表示制御方法及び表示制御回路 - Google Patents

Abstract

(57)【要約】 【目的】 表示制御方法及び回路に関し、表示同期信号
のレベル及びモードにかかわりなく、画面のちらつきを
発生することのない表示同期信号の制御方法及び表示制
御回路を提供することを目的とするものである。 【構成】 外部制御装置より伝送される表示同期信号を
一旦コンパレータ１１ｃに入力して波形整形し、得られ
た整形波に基づいて表示制御を行う表示制御方法におい
て、上記表示同期信号のレベルに基づいて、上記コンパ
レータ１１ｃに与える基準電圧を決定するものである。
これによって、表示同期信号のレベルの相違、係わらず
基準電圧を該表示同期信号のレベルの値に設定すること
ができモードの変更によって、表示同期信号が正負いず
れであっても、適正なクロックパルスを形成することが
できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は表示制御方法及び回路に
関し、特に、表示制御に用いる表示同期信号の整形方法
と回路に関するものである。

【０００２】

【従来技術】図５は従来より用いられている表示制御回
路のブロック図である。外部の制御機器、例えばパソコ
ン等より伝送された水平同期信号（垂直同期信号）はコ
ンパレータ１１に入力され、ここで波形整形されて整形
波が形成される。このように整形された同期信号がＰＬ
Ｌ回路３１に入力され、ここで表示画面のドット対応の
クロックパルスが得られるようになっている。

【０００３】このようにして得られたクロックパルスは
ドット位置と対応させる必要上、遅延回路３２で適当に
遅延され、サンプリング回路３３でアナログビデオ信号
をサンプリングする。このようにしてサンプリングされ
たビデオ信号をＡ／Ｄ変換回路３４でディジタル信号に
変換してメモリ４１を介して表示装置４２で表示するよ
うになっている。

【０００４】上記水平あるいは垂直の同期信号のレベル
は、通常レベル（５Ｖ）と呼ばれる値と低レベル（２．
８Ｖ）と呼ばれる値の２種あり、外部制御機器に固有の
値である。

【０００５】一方、同じ外部制御機器と表示装置が使用
される場合であっても、表示内容によって表示モードを
変えることがある。表示モードは水平、垂直同期信号の
正、負、周波数、縦横の表示ドット数、上記クロックパ
ルスの周波数等によって決定される。

【０００６】

【発明が解決しようとする課題】上記従来の構成におい
て、コンパレータ１１の基準電圧を図６(a) に示すよう
に、通常レベルの表示同期信号の１／２のレベルに設定
した場合を考察する。この場合、同じ周波数であって位
相も同じ正負の表示同期信号が整形対象であるとした場
合、図６(c)(d)に示すように整形後の表示同期信号の波
形も正負対称となるのみであって、立上り（立下り）の
位相関係は同じとなる。

【０００７】従って、立上り（立下り）を基準として次
段のＰＬＬ回路３１でクロックを発生する場合に正負い
ずれの表示同期信号であっても、位相的に同じ基準でク
ロック信号が作成されることになる。

【０００８】ところが、通常レベルの表示同期信号に対
して上記のように該通常レベルの１／２の基準電圧が設
定された状態で外部機器が変更され、低圧レベルの表示
同期信号が入力された状態では、図６(b) に示すよう
に、基準電圧が同期信号の１／２より高くなる。この結
果、図６(e) に示すように、同じ周波数であって位相も
同じ、正負の低レベルの表示同期信号が整形対象である
場合、図６(f) に示すように表示同期信号が正であると
きと負であるときの立上がり（立下がり）の位相が異な
ることになる。

【０００９】上記立上がり（立下がり）の位相はクロッ
クパルスを発生する時間的基準となっており、従って、
ＰＬＬ回路３１で形成されるクロックパルスの位相が正
負の表示同期信号で僅かずつ異なることになる。この結
果、正又は負の表示同期信号のいずれか一方を用いて遅
延回路の調整を行った場合、他方の信号で表示する場合
は画面のちら付きが発生し、調整し直しする必要があ
る。

【００１０】本発明は上記従来の事情に鑑みて提案され
たものであって、表示同期信号のレベル及びモードにか
かわりなく、位相が同じクロックパルスを形成し、画面
のちらつきを発生することのない表示同期信号の制御方
法及び表示制御回路を提供することを目的とするもので
ある。

【００１１】

【課題を解決するための手段】本発明は上記目的を達成
するために以下の手段を採用している。すなわち、図１
に示すように、外部制御装置より伝送される表示同期信
号を一旦コンパレータ１１に入力して波形整形し、得ら
れた整形波に基づいて表示制御を行う表示制御方法にお
いて、上記表示同期信号のレベルに基づいて、上記コン
パレータ１１に与える基準電圧を決定するものである。

【００１２】上記方法を実施する回路は図１に示すよう
に、コンパレータ１１の出力に基づいて表示同期信号の
レベルを判別するレベル判定手段２と、該レベル判定手
段２の判定結果に基づいて設定基準電圧を決定する基準
電圧決定手段３とを備えた構成とする。

【００１３】上記レベル判定手段２は、コンパレータ１
１よりの出力があるか否かを所定時間間隔ごとに判断す
る出力判定手段２１と、該出力判定手段２１が出力あり
と判断したときに、現在の基準電圧を上昇させた新しい
基準電圧を出力する電圧変更手段２２とを備える構成と
することができる。この場合上記出力判定手段２１の前
段にはコンパレータ１１の出力を均一化する監視手段１
２ａを備えた構成とする。

【００１４】また、上記レベル判定手段２は、コンパレ
ータ１１への入力レベルを測定する電圧判別手段２５で
構成することができる。

【００１５】

【作用】レベル判定手段２はまず、表示同期信号の電圧
レベルの判定を行い、次段の基準電圧決定手段３より上
記判定結果の半分のレベルを設定基準電圧として出力す
る。

【００１６】レベル判定手段２がコンパレータ１１の出
力を利用してレベル判定をする場合は、上記レベル判定
手段２を構成する出力判定手段２１がコンパレータ１１
の出力ありと判断する以上、次段の電圧変更手段２２に
よって基準電圧を順次上昇させ、上記コンパレータ１１
の出力が零になった時点で、電圧変更手段２２の出力よ
りレベル判定を行うことになる。

【００１７】また、レベル判定手段２がコンパレータ１
１への入力を利用してレベルの判定をする場合は、上記
入力レベルをレベル判定手段２としての電圧判読手段２
５で直接判読して表示同期信号のレベルを判定すること
になる。

【００１８】これによって、電圧レベルが異なる表示同
期信号が入力されてもその表示同期信号の電圧レベルの
半分のレベルを基準電圧とすることができることにな
る。

【００１９】

【実施例】図２は本発明の一実施例ブロック図であり、
図３は図２に示すブロック図の一部にＣＰＵを用いた場
合の該ＣＰＵの動作手順を示すフロー図である。

【００２０】コンパレータ１１に外部制御機器よりの表
示同期信号が入力され、コンパレータ１１の出力がＰＬ
Ｌ回路３１（図５参照）に入力され、クロックパルスが
形成される点は従来と同じである。

【００２１】コンパレータ１１の出力は、積分回路で構
成される出力監視手段１２に入力されて積分され、この
結果がレベル判定手段２を構成する出力判定手段２１に
入力される。この出力判定手段２１では上記出力監視手
段１２ａよりの出力があるか否かのみが判断される。

【００２２】上記出力判定手段２１で信号があると判断
されたとき、電圧変更手段２２は現在基準電圧としてコ
ンパレータ１１に与えて出力している電圧値より高いレ
ベルの基準電圧を出力する。これによってＤ／Ａコンバ
ータ４でアナログ変換された前回より高い基準電圧が上
記コンパレータ１１に与えられる。

【００２３】上記のように基準電圧が変更された場合で
あっても、基準電圧が同期信号以上にならない限り出力
判定手段２１による判別結果は零とはならない。そこ
で、制御手段２は出力判定手段２１による判別結果が零
でない以上、基準電圧を順次上昇させることを繰返すこ
とになる（図３、ステップＳ１→Ｓ２参照）。

【００２４】この結果基準電圧が同期信号のレベルより
高くなると出力判定手段２１による判別結果が零とな
る。この結果、現在コンパレータ１１に与えられている
基準電圧より入力された制御同期信号が通常レベルか低
レベルであるかの判断ができることになる。そこで、電
圧決定手段３が上記通常レベル、又は低レベルの半分の
値を設定基準電圧とする（図３、ステップＳ３参照）。

【００２５】これによって通常レベルの同期信号であっ
ても低レベルの同期信号であってもコンパレータ１１へ
の基準電圧を該同期信号の半分の値に合わせることがで
きる。

【００２６】また、上記の例で電圧変更手段２２による
電圧の変更幅を小さくすると、コンパレータ１１の出力
が零になったときの電圧変更手段２２の出力を表示同期
信号レベルとすることができる。従って、この方法によ
ると外部制御装置が通常レベルか低レベル以外の制御同
期信号を伝送しても、上記電圧変更手段２２の最終出力
の半分のレベルを設定基準電圧とすることができる尚、
上記において出力判定手段２１、電圧変更手段２２、電
圧決定手段３をＣＰＵ１０で構成することができ、その
場合の該ＣＰＵ１０の動作手順は上記図３に示すように
なる。

【００２７】図４は本発明の別の実施例を示すブロック
図である。上記図２の例のようにコンパレータ１１より
の出力を監視手段１２ａに入力するのではなく、コンパ
レータ１１への入力そのものを監視手段１２ｂに入力す
るようになっている。これによって、上記例と同様の処
理が可能となる。

【００２８】ここで、監視手段１２ｂとしてアナログの
表示同期信号を直接ディジタルに変換するＡ／Ｄ変換回
路が用いられ、レベル判定手段２として上記Ａ／Ｄ変換
回路たる監視手段１２ｂの出力レベルを判読する電圧判
読手段２５を用いることになる。尚、上記において、電
圧判読手段２５、電圧決定手段３をＣＰＵ１０で構成す
ることができる。

【００２９】

【発明の効果】以上説明したように本発明は、表示同期
信号のレベルにかかわらず表示同期信号のレベルの半分
の値に設定されるので、モード変更の基づく表示同期信
号の正負の変化にかかわらず適正なクロックパルスを形
成することができ、鮮明な画像を得ることができる効果
がある。

【図面の簡単な説明】

【図１】本発明の原理図である。

【図２】本発明の一実施例ブロック図である。

【図３】図２のフロー図である。

【図４】本発明の他の実施例ブロック図である。

【図５】従来例ブロック図である。

【図６】従来例タイムチャートである。

【符号の説明】

２ レベル判定手段 ３ 基準電圧決定手段 １１ コンパレータ １２ａ、１２ｂ 監視手段 ２１ 出力判定手段 ２２ 電圧変更手段 ２５ 電圧判別手段

───────────────────────────────────────────────────── フロントページの続き (72)発明者 上田 隆司 兵庫県加東郡社町佐保35番（番地無し） 富士通周辺機株式会社内 (72)発明者 岡本 政樹 兵庫県加東郡社町佐保35番（番地無し） 富士通周辺機株式会社内

Claims (4)

【特許請求の範囲】
1. 【請求項１】 外部制御装置より伝送される表示同期信
   号を一旦コンパレータに入力して波形整形し、得られた
   整形波に基づいて表示制御を行う表示制御方法におい
   て、 上記表示同期信号のレベルに基づいて、上記コンパレー
   タに与える基準電圧を決定することを特徴とする表示制
   御方法。
2. 【請求項２】 外部制御装置より伝送される表示同期信
   号を一旦コンパレータに入力して波形整形し、得られた
   整形波に基づいて表示制御を行う表示制御回路におい
   て、 表示同期信号のレベルを判別するレベル判定手段と、 上記レベル判定手段の判定結果に基づいて設定基準電圧
   を設定する基準電圧決定手段とよりなることを特徴とす
   る表示制御回路。
3. 【請求項３】 上記レベル判定手段が、コンパレータよ
   りの出力があるか否かを所定時間間隔ごとに判断する出
   力判定手段と、該出力判定手段が出力ありと判断したと
   きに、現在の基準電圧を上昇させた新しい基準電圧を出
   力する電圧変更手段とを備えた請求項２に記載の表示制
   御回路。
4. 【請求項４】 上記レベル判定手段が、コンパレータへ
   の入力レベルを測定する電圧判別手段である請求項２に
   記載の表示制御回路。