JP2000122624A - 自動クロック位相調整装置及び自動クロック位相調整方法及びそれを用いた表示装置 - Google Patents
自動クロック位相調整装置及び自動クロック位相調整方法及びそれを用いた表示装置Info
- Publication number
- JP2000122624A JP2000122624A JP10298330A JP29833098A JP2000122624A JP 2000122624 A JP2000122624 A JP 2000122624A JP 10298330 A JP10298330 A JP 10298330A JP 29833098 A JP29833098 A JP 29833098A JP 2000122624 A JP2000122624 A JP 2000122624A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- signal
- circuit
- video
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
- G09G5/006—Details of the interface to the display terminal
- G09G5/008—Clock recovery
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
- H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 パーソナルコンピュータ等から入力されたア
ナログ映像信号をディジタル映像信号に変換して表示す
る、固定画素表示デバイスを用いた表示装置において、
入力されたアナログ映像信号波形に合わせて、自動的に
最適なクロック位相に調整すること。 【解決手段】 水平映像開始・終了位置での各クロック
位相における映像レベルを検出し、合成することによっ
て、入力されたアナログ映像信号における立ち上がり、
立ち下がり期間を反映させた映像レベルデータを得る。
そして、この映像レベルデータが最大となっているクロ
ック位相、すなわち、映像レベルの変化が少ない安定部
分を検出し、そこにクロック位相を合わせることによ
り、入力されるアナログ映像信号波形に合わせて、最適
なクロック位相調整を自動的に行う。
ナログ映像信号をディジタル映像信号に変換して表示す
る、固定画素表示デバイスを用いた表示装置において、
入力されたアナログ映像信号波形に合わせて、自動的に
最適なクロック位相に調整すること。 【解決手段】 水平映像開始・終了位置での各クロック
位相における映像レベルを検出し、合成することによっ
て、入力されたアナログ映像信号における立ち上がり、
立ち下がり期間を反映させた映像レベルデータを得る。
そして、この映像レベルデータが最大となっているクロ
ック位相、すなわち、映像レベルの変化が少ない安定部
分を検出し、そこにクロック位相を合わせることによ
り、入力されるアナログ映像信号波形に合わせて、最適
なクロック位相調整を自動的に行う。
Description
【０００１】
【発明の属する技術分野】本発明は、パーソナルコンピ
ュータ等から入力されるアナログ映像信号をデジタル映
像信号に変換し、液晶パネル等の固定画素デバイスに表
示するための回路技術に関するものであって、更に詳述
すれば、アナログ映像信号をデジタル映像信号に変換す
る際の、クロック位相調整を自動的に行う回路技術に関
するものである。
ュータ等から入力されるアナログ映像信号をデジタル映
像信号に変換し、液晶パネル等の固定画素デバイスに表
示するための回路技術に関するものであって、更に詳述
すれば、アナログ映像信号をデジタル映像信号に変換す
る際の、クロック位相調整を自動的に行う回路技術に関
するものである。
【０００２】
【従来の技術】近年、パーソナルコンピュータの映像表
示装置として、省スペース及び省電力が特徴である液晶
ディスプレイが注目されている。液晶ディスプレイで
は、パーソナルコンピュータから出力されるアナログ映
像信号をディジタル映像信号に変換して、拡大／縮小処
理等の映像処理を行い、液晶パネルに表示することが一
般的である。
示装置として、省スペース及び省電力が特徴である液晶
ディスプレイが注目されている。液晶ディスプレイで
は、パーソナルコンピュータから出力されるアナログ映
像信号をディジタル映像信号に変換して、拡大／縮小処
理等の映像処理を行い、液晶パネルに表示することが一
般的である。
【０００３】図５に、アナログ映像信号をディジタル映
像信号へ変換する回路、及びアナログ映像信号とクロッ
ク信号の波形を示す。同図に示すように、アナログ映像
信号５０１は、入力されたクロック信号のタイミング
で、Ａ／Ｄ変換回路５０５によってディジタル映像信号
へ変換される。
像信号へ変換する回路、及びアナログ映像信号とクロッ
ク信号の波形を示す。同図に示すように、アナログ映像
信号５０１は、入力されたクロック信号のタイミング
で、Ａ／Ｄ変換回路５０５によってディジタル映像信号
へ変換される。
【０００４】アナログ映像信号５０１に対して、クロッ
ク位相５０２、５０３のタイミングでＡ／Ｄ変換が行わ
れると、アナログ映像信号５０１の立ち上がり、立ち下
がり部分であるために、非常に不安定なディジタル映像
信号出力となってしまう。このとき、映像としてはノイ
ズが発生しているように見える。よって、クロック位相
５０４のように、アナログ映像信号５０１の安定部分で
Ａ／Ｄ変換を行うために、クロック位相を調整する必要
がある。
ク位相５０２、５０３のタイミングでＡ／Ｄ変換が行わ
れると、アナログ映像信号５０１の立ち上がり、立ち下
がり部分であるために、非常に不安定なディジタル映像
信号出力となってしまう。このとき、映像としてはノイ
ズが発生しているように見える。よって、クロック位相
５０４のように、アナログ映像信号５０１の安定部分で
Ａ／Ｄ変換を行うために、クロック位相を調整する必要
がある。
【０００５】クロック位相の調整は、ユーザが液晶表示
装置に表示されている映像を見ながら、キー入力等で調
整を行う必要があった。しかし、映像の変化を目視にて
確認し、調整を行う作業は非常に困難なものである。こ
れを解決する方法として、自動的にＡ／Ｄ変換における
クロック位相を調整する手法が開発されており、液晶表
示装置においては、自動クロック位相調整機能の内蔵が
必須となっている。
装置に表示されている映像を見ながら、キー入力等で調
整を行う必要があった。しかし、映像の変化を目視にて
確認し、調整を行う作業は非常に困難なものである。こ
れを解決する方法として、自動的にＡ／Ｄ変換における
クロック位相を調整する手法が開発されており、液晶表
示装置においては、自動クロック位相調整機能の内蔵が
必須となっている。
【０００６】従来のこの種のクロック自動調整方法とし
ては、特開平１０−６３２３４号公報に記載のクロック
自動調整方法等があげられる。以下、従来技術について
説明する。
ては、特開平１０−６３２３４号公報に記載のクロック
自動調整方法等があげられる。以下、従来技術について
説明する。
【０００７】図６に、従来技術による液晶表示装置のブ
ロック図を示す。パーソナルコンピュータは、アナログ
映像信号、水平同期信号、垂直同期信号を、映像信号入
力端子１０１、水平同期信号入力端子１１１、垂直同期
信号入力端子１１２にそれぞれ入力する。
ロック図を示す。パーソナルコンピュータは、アナログ
映像信号、水平同期信号、垂直同期信号を、映像信号入
力端子１０１、水平同期信号入力端子１１１、垂直同期
信号入力端子１１２にそれぞれ入力する。
【０００８】アナログ映像信号は、映像入力端子１０１
を経てＡ／Ｄ変換回路１０２に入力される。Ａ／Ｄ変換
回路１０２では、クロック発生回路１０６から入力され
るクロック信号のタイミングで、アナログ映像信号をデ
ィジタル映像信号に変換する。Ａ／Ｄ変換回路１０２か
ら出力されたディジタル映像信号は、映像処理回路１０
３、映像エッジ検出回路１０８にそれぞれ入力される。
を経てＡ／Ｄ変換回路１０２に入力される。Ａ／Ｄ変換
回路１０２では、クロック発生回路１０６から入力され
るクロック信号のタイミングで、アナログ映像信号をデ
ィジタル映像信号に変換する。Ａ／Ｄ変換回路１０２か
ら出力されたディジタル映像信号は、映像処理回路１０
３、映像エッジ検出回路１０８にそれぞれ入力される。
【０００９】映像処理回路１０３に入力されたディジタ
ル映像信号は、拡大／圧縮処理等が行われ、液晶駆動回
路１０４を経て液晶パネル１０５に入力され、表示され
る。
ル映像信号は、拡大／圧縮処理等が行われ、液晶駆動回
路１０４を経て液晶パネル１０５に入力され、表示され
る。
【００１０】水平同期信号は、水平同期信号入力端子１
１１から遅延回路１１０に入力される。遅延回路１１０
は、水平同期信号を制御回路１０７によって定められた
遅延量だけ遅延させ、出力する。遅延回路１１０から出
力された水平同期信号は、クロック発生回路１０６、映
像エッジ検出回路１０８にそれぞれ入力される。
１１から遅延回路１１０に入力される。遅延回路１１０
は、水平同期信号を制御回路１０７によって定められた
遅延量だけ遅延させ、出力する。遅延回路１１０から出
力された水平同期信号は、クロック発生回路１０６、映
像エッジ検出回路１０８にそれぞれ入力される。
【００１１】クロック発生回路１０６は、水平同期信号
を分周し、クロック信号として出力する回路であり、そ
の分周比は制御回路１０７によって定められる。従っ
て、水平同期信号の遅延量によって、クロック位相が制
御される。クロック発生回路１０６から出力されたクロ
ック信号は、Ａ／Ｄ変換回路１０２、映像処理回路１０
３、映像エッジ検出回路１０８にそれぞれ入力される。
を分周し、クロック信号として出力する回路であり、そ
の分周比は制御回路１０７によって定められる。従っ
て、水平同期信号の遅延量によって、クロック位相が制
御される。クロック発生回路１０６から出力されたクロ
ック信号は、Ａ／Ｄ変換回路１０２、映像処理回路１０
３、映像エッジ検出回路１０８にそれぞれ入力される。
【００１２】垂直同期信号は、垂直同期信号入力端子１
１２から映像処理回路１０３、映像エッジ検出回路１０
８にそれぞれ入力される。
１２から映像処理回路１０３、映像エッジ検出回路１０
８にそれぞれ入力される。
【００１３】制御回路１０７は、液晶表示装置全体を制
御を行うものであり、主にマイクロコンピュータによっ
て構成されている。
御を行うものであり、主にマイクロコンピュータによっ
て構成されている。
【００１４】映像エッジ検出回路１０８は、制御回路１
０７によって定められた映像レベルをしきい値として、
入力されたディジタル映像信号の水平映像開始座標、水
平映像終了座標を検出する回路である。なお、水平方向
は、水平同期信号を基準としてクロック単位、垂直方向
は、垂直同期信号を基準としてライン単位で検出可能で
ある。また、ここで言う座標とは、水平方向のエッジを
検出した画素と、その画素があるラインを指すものであ
る。
０７によって定められた映像レベルをしきい値として、
入力されたディジタル映像信号の水平映像開始座標、水
平映像終了座標を検出する回路である。なお、水平方向
は、水平同期信号を基準としてクロック単位、垂直方向
は、垂直同期信号を基準としてライン単位で検出可能で
ある。また、ここで言う座標とは、水平方向のエッジを
検出した画素と、その画素があるラインを指すものであ
る。
【００１５】次に、図７を用いて自動クロック位相調整
動作の従来例について説明する。図７は、従来の自動ク
ロック位相調整動作の処理フロー図である。なお、自動
クロック位相調整を行う前には、入力映像信号に対して
クロック分周比が合っている状態となっているもの、す
なわち、水平同期信号を総水平画素数分周したクロック
信号がクロック発生回路１０６から出力されているもの
とする。
動作の従来例について説明する。図７は、従来の自動ク
ロック位相調整動作の処理フロー図である。なお、自動
クロック位相調整を行う前には、入力映像信号に対して
クロック分周比が合っている状態となっているもの、す
なわち、水平同期信号を総水平画素数分周したクロック
信号がクロック発生回路１０６から出力されているもの
とする。
【００１６】ステップ７０１では、制御回路１０７が遅
延回路１１０の遅延量を最小に設定する。ステップ７０
２では、制御回路１０７が、映像エッジ検出回路１０８
から水平映像開始位置データを読み込み、制御回路１０
７内のメモリに保存する。ステップ７０３では、制御回
路１０７によって遅延回路１１０の遅延量を増やし、ク
ロック位相を遅らせる。ステップ７０４では、制御回路
１０７が、映像エッジ検出回路１０８から水平映像開始
位置データを取り込む。ステップ７０５では、ステップ
７０４で読み込んだ水平開始位置が、ステップ７０２に
読み込んだ値から変化しているか否かを判定し、変化し
た場合はステップ７０６へ進み、変化していない場合は
ステップ７０３に戻る。ステップ７０６では、制御回路
１０７が、ステップ７０６時点での遅延量の半分を遅延
回路１１０に設定し、調整値とする。
延回路１１０の遅延量を最小に設定する。ステップ７０
２では、制御回路１０７が、映像エッジ検出回路１０８
から水平映像開始位置データを読み込み、制御回路１０
７内のメモリに保存する。ステップ７０３では、制御回
路１０７によって遅延回路１１０の遅延量を増やし、ク
ロック位相を遅らせる。ステップ７０４では、制御回路
１０７が、映像エッジ検出回路１０８から水平映像開始
位置データを取り込む。ステップ７０５では、ステップ
７０４で読み込んだ水平開始位置が、ステップ７０２に
読み込んだ値から変化しているか否かを判定し、変化し
た場合はステップ７０６へ進み、変化していない場合は
ステップ７０３に戻る。ステップ７０６では、制御回路
１０７が、ステップ７０６時点での遅延量の半分を遅延
回路１１０に設定し、調整値とする。
【００１７】図８を用いて、さらに詳しく説明する。図
８は、アナログ映像信号とクロック信号波形を示す波形
図である。
８は、アナログ映像信号とクロック信号波形を示す波形
図である。
【００１８】ステップ７０１時点でのクロック位相が、
アナログ映像信号８０１に対してクロック位相８０２だ
とする。ステップ７０２では、水平開始位置をｎと検出
できる。ステップ７０３〜７０４を繰り返すと、クロッ
ク位相がクロック位相８０３、８０４のように遅延して
行く。クロック位相８０４の状態になった場合、ステッ
プ７０４では水平開始位置をｎ−１と検出する。このと
き、ステップ７０５にて水平開始位置がｎからｎ−１に
変化したことが判定され、ステップ７０６に進み、クロ
ック位相８０４のように画素の中心付近にクロック位相
が設定される。
アナログ映像信号８０１に対してクロック位相８０２だ
とする。ステップ７０２では、水平開始位置をｎと検出
できる。ステップ７０３〜７０４を繰り返すと、クロッ
ク位相がクロック位相８０３、８０４のように遅延して
行く。クロック位相８０４の状態になった場合、ステッ
プ７０４では水平開始位置をｎ−１と検出する。このと
き、ステップ７０５にて水平開始位置がｎからｎ−１に
変化したことが判定され、ステップ７０６に進み、クロ
ック位相８０４のように画素の中心付近にクロック位相
が設定される。
【００１９】
【発明が解決しようとする課題】しかし、上述の自動ク
ロック位相調整手法は、１画素の中心部が必ず安定して
いるアナログ映像信号にのみ有効な手法であって、図９
に示すような波形の場合には、クロック位相調整がうま
くいかない。図９に示すアナログ映像信号９０１は、信
号波形が鈍っており、画素中心部が立ち上がり部分とな
っているため、クロック位相９０２のように画素中心部
にクロック位相を合わせてＡ／Ｄ変換を行った場合、不
安定なディジタル信号出力となる。よって、クロック位
相９０３のようにクロック位相を合わせる必要がある。
ロック位相調整手法は、１画素の中心部が必ず安定して
いるアナログ映像信号にのみ有効な手法であって、図９
に示すような波形の場合には、クロック位相調整がうま
くいかない。図９に示すアナログ映像信号９０１は、信
号波形が鈍っており、画素中心部が立ち上がり部分とな
っているため、クロック位相９０２のように画素中心部
にクロック位相を合わせてＡ／Ｄ変換を行った場合、不
安定なディジタル信号出力となる。よって、クロック位
相９０３のようにクロック位相を合わせる必要がある。
【００２０】アナログ映像信号９０１のように信号波形
が鈍ることは、パーソナルコンピュータから表示装置へ
の接続ケーブル等の影響により十分起こりうる現象であ
る。このような場合、従来の自動クロック位相調整方法
ではクロック位相が合わせきれないため、結局、ユーザ
によるクロック位相調整が必要になってしまい、自動調
整の意味をなさない。
が鈍ることは、パーソナルコンピュータから表示装置へ
の接続ケーブル等の影響により十分起こりうる現象であ
る。このような場合、従来の自動クロック位相調整方法
ではクロック位相が合わせきれないため、結局、ユーザ
によるクロック位相調整が必要になってしまい、自動調
整の意味をなさない。
【００２１】以上のように、従来技術による自動クロッ
ク位相調整手法では、１画素の中心部が必ず安定してい
るアナログ映像信号にのみ有効であるため、これを改善
し、入力されたアナログ映像信号波形に合わせて、自動
的に最適なクロック位相に調整する手段を提供すること
が、本発明の目的である。
ク位相調整手法では、１画素の中心部が必ず安定してい
るアナログ映像信号にのみ有効であるため、これを改善
し、入力されたアナログ映像信号波形に合わせて、自動
的に最適なクロック位相に調整する手段を提供すること
が、本発明の目的である。
【００２２】
【課題を解決するための手段】上記した目的を達成する
ため、本発明による自動クロック位相調整装置は、アナ
ログ映像信号と、クロック信号とを入力とし、前記クロ
ック信号のタイミングにより、アナログ映像信号をディ
ジタル映像信号に変換するＡ／Ｄ変換回路と、アナログ
映像信号に同期した水平同期信号を入力とし、任意に定
めた遅延量で出力する遅延回路と、前記遅延回路から出
力される水平同期信号を入力とし、任意に定めた分周比
で分周を行い、前記クロック信号として出力するクロッ
ク発生回路と、前記Ａ／Ｄ変換回路からの出力であるデ
ィジタル映像信号と、前記遅延回路からの出力である水
平同期信号と、前記クロック発生回路からの出力である
クロック信号と、アナログ映像信号に同期した垂直同期
信号とを入力として、水平映像開始座標と、水平映像終
了座標を検出する映像エッジ検出回路と、前記映像エッ
ジ検出回路と同様の入力で、指定した座標のディジタル
信号値を検出する映像レベル検出回路と、前記遅延回路
の遅延量を最小から前記クロック信号の１周期量を超え
るまで任意の変化量で変化させることにより、前記クロ
ック発生回路から出力されるクロック信号の位相を順次
遅らせるように制御する第１の制御動作と、前記第１の
制御動作での各クロック位相おいて、前記映像エッジ検
出回路で検出した水平映像開始・終了座標におけるディ
ジタル信号値を、前記映像レベル検出回路にて取得する
第２の制御動作と、前記第２の制御動作で取得した水平
映像開始・終了座標の各クロック位相におけるディジタ
ル信号値について、同じクロック位相同士で和をとる演
算動作と、前記演算動作によって得られた加算ディジタ
ル信号値から、最大の加算ディジタル信号値となってい
るクロック位相を検出する検出動作と、前記検出動作に
より検出したクロック位相となるように、前記遅延回路
を制御する第３の制御動作を実行する制御回路とを、備
えた構成をとり、これにより、入力アナログ映像信号波
形に合わせて、自動的に最適なクロック位相に調整す
る。
ため、本発明による自動クロック位相調整装置は、アナ
ログ映像信号と、クロック信号とを入力とし、前記クロ
ック信号のタイミングにより、アナログ映像信号をディ
ジタル映像信号に変換するＡ／Ｄ変換回路と、アナログ
映像信号に同期した水平同期信号を入力とし、任意に定
めた遅延量で出力する遅延回路と、前記遅延回路から出
力される水平同期信号を入力とし、任意に定めた分周比
で分周を行い、前記クロック信号として出力するクロッ
ク発生回路と、前記Ａ／Ｄ変換回路からの出力であるデ
ィジタル映像信号と、前記遅延回路からの出力である水
平同期信号と、前記クロック発生回路からの出力である
クロック信号と、アナログ映像信号に同期した垂直同期
信号とを入力として、水平映像開始座標と、水平映像終
了座標を検出する映像エッジ検出回路と、前記映像エッ
ジ検出回路と同様の入力で、指定した座標のディジタル
信号値を検出する映像レベル検出回路と、前記遅延回路
の遅延量を最小から前記クロック信号の１周期量を超え
るまで任意の変化量で変化させることにより、前記クロ
ック発生回路から出力されるクロック信号の位相を順次
遅らせるように制御する第１の制御動作と、前記第１の
制御動作での各クロック位相おいて、前記映像エッジ検
出回路で検出した水平映像開始・終了座標におけるディ
ジタル信号値を、前記映像レベル検出回路にて取得する
第２の制御動作と、前記第２の制御動作で取得した水平
映像開始・終了座標の各クロック位相におけるディジタ
ル信号値について、同じクロック位相同士で和をとる演
算動作と、前記演算動作によって得られた加算ディジタ
ル信号値から、最大の加算ディジタル信号値となってい
るクロック位相を検出する検出動作と、前記検出動作に
より検出したクロック位相となるように、前記遅延回路
を制御する第３の制御動作を実行する制御回路とを、備
えた構成をとり、これにより、入力アナログ映像信号波
形に合わせて、自動的に最適なクロック位相に調整す
る。
【００２３】
【発明の実施の形態】以下、本発明の実施の形態を、図
面を用いて説明する。図１は、本発明の第１実施形態に
係る液晶表示装置の構成を示すブロック図であり、本実
施形態は、パーソナルコンピュータからのアナログ映像
信号を表示する液晶表示装置への適用例である。
面を用いて説明する。図１は、本発明の第１実施形態に
係る液晶表示装置の構成を示すブロック図であり、本実
施形態は、パーソナルコンピュータからのアナログ映像
信号を表示する液晶表示装置への適用例である。
【００２４】図１において、１０１はアナログ映像信号
入力端子、１０２はＡ／Ｄ変換回路、１０３は映像処理
回路、１０４は液晶駆動回路、１０５は液晶パネル、１
０６はクロック発生回路、１０７は制御回路、１０８は
映像エッジ検出回路、１０９は映像レベル検出回路、１
１０は遅延回路、１１１は水平同期信号入力端子、１１
２は垂直同期信号入力端子である。
入力端子、１０２はＡ／Ｄ変換回路、１０３は映像処理
回路、１０４は液晶駆動回路、１０５は液晶パネル、１
０６はクロック発生回路、１０７は制御回路、１０８は
映像エッジ検出回路、１０９は映像レベル検出回路、１
１０は遅延回路、１１１は水平同期信号入力端子、１１
２は垂直同期信号入力端子である。
【００２５】パーソナルコンピュータは、アナログ映像
信号、水平同期信号、垂直同期信号を、映像信号入力端
子１０１、水平同期信号入力端子１１１、垂直同期信号
入力端子１１２にそれぞれ入力する。
信号、水平同期信号、垂直同期信号を、映像信号入力端
子１０１、水平同期信号入力端子１１１、垂直同期信号
入力端子１１２にそれぞれ入力する。
【００２６】アナログ映像信号は、映像入力端子１０１
を経てＡ／Ｄ変換回路１０２に入力される。Ａ／Ｄ変換
回路１０２では、クロック発生回路１０６から入力され
るクロック信号のタイミングで、入力されたアナログ映
像信号をディジタル映像信号に変換する。Ａ／Ｄ変換回
路１０２から出力されたディジタル映像信号は、映像処
理回路１０３、映像エッジ検出回路１０８、映像レベル
検出回路１０９にそれぞれ入力される。
を経てＡ／Ｄ変換回路１０２に入力される。Ａ／Ｄ変換
回路１０２では、クロック発生回路１０６から入力され
るクロック信号のタイミングで、入力されたアナログ映
像信号をディジタル映像信号に変換する。Ａ／Ｄ変換回
路１０２から出力されたディジタル映像信号は、映像処
理回路１０３、映像エッジ検出回路１０８、映像レベル
検出回路１０９にそれぞれ入力される。
【００２７】映像処理回路１０３に入力されたディジタ
ル映像信号は、拡大／圧縮処理等が行われ、液晶駆動回
路１０４を経て液晶パネル１０５に入力され、表示され
る。
ル映像信号は、拡大／圧縮処理等が行われ、液晶駆動回
路１０４を経て液晶パネル１０５に入力され、表示され
る。
【００２８】水平同期信号は、水平同期信号入力端子１
１１から遅延回路１１０に入力される。遅延回路１１０
は、水平同期信号を制御回路１０７によって定められた
遅延量だけ遅延させ、出力する。遅延回路１１０から出
力された水平同期信号は、クロック発生回路１０６、映
像エッジ検出回路１０８、映像レベル検出回路１０９に
それぞれ入力される。
１１から遅延回路１１０に入力される。遅延回路１１０
は、水平同期信号を制御回路１０７によって定められた
遅延量だけ遅延させ、出力する。遅延回路１１０から出
力された水平同期信号は、クロック発生回路１０６、映
像エッジ検出回路１０８、映像レベル検出回路１０９に
それぞれ入力される。
【００２９】クロック発生回路１０６は、水平同期信号
を分周し、クロック信号として出力する回路であり、そ
の分周比は制御回路１０７によって定められる。従っ
て、水平同期信号の遅延量によって、クロック位相が制
御される。クロック発生回路１０６から出力されたクロ
ック信号は、Ａ／Ｄ変換回路１０２、映像処理回路１０
３、映像エッジ検出回路１０８、映像レベル検出回路１
０９にそれぞれ入力される。
を分周し、クロック信号として出力する回路であり、そ
の分周比は制御回路１０７によって定められる。従っ
て、水平同期信号の遅延量によって、クロック位相が制
御される。クロック発生回路１０６から出力されたクロ
ック信号は、Ａ／Ｄ変換回路１０２、映像処理回路１０
３、映像エッジ検出回路１０８、映像レベル検出回路１
０９にそれぞれ入力される。
【００３０】垂直同期信号は、垂直同期信号入力端子１
１２から映像処理回路１０３、映像エッジ検出回路１０
８、映像レベル検出回路１０９にそれぞれ入力される。
１２から映像処理回路１０３、映像エッジ検出回路１０
８、映像レベル検出回路１０９にそれぞれ入力される。
【００３１】制御回路１０７は、液晶表示装置全体を制
御を行うものであり、主にマイクロコンピュータによっ
て構成されている。
御を行うものであり、主にマイクロコンピュータによっ
て構成されている。
【００３２】映像エッジ検出回路１０８は、制御回路１
０７によって定められた映像レベルをしきい値として、
入力されたディジタル映像信号の水平映像開始座標、水
平映像終了座標を検出する回路である。なお、水平方向
は、水平同期信号を基準としてクロック単位、垂直方向
は、垂直同期信号を基準としてライン単位で検出可能で
ある。また、ここで言う座標とは、水平方向のエッジを
検出した画素と、その画素があるラインを指すものであ
る。
０７によって定められた映像レベルをしきい値として、
入力されたディジタル映像信号の水平映像開始座標、水
平映像終了座標を検出する回路である。なお、水平方向
は、水平同期信号を基準としてクロック単位、垂直方向
は、垂直同期信号を基準としてライン単位で検出可能で
ある。また、ここで言う座標とは、水平方向のエッジを
検出した画素と、その画素があるラインを指すものであ
る。
【００３３】映像レベル検出回路１０９は、課題を解決
する手段として図８の従来構成に新たに付け加えた回路
であり、この映像レベル検出回路１０９は、制御回路１
０７によって指定された画素の映像レベルを検出する。
する手段として図８の従来構成に新たに付け加えた回路
であり、この映像レベル検出回路１０９は、制御回路１
０７によって指定された画素の映像レベルを検出する。
【００３４】次に、図３を用いて自動クロック位相調整
動作について説明する。図３は、本実施形態の自動クロ
ック位相調整動作の処理フロー図である。なお、自動ク
ロック位相調整を行う前に、入力映像信号に対してクロ
ック分周比が合っている状態となっているもの、すなわ
ち、水平同期信号を総水平画素数分周したクロック信号
がクロック発生回路１０６から出力されているものとす
る。
動作について説明する。図３は、本実施形態の自動クロ
ック位相調整動作の処理フロー図である。なお、自動ク
ロック位相調整を行う前に、入力映像信号に対してクロ
ック分周比が合っている状態となっているもの、すなわ
ち、水平同期信号を総水平画素数分周したクロック信号
がクロック発生回路１０６から出力されているものとす
る。
【００３５】ステップ３０１では、制御回路１０７が遅
延回路１１０の遅延量を最小に設定する。ステップ３０
２では、制御回路１０７が、映像エッジ検出回路１０８
より水平開始位置とそのライン数データを取り込む。ス
テップ３０３では、制御回路１０７が、映像レベル検出
回路１０９からステップ３０２にて取得した位置におけ
る映像レベルを取り込み、制御回路１０７内にあるメモ
リに記憶する。ステップ３０４では、制御回路１０７に
よって遅延回路１１０の遅延量を増やし、クロック位相
を遅らせる。ステップ３０５では、遅延回路１１０での
遅延量が、ステップ３０１から１クロック周期量動いた
か否かを判定する。１クロック周期量動いた場合は、ス
テップ３０６に進み、動いていない場合は、ステップ３
０２に戻る。このステップ３０２〜３０４の動作を繰り
返すことにより、水平開始位置の各クロック位相におけ
る映像レベルデータを、制御回路１０７内のメモリに蓄
えることができる。
延回路１１０の遅延量を最小に設定する。ステップ３０
２では、制御回路１０７が、映像エッジ検出回路１０８
より水平開始位置とそのライン数データを取り込む。ス
テップ３０３では、制御回路１０７が、映像レベル検出
回路１０９からステップ３０２にて取得した位置におけ
る映像レベルを取り込み、制御回路１０７内にあるメモ
リに記憶する。ステップ３０４では、制御回路１０７に
よって遅延回路１１０の遅延量を増やし、クロック位相
を遅らせる。ステップ３０５では、遅延回路１１０での
遅延量が、ステップ３０１から１クロック周期量動いた
か否かを判定する。１クロック周期量動いた場合は、ス
テップ３０６に進み、動いていない場合は、ステップ３
０２に戻る。このステップ３０２〜３０４の動作を繰り
返すことにより、水平開始位置の各クロック位相におけ
る映像レベルデータを、制御回路１０７内のメモリに蓄
えることができる。
【００３６】ステップ３０６では、制御回路１０７が、
遅延回路１１０の遅延量を再び最小に設定する。ステッ
プ３０７では、制御回路１０７が、映像エッジ検出回路
１０８より水平終了位置とそのライン数データを取り込
む。ステップ３０８では、制御回路１０７が、映像レベ
ル検出回路１０９からステップ３０２にて検出した位置
の映像レベルを取り込み、制御回路１０７内にあるメモ
リに記憶する。ステップ３０９では、制御回路１０７に
よって遅延回路１１０の遅延量を増やし、クロック位相
を遅らせる。ステップ３１０では、遅延回路１１０での
遅延量が、ステップ３０６から１クロック周期量動いた
か否かを判定する。１クロック周期量動いた場合は、ス
テップ３１１に進み、動いていない場合は、ステップ３
０７に戻る。このステップ３０７〜３０９の動作を繰り
返すことにより、水平終了位置の各クロック位相におけ
る映像レベルデータを、制御回路１０７内のメモリに蓄
えることができる。
遅延回路１１０の遅延量を再び最小に設定する。ステッ
プ３０７では、制御回路１０７が、映像エッジ検出回路
１０８より水平終了位置とそのライン数データを取り込
む。ステップ３０８では、制御回路１０７が、映像レベ
ル検出回路１０９からステップ３０２にて検出した位置
の映像レベルを取り込み、制御回路１０７内にあるメモ
リに記憶する。ステップ３０９では、制御回路１０７に
よって遅延回路１１０の遅延量を増やし、クロック位相
を遅らせる。ステップ３１０では、遅延回路１１０での
遅延量が、ステップ３０６から１クロック周期量動いた
か否かを判定する。１クロック周期量動いた場合は、ス
テップ３１１に進み、動いていない場合は、ステップ３
０７に戻る。このステップ３０７〜３０９の動作を繰り
返すことにより、水平終了位置の各クロック位相におけ
る映像レベルデータを、制御回路１０７内のメモリに蓄
えることができる。
【００３７】ステップ３１１では、制御回路１０７のメ
モリに蓄えられている、水平映像開始・終了位置の映像
レベルデータを、それぞれ同じクロック位相のデータ同
士で和を取り、合成映像レベルデータを作成する。この
合成映像レベルデータから安定部分を検出し、検出した
クロック位相となるように、遅延回路１１０を制御す
る。
モリに蓄えられている、水平映像開始・終了位置の映像
レベルデータを、それぞれ同じクロック位相のデータ同
士で和を取り、合成映像レベルデータを作成する。この
合成映像レベルデータから安定部分を検出し、検出した
クロック位相となるように、遅延回路１１０を制御す
る。
【００３８】さらに、図４を用いて詳しく説明を行う。
入力されたアナログ映像信号４０１が、水平映像開始画
素４０２、水平映像終了画素４０３を含むで信号であっ
た場合、ステップ３０２〜３０４、３０６〜３０９の動
作により、水平映像開始画素４０２、水平映像終了画素
４０３部分の各クロック位相における映像レベルを、制
御回路１０７内のメモリ内に記録することができる。
入力されたアナログ映像信号４０１が、水平映像開始画
素４０２、水平映像終了画素４０３を含むで信号であっ
た場合、ステップ３０２〜３０４、３０６〜３０９の動
作により、水平映像開始画素４０２、水平映像終了画素
４０３部分の各クロック位相における映像レベルを、制
御回路１０７内のメモリ内に記録することができる。
【００３９】ステップ３１１では、制御回路１０７が以
下の動作を行うことによって、最適なクロック位相に調
整する。
下の動作を行うことによって、最適なクロック位相に調
整する。
【００４０】第１に、取得した映像レベルデータを同じ
位相同士で加算し、合成画素４０４に示した合成映像レ
ベルデータを得る。
位相同士で加算し、合成画素４０４に示した合成映像レ
ベルデータを得る。
【００４１】第２に、この合成画素４０４の安定部分を
検出するために、合成映像レベルデータの最大値を検出
する。なぜなら、映像の立ち上がり、立ち下がり部分の
映像レベルは、安定部分の映像レベルに比べ小さいた
め、水平映像開始・終了画素の両方において安定な部分
のクロック位相の合成映像レベルが最大値として現れる
ためである。
検出するために、合成映像レベルデータの最大値を検出
する。なぜなら、映像の立ち上がり、立ち下がり部分の
映像レベルは、安定部分の映像レベルに比べ小さいた
め、水平映像開始・終了画素の両方において安定な部分
のクロック位相の合成映像レベルが最大値として現れる
ためである。
【００４２】この最大値を検出する方法として、各クロ
ック位相を先頭として、連続する３つのクロック位相に
おける映像レベルの和をとり、その値が最大となったと
きの中心のクロック位相を求めるクロック位相とする。
合成画素拡大図４０５においては、クロック位相ｍ−
１，ｍ，ｍ＋１における映像レベルの和が最大となるの
で、求めるクロック位相はｍとなる。
ック位相を先頭として、連続する３つのクロック位相に
おける映像レベルの和をとり、その値が最大となったと
きの中心のクロック位相を求めるクロック位相とする。
合成画素拡大図４０５においては、クロック位相ｍ−
１，ｍ，ｍ＋１における映像レベルの和が最大となるの
で、求めるクロック位相はｍとなる。
【００４３】第３に、求めたクロック位相となるよう
に、制御回路１０７は遅延回路１１０を制御し、自動ク
ロック位相調整を終了する。
に、制御回路１０７は遅延回路１１０を制御し、自動ク
ロック位相調整を終了する。
【００４４】なお、本実施形態では最大値を検出する方
法として、３つクロック位相における映像レベルの和を
取ることによって行ったが、各１つのクロック位相にお
ける映像レベルから最大値を検出しても構わない。ま
た、幾つかのクロック位相における映像レベルの和から
最大値を検出する場合、和をとる映像レベル数は任意で
構わない。
法として、３つクロック位相における映像レベルの和を
取ることによって行ったが、各１つのクロック位相にお
ける映像レベルから最大値を検出しても構わない。ま
た、幾つかのクロック位相における映像レベルの和から
最大値を検出する場合、和をとる映像レベル数は任意で
構わない。
【００４５】図２は、本発明の第２実施形態に係る液晶
表示装置の構成を示すブロック図であり、本実施形態
も、パーソナルコンピュータからのアナログ映像信号を
表示する液晶表示装置への適用例である。
表示装置の構成を示すブロック図であり、本実施形態
も、パーソナルコンピュータからのアナログ映像信号を
表示する液晶表示装置への適用例である。
【００４６】本実施形態が第１実施形態と相違するの
は、第１実施形態が、クロック発生回路１０６に入力す
る水平同期信号の遅延量によってクロック位相を制御す
る構成となっているのに対して、本実施形態では、水平
同期信号を直接クロック発生回路１０６に入力し、出力
されたクロック信号を遅延回路１１０に入力することに
より、クロック信号を直接遅延させ、クロック位相を制
御するようにした点にある。
は、第１実施形態が、クロック発生回路１０６に入力す
る水平同期信号の遅延量によってクロック位相を制御す
る構成となっているのに対して、本実施形態では、水平
同期信号を直接クロック発生回路１０６に入力し、出力
されたクロック信号を遅延回路１１０に入力することに
より、クロック信号を直接遅延させ、クロック位相を制
御するようにした点にある。
【００４７】かような構成をとる本実施形態において
も、自動クロック位相調整動作については、第１実施形
態で述べた方法と同様である。
も、自動クロック位相調整動作については、第１実施形
態で述べた方法と同様である。
【００４８】なお、以上の実施形態では、液晶パネルを
用いた表示装置への適用について述べたが、本発明は、
アナログ映像信号をディジタル映像信号に変換し、表示
を行うプラズマパネル等の液晶パネル以外の固定画素表
示デバイスにおいても、適用可能であることは言うまで
もない。
用いた表示装置への適用について述べたが、本発明は、
アナログ映像信号をディジタル映像信号に変換し、表示
を行うプラズマパネル等の液晶パネル以外の固定画素表
示デバイスにおいても、適用可能であることは言うまで
もない。
【００４９】
【発明の効果】以上のように本発明によれば、水平映像
開始・終了位置での各クロック位相における映像レベル
を検出し、合成することによって、入力されたアナログ
映像信号における立ち上がり、立ち下がり期間を反映さ
せた映像レベルデータを得ることができる。この映像レ
ベルデータが最大となっているクロック位相、すなわ
ち、映像レベルの変化が少ない安定部分を検出し、そこ
にクロック位相を合わせることにより、入力されるアナ
ログ映像信号波形に合わせて、最適なクロック位相調整
を自動的に行うことが可能となる。
開始・終了位置での各クロック位相における映像レベル
を検出し、合成することによって、入力されたアナログ
映像信号における立ち上がり、立ち下がり期間を反映さ
せた映像レベルデータを得ることができる。この映像レ
ベルデータが最大となっているクロック位相、すなわ
ち、映像レベルの変化が少ない安定部分を検出し、そこ
にクロック位相を合わせることにより、入力されるアナ
ログ映像信号波形に合わせて、最適なクロック位相調整
を自動的に行うことが可能となる。
【図１】本発明の第１実施形態に係る液晶表示装置の構
成を示すブロック図である。
成を示すブロック図である。
【図２】本発明の第２実施形態に係る液晶表示装置の構
成を示すブロック図である。
成を示すブロック図である。
【図３】本発明の実施形態による自動クロック位相調整
動作の処理フロー図である。
動作の処理フロー図である。
【図４】本発明の実施形態による自動クロック位相調整
方式の説明図である。
方式の説明図である。
【図５】クロック位相調整の概念説明図である。
【図６】従来技術による液晶表示装置の構成を示すブロ
ック図である。
ック図である。
【図７】従来技術による自動クロック位相調整動作の処
理フロー図である。
理フロー図である。
【図８】従来技術による自動クロック位相調整方式の説
明図である。
明図である。
【図９】従来技術の自動クロック位相調整方式における
課題の説明図である。
課題の説明図である。
１０１ アナログ映像信号入力端子 １０２ Ａ／Ｄ変換回路 １０３ 映像処理回路 １０４ 液晶駆動回路 １０５ 液晶パネル １０６ クロック発生回路 １０７ 制御回路 １０８ 映像エッジ検出回路 １０９ 映像レベル検出回路 １１０ 遅延回路 １１１ 水平同期信号入力端子 １１２ 垂直同期信号入力端子
フロントページの続き (72)発明者 坂井 武 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所映像情報メディア事業部 内 (72)発明者 染矢 隆一 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所マルチメディアシステム 開発本部内 Ｆターム(参考） 5C006 AA01 AB01 AF27 AF42 AF50 AF51 AF52 AF53 AF72 AF81 BF02 BF07 BF15 BF23 BF28 FA16 5C080 AA10 BB05 DD09 DD21 EE17 FF09 GG08 JJ02 JJ04 JJ07
Claims (4)
- 【請求項１】 アナログ映像信号と、クロック信号とを
入力とし、前記クロック信号のタイミングにより、アナ
ログ映像信号をディジタル映像信号に変換するＡ／Ｄ変
換回路と、 アナログ映像信号に同期した水平同期信号を入力とし、
任意に定めた遅延量で出力する遅延回路と、 前記遅延回路から出力される水平同期信号を入力とし、
任意に定めた分周比で分周を行い、前記クロック信号と
して出力するクロック発生回路と、 前記Ａ／Ｄ変換回路からの出力であるディジタル映像信
号と、前記遅延回路からの出力である水平同期信号と、
前記クロック発生回路からの出力であるクロック信号
と、アナログ映像信号に同期した垂直同期信号とを入力
として、水平映像開始座標と、水平映像終了座標を検出
する映像エッジ検出回路と、 前記映像エッジ検出回路と同様の入力で、指定した座標
のディジタル信号値を検出する映像レベル検出回路と、 前記遅延回路の遅延量を最小から前記クロック信号の１
周期量を超えるまで任意の変化量で変化させることによ
り、前記クロック発生回路から出力されるクロック信号
の位相を順次遅らせるように制御する第１の制御動作
と、前記第１の制御動作での各クロック位相おいて、前
記映像エッジ検出回路で検出した水平映像開始・終了座
標におけるディジタル信号値を、前記映像レベル検出回
路にて取得する第２の制御動作と、前記第２の制御動作
で取得した水平映像開始・終了座標の各クロック位相に
おけるディジタル信号値について、同じクロック位相同
士で和をとる演算動作と、前記演算動作によって得られ
た加算ディジタル信号値から、最大の加算ディジタル信
号値となっているクロック位相を検出する検出動作と、
前記検出動作により検出したクロック位相となるよう
に、前記遅延回路を制御する第３の制御動作を実行する
制御回路とを、備えることを特徴とした自動クロック位
相調整装置。 - 【請求項２】 アナログ映像信号と、第１のクロック信
号とを入力とし、前記第１のクロック信号のタイミング
により、アナログ映像信号をディジタル映像信号に変換
するＡ／Ｄ変換回路と、 アナログ映像信号に同期した水平同期信号を入力とし、
任意に定めた分周比で分周を行い、第２のクロック信号
として出力するクロック発生回路と、 第２のクロック信号を入力として、任意に定めた遅延量
で遅延させ、第１のクロック信号として出力する遅延回
路と、 前記Ａ／Ｄ変換回路からの出力であるディジタル映像信
号と、前記遅延回路からの出力である第１のクロック信
号と、アナログ映像信号に同期した水平・垂直同期信号
とを入力として、水平映像開始座標と、水平映像終了座
標を検出する映像エッジ検出回路と、 前記映像エッジ検出回路と同様の入力で、指定した座標
のディジタル信号値を検出する映像レベル検出回路と、 前記遅延回路の遅延量を最小から前記クロック信号の１
周期量を超えるまで任意の変化量で変化させることによ
り、前記クロック発生回路から出力されるクロック信号
の位相を順次遅らせるように制御する第１の制御動作
と、前記第１の制御動作での各クロック位相おいて、前
記映像エッジ検出回路で検出した水平映像開始・終了座
標におけるディジタル信号値を、前記映像レベル検出回
路にて取得する第２の制御動作と、前記第２の制御動作
で取得した水平映像開始・終了座標の各クロック位相に
おけるディジタル信号値について、同じクロック位相同
士で和をとる演算動作と、前記演算動作によって得られ
た加算ディジタル信号値から、最大の加算ディジタル信
号値となっているクロック位相を検出する検出動作と、
前記検出動作により検出したクロック位相となるよう
に、前記遅延回路を制御する第３の制御動作を実行する
制御回路とを、備えることを特徴とした自動クロック位
相調整装置。 - 【請求項３】 アナログ映像信号と、クロック信号とを
入力とし、前記クロック信号のタイミングにより、アナ
ログ映像信号をディジタル映像信号に変換するＡ／Ｄ変
換回路と、 アナログ映像信号に同期した水平同期信号を、任意に定
めた分周比で分周し、かつ、任意に定めた遅延量で遅延
させて、前記クロック信号として出力するクロック発生
回路および遅延回路と、 前記Ａ／Ｄ変換回路からの出力であるディジタル映像信
号と、前記クロック信号と、前記水平同期信号と、アナ
ログ映像信号に同期した垂直同期信号とを入力として、
水平映像開始座標と、水平映像終了座標を検出する映像
エッジ検出回路と、 前記映像エッジ検出回路と同様の入力で、指定した座標
のディジタル信号値を検出する映像レベル検出回路と、 演算制御を行う制御回路とを、具備し、 前記した遅延量を順次変化させることによりクロック位
相を変化させ、水平映像開始・終了座標での各クロック
位相におけるディジタル信号値を検出して加算すること
によって、入力されたアナログ映像信号における立上り
・立ち下がり期間を反映させた加算ディジタル信号を作
成し、この加算ディジタル信号値が最大となっているク
ロック位相に、前記クロック信号の位相を自動的に合わ
せることを特徴とする自動クロック位相調整方法。 - 【請求項４】 請求項１または請求項２に記載の自動ク
ロック位相調整装置を具備するか、または、請求項３に
記載の自動クロック位相調整方法を実行する、固定画素
表示デバイスを用いた表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29833098A JP3722628B2 (ja) | 1998-10-20 | 1998-10-20 | 自動クロック位相調整装置及び自動クロック位相調整方法及びそれを用いた表示装置 |
| US09/399,223 US6340993B1 (en) | 1998-10-20 | 1999-09-20 | Automatic clock phase adjusting device and picture display employing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29833098A JP3722628B2 (ja) | 1998-10-20 | 1998-10-20 | 自動クロック位相調整装置及び自動クロック位相調整方法及びそれを用いた表示装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2000122624A true JP2000122624A (ja) | 2000-04-28 |
| JP2000122624A5 JP2000122624A5 (ja) | 2004-10-07 |
| JP3722628B2 JP3722628B2 (ja) | 2005-11-30 |
Family
ID=17858275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29833098A Expired - Fee Related JP3722628B2 (ja) | 1998-10-20 | 1998-10-20 | 自動クロック位相調整装置及び自動クロック位相調整方法及びそれを用いた表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6340993B1 (ja) |
| JP (1) | JP3722628B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000347615A (ja) * | 1999-03-26 | 2000-12-15 | Canon Inc | 映像信号処理装置、表示装置、液晶プロジェクタ及びコンピュータ読み取り可能な記憶媒体 |
| JP2002540475A (ja) * | 1999-03-26 | 2002-11-26 | フジツウ シーメンス コンピューターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 平面スクリーンの位相調整用の方法及び装置 |
| CN102118543A (zh) * | 2010-01-06 | 2011-07-06 | 佳能株式会社 | 自动量化时钟相位可调整显示装置 |
| JP2011154060A (ja) * | 2010-01-26 | 2011-08-11 | Canon Inc | 表示装置 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6522365B1 (en) * | 2000-01-27 | 2003-02-18 | Oak Technology, Inc. | Method and system for pixel clock recovery |
| KR100393068B1 (ko) * | 2001-07-13 | 2003-07-31 | 삼성전자주식회사 | 액정 디스플레이 시스템의 샘플링 클록신호의 위상 제어장치 및 방법 |
| US6922188B2 (en) * | 2001-09-20 | 2005-07-26 | Genesis Microchip Inc. | Method and apparatus for auto-generation of horizontal synchronization of an analog signal to a digital display |
| US7009628B2 (en) * | 2001-09-20 | 2006-03-07 | Genesis Microchip Inc. | Method and apparatus for auto-generation of horizontal synchronization of an analog signal to a digital display |
| US7034815B2 (en) * | 2001-09-20 | 2006-04-25 | Genesis Microchip Inc. | Method and apparatus for synchronizing an analog video signal to an LCD monitor |
| US7019764B2 (en) * | 2001-09-20 | 2006-03-28 | Genesis Microchip Corporation | Method and apparatus for auto-generation of horizontal synchronization of an analog signal to digital display |
| US7091996B2 (en) * | 2001-09-20 | 2006-08-15 | Genesis Microchip Corporation | Method and apparatus for automatic clock synchronization of an analog signal to a digital display |
| US7120814B2 (en) * | 2003-06-30 | 2006-10-10 | Raytheon Company | System and method for aligning signals in multiple clock systems |
| KR100564639B1 (ko) * | 2004-11-06 | 2006-03-28 | 삼성전자주식회사 | 디스플레이 상태 조절용 기능블록 및 조절방법 |
| US7468760B2 (en) * | 2005-03-31 | 2008-12-23 | Mstar Semiconductor, Inc. | Apparatus and related method for level clamping control |
| JP2007158719A (ja) * | 2005-12-05 | 2007-06-21 | Fuji Xerox Co Ltd | 画像読み取り装置およびサンプリングタイミング決定方法 |
| TWI387335B (zh) * | 2008-05-26 | 2013-02-21 | Novatek Microelectronics Corp | 信號調節電路及其視訊裝置 |
| JP2011164356A (ja) * | 2010-02-09 | 2011-08-25 | Canon Inc | 表示装置および表示方法 |
| TW201145840A (en) * | 2010-06-09 | 2011-12-16 | Sunplus Technology Co Ltd | Method of sampling phase calibration and device thereof |
| JP5627305B2 (ja) * | 2010-06-17 | 2014-11-19 | キヤノン株式会社 | 表示装置 |
| CN102299708B (zh) * | 2010-06-23 | 2013-07-24 | 凌阳科技股份有限公司 | 校准采样相位的方法及其装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1527600A (en) * | 1974-12-13 | 1978-10-04 | Mullard Ltd | Video signal analysis |
| US4647968A (en) * | 1984-12-03 | 1987-03-03 | Rca Corporation | Analog-to-digital conversion system as for a narrow bandwidth signal processor |
| US4704632A (en) * | 1986-03-20 | 1987-11-03 | Terminal Data Corporation | Electronic camera for digital processing of CCD data |
| US5717469A (en) * | 1994-06-30 | 1998-02-10 | Agfa-Gevaert N.V. | Video frame grabber comprising analog video signals analysis system |
| JP2705588B2 (ja) * | 1994-10-14 | 1998-01-28 | 日本電気株式会社 | 映像信号取り込み装置 |
| JP3622270B2 (ja) * | 1995-06-16 | 2005-02-23 | セイコーエプソン株式会社 | 映像信号処理装置、情報処理システム及び映像信号処理方法 |
| JP3214820B2 (ja) | 1996-04-26 | 2001-10-02 | 松下電器産業株式会社 | デジタル画像表示装置 |
| FR2755324B1 (fr) * | 1996-10-25 | 1999-01-08 | Thomson Multimedia Sa | Conversion d'un signal analogique en signal numerique en particulier un signal video de tv |
| JP3277984B2 (ja) * | 1997-03-31 | 2002-04-22 | 日本電気株式会社 | 映像信号処理装置 |
| JP3721738B2 (ja) * | 1997-09-03 | 2005-11-30 | 日本ビクター株式会社 | 画像表示装置 |
| JP3586116B2 (ja) * | 1998-09-11 | 2004-11-10 | エヌイーシー三菱電機ビジュアルシステムズ株式会社 | 画質自動調整装置及び表示装置 |
-
1998
- 1998-10-20 JP JP29833098A patent/JP3722628B2/ja not_active Expired - Fee Related
-
1999
- 1999-09-20 US US09/399,223 patent/US6340993B1/en not_active Expired - Fee Related
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000347615A (ja) * | 1999-03-26 | 2000-12-15 | Canon Inc | 映像信号処理装置、表示装置、液晶プロジェクタ及びコンピュータ読み取り可能な記憶媒体 |
| JP2002540475A (ja) * | 1999-03-26 | 2002-11-26 | フジツウ シーメンス コンピューターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | 平面スクリーンの位相調整用の方法及び装置 |
| JP4612758B2 (ja) * | 1999-03-26 | 2011-01-12 | キヤノン株式会社 | 映像信号処理装置 |
| CN102118543A (zh) * | 2010-01-06 | 2011-07-06 | 佳能株式会社 | 自动量化时钟相位可调整显示装置 |
| EP2343698A2 (en) | 2010-01-06 | 2011-07-13 | Canon Kabushiki Kaisha | Display apparatus with automatic quantization clock phase adjustment |
| JP2011141397A (ja) * | 2010-01-06 | 2011-07-21 | Canon Inc | 表示装置 |
| US8595539B2 (en) | 2010-01-06 | 2013-11-26 | Canon Kabushiki Kaisha | Display apparatus for automatically adjusting quantization clock phase according to different threshold values in a display apparatus |
| JP2011154060A (ja) * | 2010-01-26 | 2011-08-11 | Canon Inc | 表示装置 |
| EP2360672A1 (en) | 2010-01-26 | 2011-08-24 | Canon Kabushiki Kaisha | Automatic quantization clock phase adjustable display apparatus |
| US8421920B2 (en) | 2010-01-26 | 2013-04-16 | Canon Kabushiki Kaisha | Automatic quantization clock phase adjustable display apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3722628B2 (ja) | 2005-11-30 |
| US6340993B1 (en) | 2002-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000122624A (ja) | 自動クロック位相調整装置及び自動クロック位相調整方法及びそれを用いた表示装置 | |
| JPH10153989A (ja) | ドットクロック回路 | |
| JPH0946619A (ja) | 映像信号処理装置および表示システム | |
| JP2001356729A (ja) | 画像表示装置 | |
| JP2000347615A (ja) | 映像信号処理装置、表示装置、液晶プロジェクタ及びコンピュータ読み取り可能な記憶媒体 | |
| JP4572144B2 (ja) | 表示パネル駆動装置および表示パネル駆動方法 | |
| JP2001249637A (ja) | 表示装置 | |
| JP2000338924A (ja) | 映像信号処理装置 | |
| US6765620B2 (en) | Synchronous signal generation circuit and synchronous signal generation method | |
| JPH11219157A (ja) | サンプリングクロック制御装置 | |
| JPH07219486A (ja) | 液晶表示装置 | |
| KR960016526A (ko) | 화상 디스플레이 시스템 | |
| JPS6343950B2 (ja) | ||
| JP3338173B2 (ja) | 映像信号処理装置 | |
| JPH114406A (ja) | 画像処理装置、画像メモリの読み出し方法及びコンピュータ読み取り可能な記録媒体 | |
| JP2000244768A (ja) | 映像信号処理回路 | |
| JP3974341B2 (ja) | 映像表示装置 | |
| JP3356183B2 (ja) | スキャンコンバータ | |
| JPH0918741A (ja) | 表示制御方法及び表示制御回路 | |
| JP2000305506A (ja) | 表示装置 | |
| JPH10340074A (ja) | 映像信号処理回路 | |
| JP4729124B2 (ja) | 表示パネル駆動装置および表示パネル駆動方法 | |
| JP2592264B2 (ja) | ビデオ信号発生装置 | |
| JPH10187101A (ja) | 映像表示装置 | |
| JP2000350167A (ja) | 映像方式変換用位相調整回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050301 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050412 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050906 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050913 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |