TWI387335B - 信號調節電路及其視訊裝置 - Google Patents

Description

信號調節電路及其視訊裝置

本發明是有關於一種信號調節電路，且特別是有關於一種可以消除信號中含有交流成份的信號調節電路與其視訊裝置。

近幾年來，數位電視(Digital Television)的發展越來越普及。簡單的來說，數位電視是一種新的傳播技術，用以將電視台所發送出來之類比訊號，以數位的方式來進行各項傳播過程。且相較於傳統類比電視，數位電視具備了多頻道、互動性、行動接收與非同步等特點。

圖1繪示為習知視訊裝置的方塊圖。請參照圖1，由於信號在傳遞的過程中會具有同頻干擾(Co-channel interference)的現象，因此射頻信號(亦即電視台所發送出來的類比訊號)在經過調整器(Tuner)110、表面聲波Surface Acoustic Wave,SAW)濾波器120與視訊中頻(Video Intermediate Frequency,VIF)調變單元130後所輸出的複合視訊信號(Composite Video Baseband Signal,CVBS)。之後，上述複合視訊信號再經由類比數位轉換器140轉換後所產生的數位信號會具有交流成份，如圖2所示。接著，將上述數位信號傳送至視訊解碼器150進行解碼後，由於數位信號具有交流成份，將會使得視訊裝置100所輸出的影像亮度會有忽亮忽暗及畫面不穩定的現 象，如此一來，會讓使用者在觀賞影像時產生不舒服的現象。

本發明提供一種信號調節電路與其視訊裝置，藉此可以有效消除信號中含有交流成份，以避免視訊裝置所輸出的影像亮度產生忽亮忽暗的現象。

本發明提出一種信號調節電路，包括延遲單元、最小值擷取器、第一運算單元、暫存器、平均單元與第二運算單元。延遲單元用以接收一數位信號，並將數位信號延遲N個週期做為延遲信號，其中N大於等於1。最小值擷取器用以接收數位信號，並每隔N個週期擷取數位信號的最小值。第一運算單元耦接至延遲單元與最小值擷取器，用以將延遲信號與最小值進行運算，以獲得調節信號。暫存器耦接於該最小值擷取器與該第一運算單元之間，用以每隔N個週期拴鎖該最小值擷取器所輸出之該最小值，而將拴鎖結果輸出給該第一運算單元以便與該延遲信號進行運算。平均單元耦接至該暫存器，用以統計該暫存器所輸出拴鎖結果的平均值。第二運算單元耦接至該第一運算單元與該平均單元，用以將該調節信號與該平均值進行運算，以獲得第二調節信號。

本發明提出一種視訊裝置，包括類比數位轉換器、信號調節電路與視訊解碼器。類比數位轉換器用以接收類比信號，並將類比信號轉換為數位信號。信號調節電路包括延遲單元、最小值擷取器、第一運算單元、暫存器、平均 單元與第二運算單元。延遲單元耦接至類比數位轉換器，用以將接收數位信號，並將數位信號延遲N個週期做為延遲信號，其中N大於等於1。最小值擷取器耦接至類比數位轉換器，用以接收數位信號，並每隔N個週期擷取數位信號的最小值。第一運算單元耦接至延遲單元與最小值擷取器，用以將延遲信號與最小值進行運算，以獲得調節信號。暫存器耦接於該最小值擷取器與該第一運算單元之間，用以每隔N個週期拴鎖該最小值擷取器所輸出之該最小值，而將拴鎖結果輸出給該第一運算單元以便與該延遲信號進行運算。平均單元耦接至該暫存器，用以統計該暫存器所輸出拴鎖結果的平均值。第二運算單元耦接至該第一運算單元與該平均單元，用以將該調節信號與該平均值進行運算，以獲得第二調節信號。視訊解碼器耦接至信號調節電路，用以對濾波後的數位視訊信號與調節信號進行解碼，以產生視訊裝置所需的視訊信號。

本發明藉由信號調節電路中的延遲單元將數位信號先延遲N個週期後，產生延遲信號。另一方面，再藉由最小值擷取器於每N個週期擷取數位信號的最小值。之後，藉由第一運算單元對延遲信號與最小值進行運算，以產生調節信號。如此一來，可以有效地消除因為同頻干擾現象所造成數位信號產生的交流成份，使得信號波形較為平滑(不會再具有上下擺動的現象)，進而讓視訊裝置所輸出的影像亮度較為穩定。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。

圖3繪示為本發明一實施例之視訊裝置的方塊圖。請參照圖3，視訊裝置300包括調整器(Tuner)310、表面聲波(Surface Acoustic Wave,SAW)濾波器320、視訊中頻(Video Intermediate Frequency,VIF)調變單元330、類比數位轉換器340、信號調節電路350與視訊解碼器360。

調整器310用以接收射頻信號，並產生調整信號。表面聲波濾波器320耦接至調整器310，用以濾除調整信號的雜訊成份並只讓特定頻率的訊號通過。視訊中頻調變單元330耦接至表面聲波濾波器320，用以將濾波後的調整信號進行調變，以產生類比視訊信號。

類比數位轉換器340，用以接收由視訊中頻調變單元330所產生的類比信號，並將此類比信號轉換為數位信號。其中，上述數位信號會因為同頻干擾的現象，而具有交流成份的形式，且波形圖則可以如圖2所繪示。

在本實施例中，藉由信號調節電路350將上述數位信號進行調節，以產生調節信號，而此調節信號即為消除交流成份後的數位信號，並被傳送至視訊解碼器360。

視訊解碼器360耦接至信號調節電路350，用以對濾波後的數位視訊信號與調節信號進行解碼，以產生該視訊300裝置所需的視訊信號。如此一來，由於信號調節電路350所產生的調節信號中已經不具有交流成份，因而調節 信號的波形會變得較為平滑，以便視訊解碼器360對調節信號進行解碼後，可以使得視訊裝置300所輸出之影像的亮度比較穩定，進而讓使用者在觀賞影像時會成到更加舒適。

上述大略說明了視訊裝置300之信號調節電路350所欲達成的功效。為了致使本領域有通常知識者可以更了解信號調節電路350如何有效地將數位信號中的交流成份消除，以下將舉一實施例來說明。

圖4繪示為本發明一實施例之信號調節電路350的方塊圖。請參照圖4，信號調節電路350包括延遲單元410、最小值擷取器420與第一運算單元430。延遲單元410用以接收類比數位轉換器340所輸出的數位信號，並將數位信號延遲N個週期做為延遲信號，其中N大於等於1。在本實施例中，N設定為大於等於1，亦即N不一定要為整數，也可以設定為小數。舉例來說，當N=1.2時，延遲單元410會將延遲信號延遲1.2個週期，例如為1.2個水平線(Horizontal Line)週期。

請繼續參照圖4，最小值擷取器420用以接收數位信號，並每隔N個週期擷取數位信號的一最小值。也就是說，當最小值擷取器420接收到數位信號時，亦會每隔1.2個水平線週期擷取出數位信號中的一最小值，以便於作為調整數位信號的依據。並且，最小值擷取器420所擷取數位信號的最小值的間隔週期與延遲單元410延遲數位信號的週期相同，使得延遲信號與最小值可以同步。

第一運算單元430耦接至延遲單元410與最小值擷取器420，用以將延遲信號與最小值進行運算，以獲得調節信號。在本實施例中，第一運算單元430例如為一減法器，也就是說當第一運算單元430接收到延遲信號與最小值時，會進行將延遲信號減去最小值的運算，以便於獲得調節信號。之後，視訊解碼器360將接收到的調節信號進行解碼，並傳送至後級電路(未繪示)。並且，後級電路接著進行後序的信號處理(亦即將調節信號中具有的交流成份濾除)，以便於讓視訊裝置300所輸出的影像亮度可以更加穩定。

另外，本實施例的信號調節裝置350更包括更新單元440，此更新單元440耦接至最小值擷取器420，用以每隔N個週期重設最小值擷取器420所輸出的最小值。在本實施例中，更新單元440例如為計數器，假設以上數進行計數，但不限制其範圍，也就是說，每當計數器計數至N個週期(在此假設為1.2個水平線週期)，會致能一信號到最小值擷取器420，以便重設最小值擷取器420所輸出的最小值。例如，由最小值擷取器420統計在目前的「N個週期」期間數位信號的最小值；當計數器的計數結果顯示目前的「N個週期」已經到期，則最小值擷取器420會將目前的「N個週期」期間數位信號的統計結果(最小值)輸出給運算單元430，並且清除其內部統計結果以便開始統計下一個「N個週期」期間數位信號的最小值。

圖5繪示為本發明另一實施例之信號調節電路350的方塊圖。圖5的電路架構與圖4的電路架構相同或相似，但差別僅在於信號調節電路350輸出至視訊解碼器360的信號，故圖5與圖4中的功能相同的元件給於相同的標號，在此不再贅述。而圖5與圖4的差別在於：圖4的信號調節電路350只傳送調節信號至視訊解碼器360，而圖5的信號調節電路350除了傳送調節信號至視訊解碼器360，亦會將延遲信號傳送至視訊解碼器360中進行解碼的動作。例如，圖5所示運算單元430傳送調節信號至視訊解碼器360之路徑可以作為視訊信號的同步時序路徑(sync timing path)，以提供視訊解碼器360與後級電路(未繪示)作為處理視訊資料的時序依據。圖5所示延遲單元410傳送延遲信號至視訊解碼器360之路徑可以作為視訊信號的視訊資料路徑(video data path)，以將視訊資料提供給視訊解碼器360與後級電路(未繪示)。

圖6繪示為本發明又一實施例之信號調節電路350的方塊圖。請參照圖6，信號調節電路350包括延遲單元610、最小值擷取器620、第一運算單元630、更新單元640、低通濾波器650、暫存器660、平均單元670與第二運算單元680。在本實施例中，延遲單元610、最小值擷取器620、第一運算單元630與更新單元640之實施方式可以參照圖4中的延遲單元410、最小值擷取器420、第一運算單元430與更新單元440與相關說明，故在此不再贅述。

請繼續參照圖6，低通濾波器650耦接至最小值擷取器620，用以接收類比數位轉換器340所輸出之數位信號，並將濾除高頻雜訊後的數位信號輸出給最小值擷取器620。暫存器660耦接於最小值擷取器620與第一運算單元630之間，用以每隔N個週期拴鎖最小值擷取器620所輸出之最小值，而將拴鎖結果輸出給第一運算單元630以便與延遲信號進行運算。在本實施例中，第一運算單元630例如為減法器，也就是說，第一運算單元630接收到拴鎖結果與延遲信號時，會進行延遲信號減去拴鎖結果的運算。

平均單元670耦接至暫存器660，用以統計暫存器660所輸出拴鎖結果的平均值。舉例來說，若平均單元670統計出暫存器660所輸出拴鎖結果的平均值為15，則平均單元會將數值15的平均值輸出至第二運算單元680。

第二運算單元680耦接至第一運算單元630與平均單元670，用以將調節信號與平均值進行運算，以獲得第二調節信號。在本實施例中，第二運算單元680例如為加法器，也就是說，當第二運算單元680接收到調節信號與平均值時，會將調節信號與平均值進行相加的運算。

請參照圖7A，其中的縱軸表示類比數位轉換器340所輸出之數位信號，橫軸表示時間。其中，A、B、C代表時間軸上相鄰的「N個週期」(1.2倍水平線週期)的不同期間，雙向箭頭分別表示期間A、B、C中數位信號與基準點差距(即最小值)。舉例來說，若水平線週期為T秒，則期間A之方塊可能表示在0秒~1.2T秒內，類比數位 轉換器340所輸出之數位信號；期間B之方塊可能表示在1.2T秒~2.4T秒內，類比數位轉換器340所輸出之數位信號；期間C之方塊可能表示在2.4T秒~3.6T秒內，類比數位轉換器340所輸出之數位信號。

假設在期間A中，由最小值擷取器620統計的數位信號最小值為10。當更新單元640的計數結果顯示目前的期間A已經到期，則最小值擷取器620會將目前期間A的數位信號的統計結果(最小值10)輸出給暫存器660，並且清除其內部統計結果以便開始統計下一個「N個週期」(期間B)的數位信號的最小值。

在最小值擷取器620開始統計期間B的數位信號的最小值的同時，延遲單元610亦開始提供期間A的數位信號(即延遲信號)，而暫存器660亦提供拴鎖結果(即期間A的數位信號最小值，在此為10)。因此，第一運算單元630在進行延遲信號減去拴鎖結果的動作後，可以將期間A的數位信號下拉。請參照圖7B，其中的縱軸表示第一運算單元630的輸出，橫軸表示時間。由圖7B可知，第一運算單元630已成功地將期間A的數位信號「下拉」。

在此假設平均單元670統計出暫存器660所輸出歷史拴鎖結果的平均值為15。雖然此時暫存器660輸出數值10會送至平均單元670而與原始平均值15進行平均運算，由於暫存器660輸出數值的權重較小(在此假設為1/100，可視設計需求而設定之)，因此平均單元670會將新的平均數值(約14.95，相當接近原始平均值15)輸出至第二 運算單元680。請參照圖7C，其中的縱軸表示第二運算單元680的輸出，橫軸表示時間。由圖7C可知，第二運算單元680已成功地將期間A的數位信號「上拉」。

假設最小值擷取器620統計類比數位轉換器340所提供的期間B數位信號最小值為20。當更新單元640的計數結果顯示目前的期間B已經到期，則最小值擷取器620會將目前期間B的數位信號的統計結果(最小值20)輸出給暫存器660，並且清除其內部統計結果以便開始統計下一個「N個週期」(期間C)的數位信號的最小值。

在最小值擷取器620開始統計期間C的數位信號的最小值的同時，延遲單元610亦開始提供期間B的數位信號(即延遲信號)，而暫存器660亦提供拴鎖結果(即期間B的數位信號最小值，在此為20)。因此，第一運算單元630在進行延遲信號減去拴鎖結果的動作後，可以將期間B的數位信號下拉。由圖7B可知，第一運算單元630已成功地將期間B的數位信號「下拉」。

在此同時，暫存器660輸出數值20會送至平均單元670而與先前平均值14.95進行平均運算，並將新的平均數值(約15.00，相當接近先前平均值14.95)輸出至第二運算單元680。由圖7C可知，第二運算單元680已成功地將期間B的數位信號「上拉」，且期間A與期間B二者數位信號被「上拉」的高度幾乎一樣。

接下來，假設最小值擷取器620統計類比數位轉換器340所提供的期間C數位信號最小值為10。當更新單元640 的計數結果顯示目前的期間C已經到期，則最小值擷取器620會將目前期間C的數位信號的統計結果輸出給暫存器660。此時，暫存器660開始提供拴鎖結果(即期間C的數位信號最小值，在此為10)，同時延遲單元610亦開始提供期間C的數位信號(即延遲信號)。因此，第一運算單元630在進行延遲信號減去拴鎖結果的動作後，可以將期間C的數位信號下拉。由圖7B可知，第一運算單元630已成功地將期間C的數位信號「下拉」。

在此同時，暫存器660輸出數值10會送至平均單元670而與先前平均值15.00進行平均運算，並將新的平均數值(約14.95，相當接近先前平均值15.00)輸出至第二運算單元680。由圖7C可知，第二運算單元680已成功地將期間C的數位信號「上拉」。因此，期間A、B與C三者數位信號被「上拉」的高度幾乎一樣，使得信號A~C不會在有上下擺動的現象，以便於有效地消除數位信號因為同頻干擾所具有的交流成份。另外，第二運算單元680所輸出之第二調節信號的實際量測波形則可以如圖8所繪示。由圖8中可以看出，第二調節信號幾乎不會再如同圖2中的信號會帶有交流成份，因此當第二調節信號被傳送至視訊解碼器360中進行解碼後，可以讓視訊裝置300所輸出的影像亮度及畫面較為穩定，而不致於在有忽亮忽暗及畫面不穩定的現象。

綜上所述，本實施例的視訊裝置藉由信號調節電路中的延遲單元將數位信號先延遲N個週期後，產生延遲信 號。另一方面，再藉由最小值擷取器於每N個週期擷取數位信號的最小值。之後，再對延遲信號與最小值進行運算，以產生一調節信號，使得後級電路可以藉由此調節信號來消除信號中所具有的交流成份。另外，本實施例亦可直接利用平均單元鎖輸出的平均值與調節信號進行運算，以便於產生第二調節信號(即為不具備交流成份的信號)。如此一來，本實施例可以有效地消除因為同頻干擾現象造成數位信號產生的交流成份，使得信號波形較為平滑(不會在具有上下擺動的現象)，進而讓視訊裝置所輸出的影像亮度較為穩定。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100、300‧‧‧視訊裝置

110、310‧‧‧調整器

120、320‧‧‧表面聲波濾波器

130、330‧‧‧視訊中頻調變單元

140、340‧‧‧類比數位轉換器

150、360‧‧‧視訊解碼器

350‧‧‧信號調節電路

410、610‧‧‧延遲單元

420、620‧‧‧最小值擷取器

430、630‧‧‧第一運算單元

440、640‧‧‧更新單元

650‧‧‧低通濾波器

660‧‧‧暫存器

670‧‧‧平均單元

680‧‧‧第二運算單元

A、B、C‧‧‧期間

圖1繪示為習知視訊裝置的方塊圖。

圖2繪示為習知類比數位轉換器所輸出的信號波形圖。

圖3繪示為本發明一實施例之視訊裝置的方塊圖。

圖4繪示為本發明一實施例之信號調節電路的方塊圖。

圖5繪示為本發明另一實施例之信號調節電路的方塊圖。

圖6繪示為本發明又一實施例之信號調節電路的方塊圖。

圖7A~圖7C繪示為本發明一實施例之調節信號產生方式的示意圖。

圖8繪示為本發明一實施例之第二調節信號的波形圖。

350‧‧‧信號調節電路

410‧‧‧延遲單元

420‧‧‧最小值擷取器

430‧‧‧第一運算單元

440‧‧‧更新單元

Claims (14)

1. 一種信號調節電路，包括：一延遲單元，用以接收一數位信號，並將該數位信號延遲N個週期做為一延遲信號，其中N大於等於1；一最小值擷取器，用以接收該數位信號，並每隔N個週期擷取該數位信號的一最小值；一第一運算單元，耦接至該延遲單元與該最小值擷取器，用以將該延遲信號與該最小值進行運算，以獲得一調節信號；一暫存器，耦接於該最小值擷取器與該第一運算單元之間，用以每隔N個週期拴鎖該最小值擷取器所輸出之該最小值，而將拴鎖結果輸出給該第一運算單元以便與該延遲信號進行運算；一平均單元，耦接至該暫存器，用以統計該暫存器所輸出拴鎖結果的一平均值；以及一第二運算單元，耦接至該第一運算單元與該平均單元，用以將該調節信號與該平均值進行運算，以獲得一第二調節信號。
2. 如申請專利範圍第1項所述信號調節電路，更包括一更新單元，其耦接至該最小值擷取器，用以每隔N個週期重設該最小值擷取器所輸出的該最小值。
3. 如申請專利範圍第2項所述信號調節電路，其中該更新單元為一計數器。
4. 如申請專利範圍第1項所述信號調節電路，其中該第一運算單元為一減法器。
5. 如申請專利範圍第1項所述信號調節電路，更包括：一低通濾波器，耦接至該最小值擷取器，用以接收該數位信號，並將濾除高頻雜訊後的該數位信號輸出給該最小值擷取器。
6. 如申請專利範圍第1項所述信號調節電路，其中該第二運算單元為一加法器。
7. 一種視訊裝置，包括：一類比數位轉換器，用以接收一類比信號，並將該類比信號轉換為一數位信號；一信號調節電路，包括：一延遲單元，耦接至該類比數位轉換器，用以將接收該數位信號，並將該數位信號延遲N個週期做為一延遲信號，其中N大於等於1；一最小值擷取器，耦接至該類比數位轉換器，用以接收該數位信號，並每隔N個週期擷取該數位信號的一最小值；一第一運算單元，耦接至該延遲單元與該最小值擷取器，用以將該延遲信號與該最小值進行運算，以獲得一調節信號；一暫存器，耦接於該最小值擷取器與該第一運算單元之間，用以每隔N個週期拴鎖該最小值擷取器所輸出 之該最小值，而將拴鎖結果輸出給該第一運算單元以便與該延遲信號進行運算；一平均單元，耦接至該暫存器，用以統計該暫存器所輸出拴鎖結果的一平均值；以及一第二運算單元，耦接至該第一運算單元與該平均單元，用以將該調節信號與該平均值進行運算，以獲得一第二調節信號；以及一視訊解碼器，耦接至該信號調節電路，用以對該濾波後的該數位視訊信號與該調節信號進行解碼，以產生該視訊裝置所需的一視訊信號。
8. 如申請專利範圍第7項所述視訊裝置，更包括一更新單元，其耦接至該最小值擷取器，用以每隔N個週期重設該最小值擷取器所輸出的該最小值。
9. 如申請專利範圍第7項所述視訊裝置，更包括：一調整器，用以接收一射頻信號，並產生一調整信號；一表面聲波濾波器，耦接至該調整器，用以濾除該調整信號的雜訊成份並只讓特定頻率的訊號通過；以及一視訊中頻調變單元，耦接至該表面聲波濾波器，用以將濾波後的調整信號進行調變，以產生該類比視訊信號。
10. 如申請專利範圍第7項所述視訊裝置，其中該類比視訊信號為一複合視訊信號。
11. 如申請專利範圍第7項所述視訊裝置，其中該更新單元為一計數器。
12. 如申請專利範圍第7項所述視訊裝置，其中該第一運算單元為一減法器。
13. 如申請專利範圍第7項所述視訊裝置，更包括：一低通濾波器，耦接至該最小值擷取器，用以接收該數位信號，並將濾除高頻雜訊後的該數位信號輸出給該最小值擷取器。
14. 如申請專利範圍第7項所述視訊裝置，其中該第二運算單元為一加法器。